JP2017532842A - 高周波数信号ピーキングを有する広帯域送信機 - Google Patents
高周波数信号ピーキングを有する広帯域送信機 Download PDFInfo
- Publication number
- JP2017532842A JP2017532842A JP2017512303A JP2017512303A JP2017532842A JP 2017532842 A JP2017532842 A JP 2017532842A JP 2017512303 A JP2017512303 A JP 2017512303A JP 2017512303 A JP2017512303 A JP 2017512303A JP 2017532842 A JP2017532842 A JP 2017532842A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential
- output node
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
回路であって、
一対の出力ノードの間の差動出力電圧を出力するように構成された電圧モードドライバと、
第1の極性の前記差動出力電圧に応じて第1の方向に、及び反対の第2の極性の前記差動出力電圧に応じて反対の第2の方向に前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記複数のトランスコンダクタに対応する複数のハイパスフィルタと、各ハイパスフィルタは、前記差動出力電圧に応じて前記対応するトランスコンダクタについての前記バイアス電圧を生成するように構成される、
を備える回路。
[C2]
前記電流モードドライバは、前記差動電流が前記第1の方向に流されるか前記反対の第2の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成された複数のスイッチを含む、C1に記載の回路。
[C3]
前記複数のスイッチは、
第1の対の交差結合スイッチと、
第2の対の交差結合スイッチと
を備える、C2に記載の回路。
[C4]
前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、C1に記載の回路。
[C5]
前記正のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、C4に記載の回路。
[C6]
前記負のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記負の出力ノードにおいて、較正された出力インピーダンスを提供するために、複数の選択可能なスライスを含む、C4に記載の回路。
[C7]
各ハイパスフィルタは、キャパシタ及び抵抗器の直列の組み合わせを備える、C1に記載の回路。
[C8]
前記第1の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第1のPMOSトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第1のNMOSトランジスタとを備える、C3に記載の回路。
[C9]
前記第2の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第2のPMOSトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、C8に記載の回路。
[C10]
各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、C1に記載の回路。
[C11]
前記複数のトランスコンダクタアレイに対応する複数のイネーブリングトランジスタアレイを更に備え、各イネーブリングトランジスタは、イネーブリング信号に応じて前記対応するトランスコンダクタが前記差動電流に寄与するかどうかを制御するためのスイッチとして機能する、C10に記載の回路。
[C12]
第1の複数の前記トランスコンダクタは、PMOSトランジスタを備え、第2の複数の前記トランスコンダクタは、NMOSトランジスタを備える、C1に記載の回路。
[C13]
前記電圧モードドライバは、プリエンファシス回路からの複数の入力信号に応じて前記差動出力電圧を駆動するように構成される、C1に記載の回路。
[C14]
方法であって、
第1の出力ノードの電圧をハイパスフィルタ処理することに応じて第1のバイアス電圧を調整することと、
第2の出力ノードの電圧をハイパスフィルタ処理することに応じて第2のバイアス電圧を調整することと、
前記第1の出力ノード及び前記第2の出力ノードの間の差動出力電圧が、第1の極性を有することに応じて、前記第1の出力ノードと前記第2の出力ノードとの間に結合された負荷を介して第1の方向に差動電流を流すために、前記第1のバイアス電圧に及び前記第2のバイアス電圧に従ってトランスコンダクトすることと
を備える方法。
[C15]
前記差動出力電圧が、前記第1の極性とは反対である第2の極性を有することに応じて、前記負荷を介して第2の方向に前記差動電流を流すために、前記第1のバイアス電圧及び前記第2のバイアス電圧に従ってトランスコンダクトすることを更に備え、ここで、前記第2の方向は、前記第1の方向の逆である、C14に記載の方法。
[C16]
前記差動出力電圧が前記第1の極性を有することに応じて、第1の対のスイッチをオフにすることと、第2の対のスイッチをオンに切り替えることとを更に備える、C15に記載の方法。
[C17]
前記差動出力電圧が前記第2の極性を有することに応じて、前記第1の対のスイッチをオンに切り替えることと、前記第2の対のスイッチをオフにすることとを更に備える、C16に記載の方法。
[C18]
方法であって、
電圧モードドライバにおいて、複数のプリエンファシス入力信号に応じて、一対の出力ノードの間の差動出力電圧を駆動することと、
電流モードドライバにおいて、前記差動出力電圧の結果として生じるブーストが、前記差動出力電圧における低周波数変化中にはデフォルトのレベルを有し、前記差動出力電圧における高周波数変化中には前記デフォルトのレベルよりも高い上昇レベルを有するように、前記差動出力電圧をブーストすることと
を備える方法。
[C19]
前記差動出力電圧をブーストすることは、前記低周波数変化中にはデフォルトの差動電流量において、前記高周波数変化中には前記デフォルトの差動電流量よりも大きな増加差動電流量において、前記出力ノードを介して差動電流を駆動することを備える、C18に記載の方法。
[C20]
前記差動出力電圧をブーストすることは、前記差動出力電圧のハイパスフィルタ処理に応じて複数のトランスコンダクタにバイアスを掛けることを備える、C18に記載の方法。
[C21]
回路であって、
一対の出力ノードの間の差動出力電圧を駆動するように構成された電圧モードドライバと、
前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、ここにおいて、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記差動出力電圧における高周波数変化に応じて、前記差動出力電圧を上昇させるように前記バイアス電圧を調整するための手段と
を備える回路。
[C22]
前記電流モードドライバは、前記差動電流が第1の方向に流されるか反対の第2の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成される複数のスイッチを含む、C21に記載の回路。
[C23]
前記複数のスイッチは、
第1の対の交差結合スイッチと、
第2の対の交差結合スイッチと
を備える、C22に記載の回路。
[C24]
前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、C21に記載の回路。
[C25]
前記正のドライバは、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、C24に記載の回路。
[C26]
前記負のドライバは、前記負の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、C24に記載の回路。
[C27]
前記手段は、複数のハイパスフィルタを備える、C21に記載の回路。
[C28]
前記第1の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第1のPMOSトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第1のNMOSトランジスタとを備える、C23に記載の回路。
[C29]
前記第2の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第2のPMOSトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、C28に記載の回路。
[C30]
各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、C21に記載の回路。
Claims (30)
- 回路であって、
一対の出力ノードの間の差動出力電圧を出力するように構成された電圧モードドライバと、
第1の極性の前記差動出力電圧に応じて第1の方向に、及び反対の第2の極性の前記差動出力電圧に応じて反対の第2の方向に前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記複数のトランスコンダクタに対応する複数のハイパスフィルタと、各ハイパスフィルタは、前記差動出力電圧に応じて前記対応するトランスコンダクタについての前記バイアス電圧を生成するように構成される、
を備える回路。 - 前記電流モードドライバは、前記差動電流が前記第1の方向に流されるか前記反対の第2の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成された複数のスイッチを含む、請求項1に記載の回路。
- 前記複数のスイッチは、
第1の対の交差結合スイッチと、
第2の対の交差結合スイッチと
を備える、請求項2に記載の回路。 - 前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、請求項1に記載の回路。
- 前記正のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、請求項4に記載の回路。
- 前記負のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記負の出力ノードにおいて、較正された出力インピーダンスを提供するために、複数の選択可能なスライスを含む、請求項4に記載の回路。
- 各ハイパスフィルタは、キャパシタ及び抵抗器の直列の組み合わせを備える、請求項1に記載の回路。
- 前記第1の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第1のPMOSトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第1のNMOSトランジスタとを備える、請求項3に記載の回路。
- 前記第2の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第2のPMOSトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、請求項8に記載の回路。
- 各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、請求項1に記載の回路。
- 前記複数のトランスコンダクタアレイに対応する複数のイネーブリングトランジスタアレイを更に備え、各イネーブリングトランジスタは、イネーブリング信号に応じて前記対応するトランスコンダクタが前記差動電流に寄与するかどうかを制御するためのスイッチとして機能する、請求項10に記載の回路。
- 第1の複数の前記トランスコンダクタは、PMOSトランジスタを備え、第2の複数の前記トランスコンダクタは、NMOSトランジスタを備える、請求項1に記載の回路。
- 前記電圧モードドライバは、プリエンファシス回路からの複数の入力信号に応じて前記差動出力電圧を駆動するように構成される、請求項1に記載の回路。
- 方法であって、
第1の出力ノードの電圧をハイパスフィルタ処理することに応じて第1のバイアス電圧を調整することと、
第2の出力ノードの電圧をハイパスフィルタ処理することに応じて第2のバイアス電圧を調整することと、
前記第1の出力ノード及び前記第2の出力ノードの間の差動出力電圧が、第1の極性を有することに応じて、前記第1の出力ノードと前記第2の出力ノードとの間に結合された負荷を介して第1の方向に差動電流を流すために、前記第1のバイアス電圧に及び前記第2のバイアス電圧に従ってトランスコンダクトすることと
を備える方法。 - 前記差動出力電圧が、前記第1の極性とは反対である第2の極性を有することに応じて、前記負荷を介して第2の方向に前記差動電流を流すために、前記第1のバイアス電圧及び前記第2のバイアス電圧に従ってトランスコンダクトすることを更に備え、ここで、前記第2の方向は、前記第1の方向の逆である、請求項14に記載の方法。
- 前記差動出力電圧が前記第1の極性を有することに応じて、第1の対のスイッチをオフにすることと、第2の対のスイッチをオンに切り替えることとを更に備える、請求項15に記載の方法。
- 前記差動出力電圧が前記第2の極性を有することに応じて、前記第1の対のスイッチをオンに切り替えることと、前記第2の対のスイッチをオフにすることとを更に備える、請求項16に記載の方法。
- 方法であって、
電圧モードドライバにおいて、複数のプリエンファシス入力信号に応じて、一対の出力ノードの間の差動出力電圧を駆動することと、
電流モードドライバにおいて、前記差動出力電圧の結果として生じるブーストが、前記差動出力電圧における低周波数変化中にはデフォルトのレベルを有し、前記差動出力電圧における高周波数変化中には前記デフォルトのレベルよりも高い上昇レベルを有するように、前記差動出力電圧をブーストすることと
を備える方法。 - 前記差動出力電圧をブーストすることは、前記低周波数変化中にはデフォルトの差動電流量において、前記高周波数変化中には前記デフォルトの差動電流量よりも大きな増加差動電流量において、前記出力ノードを介して差動電流を駆動することを備える、請求項18に記載の方法。
- 前記差動出力電圧をブーストすることは、前記差動出力電圧のハイパスフィルタ処理に応じて複数のトランスコンダクタにバイアスを掛けることを備える、請求項18に記載の方法。
- 回路であって、
一対の出力ノードの間の差動出力電圧を駆動するように構成された電圧モードドライバと、
前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、ここにおいて、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記差動出力電圧における高周波数変化に応じて、前記差動出力電圧を上昇させるように前記バイアス電圧を調整するための手段と
を備える回路。 - 前記電流モードドライバは、前記差動電流が第1の方向に流されるか反対の第2の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成される複数のスイッチを含む、請求項21に記載の回路。
- 前記複数のスイッチは、
第1の対の交差結合スイッチと、
第2の対の交差結合スイッチと
を備える、請求項22に記載の回路。 - 前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、請求項21に記載の回路。
- 前記正のドライバは、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、請求項24に記載の回路。
- 前記負のドライバは、前記負の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、請求項24に記載の回路。
- 前記手段は、複数のハイパスフィルタを備える、請求項21に記載の回路。
- 前記第1の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第1のPMOSトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第1のNMOSトランジスタとを備える、請求項23に記載の回路。
- 前記第2の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第2のPMOSトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第2のNMOSトランジスタとを備える、請求項28に記載の回路。
- 各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、請求項21に記載の回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/477,143 | 2014-09-04 | ||
US14/477,143 US9497049B2 (en) | 2014-09-04 | 2014-09-04 | Wideband transmitter with high-frequency signal peaking |
PCT/US2015/041170 WO2016036445A1 (en) | 2014-09-04 | 2015-07-20 | Wideband transmitter with high-frequency signal peaking |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017532842A true JP2017532842A (ja) | 2017-11-02 |
JP6312928B2 JP6312928B2 (ja) | 2018-04-18 |
Family
ID=53765576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017512303A Active JP6312928B2 (ja) | 2014-09-04 | 2015-07-20 | 高周波数信号ピーキングを有する広帯域送信機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9497049B2 (ja) |
EP (1) | EP3189594A1 (ja) |
JP (1) | JP6312928B2 (ja) |
CN (1) | CN106575965B (ja) |
WO (1) | WO2016036445A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190109209A (ko) * | 2018-03-14 | 2019-09-25 | 삼성디스플레이 주식회사 | 전압 모드 드라이버 및 이를 이용한 코스 보정 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017184107A (ja) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
US9762237B1 (en) | 2016-06-24 | 2017-09-12 | Qualcomm Incorporated | Constant impedance transmitter with variable output voltage limits |
US10044377B1 (en) * | 2017-02-06 | 2018-08-07 | Huawei Technologies Co., Ltd. | High swing transmitter driver with voltage boost |
US10425124B1 (en) * | 2018-03-14 | 2019-09-24 | Pericom Semiconductor Corporation | Repeaters with fast transitions from low-power standby to low-frequency signal transmission |
US11431530B2 (en) | 2020-09-02 | 2022-08-30 | Huawei Technologies Co., Ltd. | Selectable mode transmitter driver |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US20050032501A1 (en) * | 2003-08-04 | 2005-02-10 | Chen-Chih Huang | Network device with hybrid-mode transmitter |
US20060290439A1 (en) * | 2005-06-06 | 2006-12-28 | Intel Corporation | Voltage mode driver with current mode equalization |
US20080034378A1 (en) * | 2006-03-28 | 2008-02-07 | Rohit Kumar | Hybrid output driver for high-speed communications interfaces |
US20110133788A1 (en) * | 2009-12-08 | 2011-06-09 | Advanced Micro Devices, Inc. | Dual function voltage and current mode differential driver |
US20110175649A1 (en) * | 2010-01-20 | 2011-07-21 | Texas Instruments Incorporated | Driver circuit for high voltage differential signaling |
US20120256661A1 (en) * | 2011-04-07 | 2012-10-11 | Hsin-Hsien Li | Current Mode Line Driver |
US20120299616A1 (en) * | 2011-05-24 | 2012-11-29 | Xin Liu | Circuit and method to control slew rate of a current-mode logic output driver |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361021B2 (ja) * | 1996-12-16 | 2003-01-07 | 株式会社東芝 | フィルタ回路 |
US6812733B1 (en) * | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
US7352207B2 (en) * | 2005-09-30 | 2008-04-01 | Silicon Laboratories Inc. | Output driver with common mode feedback |
US7683720B1 (en) * | 2007-06-08 | 2010-03-23 | Integrated Device Technology, Inc. | Folded-cascode amplifier with adjustable continuous time equalizer |
US7786754B2 (en) * | 2008-09-09 | 2010-08-31 | Hitachi Global Storage Technologies Netherlands B.V. | High speed digital signaling apparatus and method using reflected signals to increase total delivered current |
US7906994B2 (en) | 2009-02-24 | 2011-03-15 | Standard Microsystems Corporation | Fast common mode feedback control for differential driver |
TWI399036B (zh) | 2009-12-16 | 2013-06-11 | Phison Electronics Corp | 具有強調功能之傳輸器 |
US8624641B1 (en) | 2010-11-03 | 2014-01-07 | Pmc-Sierra, Inc. | Apparatus and method for driving a transistor |
US8362813B2 (en) | 2011-03-24 | 2013-01-29 | Pericom Semiconductor Corp. | Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank |
US8638838B1 (en) | 2012-08-27 | 2014-01-28 | Teradici Corporation | Differential serial interface for supporting a plurality of differential serial interface standards |
-
2014
- 2014-09-04 US US14/477,143 patent/US9497049B2/en active Active
-
2015
- 2015-07-20 WO PCT/US2015/041170 patent/WO2016036445A1/en active Application Filing
- 2015-07-20 CN CN201580045167.2A patent/CN106575965B/zh active Active
- 2015-07-20 JP JP2017512303A patent/JP6312928B2/ja active Active
- 2015-07-20 EP EP15745060.2A patent/EP3189594A1/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US20050032501A1 (en) * | 2003-08-04 | 2005-02-10 | Chen-Chih Huang | Network device with hybrid-mode transmitter |
US20060290439A1 (en) * | 2005-06-06 | 2006-12-28 | Intel Corporation | Voltage mode driver with current mode equalization |
US20080034378A1 (en) * | 2006-03-28 | 2008-02-07 | Rohit Kumar | Hybrid output driver for high-speed communications interfaces |
US20110133788A1 (en) * | 2009-12-08 | 2011-06-09 | Advanced Micro Devices, Inc. | Dual function voltage and current mode differential driver |
US20110175649A1 (en) * | 2010-01-20 | 2011-07-21 | Texas Instruments Incorporated | Driver circuit for high voltage differential signaling |
US20120256661A1 (en) * | 2011-04-07 | 2012-10-11 | Hsin-Hsien Li | Current Mode Line Driver |
US20120299616A1 (en) * | 2011-05-24 | 2012-11-29 | Xin Liu | Circuit and method to control slew rate of a current-mode logic output driver |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190109209A (ko) * | 2018-03-14 | 2019-09-25 | 삼성디스플레이 주식회사 | 전압 모드 드라이버 및 이를 이용한 코스 보정 방법 |
KR102347436B1 (ko) | 2018-03-14 | 2022-01-05 | 삼성디스플레이 주식회사 | 전압 모드 드라이버 및 이를 이용한 코스 보정 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6312928B2 (ja) | 2018-04-18 |
WO2016036445A1 (en) | 2016-03-10 |
US9497049B2 (en) | 2016-11-15 |
EP3189594A1 (en) | 2017-07-12 |
CN106575965B (zh) | 2018-02-13 |
US20160072645A1 (en) | 2016-03-10 |
CN106575965A (zh) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6312928B2 (ja) | 高周波数信号ピーキングを有する広帯域送信機 | |
KR101838559B1 (ko) | 광대역 저-전력 증폭기 | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
JP6317043B2 (ja) | 可変利得を有する線形等化器 | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
JP5135477B2 (ja) | プリエンファシス回路及びこれを備えた差動電流信号伝送システム | |
US20080218222A1 (en) | Circuit and method for current-mode output driver with pre-emphasis | |
JPH02224436A (ja) | バス・ドライバ | |
US7924056B2 (en) | Low voltage differential signalling driver | |
WO2016134606A1 (en) | Transmitter apparatus and method | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
WO2018026578A1 (en) | Impedance and swing control for voltage-mode driver | |
US8508304B2 (en) | Serdes VCO with phased outputs driving frequency to voltage converter | |
WO2007032089A1 (ja) | コモンモード電圧制御装置 | |
KR20140114771A (ko) | 전류 모드 논리 회로 사용을 배제한 고속, 저전력 송신기 구조 | |
JP2008147940A (ja) | 半導体集積回路 | |
US10659089B2 (en) | Differential data transmitter with pre-emphasis | |
US20090231040A1 (en) | Output driver having pre-emphasis capability | |
JP2009060262A (ja) | 差動駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6312928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |