CN106575655B - 电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合 - Google Patents

电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合 Download PDF

Info

Publication number
CN106575655B
CN106575655B CN201480081407.XA CN201480081407A CN106575655B CN 106575655 B CN106575655 B CN 106575655B CN 201480081407 A CN201480081407 A CN 201480081407A CN 106575655 B CN106575655 B CN 106575655B
Authority
CN
China
Prior art keywords
electrode material
depositing
thin film
memory
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480081407.XA
Other languages
English (en)
Other versions
CN106575655A (zh
Inventor
P·马吉
E·V·卡尔波夫
N·慕克吉
R·皮拉里塞泰
U·沙阿
B·S·多伊尔
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106575655A publication Critical patent/CN106575655A/zh
Application granted granted Critical
Publication of CN106575655B publication Critical patent/CN106575655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

薄膜电阻式存储器材料堆叠体包括在第一电极与薄膜存储器材料的界面处的高功函数金属氧化物、以及在第二电极与薄膜存储器材料的界面处的低功函数稀土金属中的至少一种。针对高导通/关断电流比，高功函数金属氧化物相对于存储器材料提供良好的肖特基势垒高度。金属氧化物与开关氧化物的相容性降低了氧/空穴的循环损失，以改善存储器器件的耐久性。低功函数稀土金属提供高氧溶解度以增强在沉积状态下在存储器材料内的空穴产生，以用于在提供与电阻式存储器材料的欧姆接触的同时实现低形成电压要求。

Description

电阻式随机存取存储器单元中的氧化物存储器元件的稀土金 属与金属氧化物电极接合
背景技术
非易失性存储器(NVM)是微电子工业中广泛使用的存储器的一种形式。到目前为止，NVM的主要形式已经是闪存(例如，NAND，NOR等)。正在开发许多替代的NVM技术用于下一代器件。下一代NVM技术的一个考虑因素是将其与CMOS逻辑电路集成的容易度。嵌入式非易失性存储器(e-NVM)是与逻辑器件(例如，以CMOS技术制造的)一起集成在芯片上的非易失性存储器。e-NVM不同于独立的NVM，其中存储器阵列制造在专用于存储器的衬底上。嵌入式NVM有利地消除了对在处理器与芯片外存储器之间的芯片间通信的需求，并因此针对实现在芯片上以及e-NVM上的任何逻辑(例如，CPU的核、图形处理器执行单元等)实现高速数据存取和宽总线宽度能力。
在各种NVM技术中，电阻式存储器技术继续对离散和e-NVM应用二者显示出显著的前景。在诸如电阻式随机存取存储器(ReRAM或RRAM)的电阻式存储器中，薄膜存储器堆叠体通常是图1A中例示形式的二端子器件。对于薄膜电阻式存储器材料堆叠体101，能够非易失性切换的相对绝缘的存储器材料115被设置在两个相对更导电的电极105与130之间。存储器材料可以在两种不同的非易失性状态之间切换：高电阻状态(HRS)，其可以表示“截止”或0状态；以及低电阻状态(LRS)，其可以表示“导通”或1状态。典型地，复位处理用于使用复位电压将ReRAM器件切换到HRS，并且置位处理用于使用置位电压将ReRAM器件切换到LRS。为了减少电阻式存储器阵列的截止状态泄漏，电阻式存储器位单元经常包括存取晶体管(1T)或薄膜选择器元件(1S)以及电阻式存储器元件(1R)。
形成电压和电池耐久性是薄膜电阻式存储器技术的两个重要指标。形成电压是为了给存储器元件提供切换的能力。由于在现有技术的CMOS中发现的有限的工作电压(例如，Vcc<0.9V)，实现足够低的形成电压对于e-NVM应用是特别具有挑战性的。如图1A中进一步描绘的，缺陷116被设计在存储器材料115中以使得能够通过膜厚度调制电传导。缺陷116目前被认为主要是氧空穴。已发现在电极与存储器元件之间添加氧交换层(例如，Ti覆盖层121)促进氧空穴的产生，并降低形成电压，如图1B中进一步例示。Ti、Hf、Zr或Ta的氧交换层已经典型地用于针对可切换的存储器材料评估的各种二元和三元金属氧化物。
存储器单元可靠性通常以置位/复位周期的数量来表征。历史上，电阻式存储器单元的可靠性/耐久性很差，并且尽管在过去十年中其已经逐渐改进，但是其保持在1011-1012个置位/复位周期的范围内，这可能限制了该技术的使用情况/应用。
附图说明
在所附附图中通过示例而非限制的方式例示了本文所描述的材料。为了说明的简单和清楚，附图中所例示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件被放大。此外，在认为适当的情况下，在附图中重复附图标记以指示对应的或类似的元件。在附图中：
图1A是常规的薄膜电阻式存储器堆叠体的截面视图；
图1B是例示常规Ti覆盖层对与薄膜电阻式存储器堆叠体相关联的形成电压的影响的曲线图；
图2A是根据实施例的包含存储器材料与第一电极之间的高功函数金属氧化物的薄膜电阻式存储器堆叠体的截面视图；
图2B是根据实施例的包含存储器材料与第二电极之间的稀土金属盖的薄膜电阻式存储器堆叠体的截面视图；
图3是根据实施例的包含存储器材料与第一电极之间的高功函数金属氧化物、以及存储器材料与第二电极之间的稀土金属盖的薄膜电阻式存储器堆叠体的截面视图；
图4是例示根据实施例的非平面薄膜电阻式存储器器件的截面视图；
图5是例示根据实施例的堆叠的薄膜电阻式存储器器件的截面视图；
图6A是根据实施例的例示形成根据实施例的包含存储器材料与顶部电极之间的稀土金属盖、以及存储器材料与底部电极之间的高功函数金属氧化物的薄膜电阻式存储器器件的方法的流程图；
图6B是根据实施例的例示形成根据实施例的包含存储器材料与顶部电极之间的稀土金属盖、以及存储器材料与底部电极之间的高功函数金属氧化物的薄膜电阻式存储器器件的方法的流程图；
图7是根据实施例的包括多个薄膜存储器位单元的NVM的示意图；
图8例示了根据实施例的e-NVM的横截面；
图9例示了根据实施例的采用具有e-NVM的SoC的移动计算平台和数据服务器机器，所述e-NVM具有薄膜电阻式存储器堆叠体；以及
图10是根据本发明的实施例的电子计算装置的功能框图。
具体实施方式
参考附图描述了一个或多个实施例。虽然详细地描绘并讨论了具体的构造和布置，但是应当理解这只是为了说明的目的。相关领域的技术人员将认识到，其它构造和布置也是可能的，而不脱离本描述的精神和范围。对于相关领域的技术人员来说将显而易见的是，本文所描述的技术和/或布置可以用于不同于本文中详细描述的那些的各种其它系统和应用中。
在下文的具体实施方式中参考附图，附图形成具体实施方式的一部分并且例示了示例性实施例。此外，应当理解可以利用其它实施例，并且可以进行结构和/或逻辑改变，而不脱离所要求保护的主题的范围。还应当注意，例如上、下、顶部、底部等方向和参考可以仅用于帮助描述图中特征。因此，下文的具体实施方式不应被视为具有限制意义，并且所要求保护的主题的范围仅由所附权利要求和其等同物限定。
在下文的描述中，阐述了许多细节。然而，对于本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实施本发明。在一些情况下，以框图形式而不是详细地示出公知的方法和装置，以避免模糊本发明。贯穿本说明书对“实施例”或“一个实施例”的引用意味着结合实施例描述的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书的各个地方中出现的短语“在实施例中”或“在一个实施例中”不一定指的是本发明的同一实施例。此外，在一个或多个实施例中，特定特征、结构、功能或特性可以以任何适当的方式组合。例如，在与两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方，第一实施例可以与第二实施例组合。
除非上下文中另有明确说明，否则在说明书和所附权利要求书中使用的单数形式“一”和“所述”也意在包括复数形式。还将理解，如本文所使用的术语“和/或”是指并且包括一个或多个相关联的所列项目的任何和所有可能的组合。
本文可以使用术语“耦合”和“连接”，以及它们的派生物来描述部件之间的功能或结构关系。应当理解，这些术语不意在作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多元件彼此直接物理、光学或电气接触。“耦合”可以用于指示两个或更多元件直接或间接(在它们之间具有其它中间元件)彼此物理或电接触，和/或两个或更多元件彼此协作或交互(例如，在因果关系中)。
本文使用的术语“在……之上”、“在……之下”、“在……之间”以及“在……上”指的是一个部件或一种材料相对于其它部件或材料的相对位置，其中这种物理关系是值得注意的。例如，在材料的上下文中，一种材料或材料设置在另一种材料之上或之下可以直接接触或可以具有一种或多种中间材料。此外，设置在两种材料或材料之间的一种材料可以直接与两层接触，或者可以具有一个或多个中间层。相反，第二材料或材料“上”的第一材料或材料直接与该第二材料/材料接触。在部件组装的上下文中将进行类似的区分。
如说明书中和权利要求书中所使用的，通过术语“至少一个”或“一个或多个”连接的一系列项目可以表示所列术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示：A；B；C；A和B；A和C；B和C；或A、B和C。
本文所描述的是薄膜电阻式存储器材料堆叠体，其包括第一电极和薄膜存储器材料的界面处的高功函数金属氧化物、或第二电极和薄膜存储器材料的界面处的低功函数稀土金属中的至少一个。在有利的实施例中，存储器材料形成与高功函数金属氧化物的第一界面和与低功函数稀土金属的第二界面。对于高导通/关断电流比，高功函数金属氧化物相对于存储器材料提供良好的肖特基势垒。金属氧化物与开关氧化物的相容性减少了氧/空穴的循环损失，以改善存储器器件的持久性。低功函数稀土金属提供高的氧溶解度以增强在沉积状态下(as-deposited state)存储器材料内的空穴产生，用于在保持欧姆接触的同时实现低形成电压要求。本文还描述了平面和非平面存储器堆叠体和器件、电阻式存储器阵列以及包括诸如e-NVM的这种阵列的SoC。
图2A是设置在衬底205之上的薄膜电阻式存储器堆叠体201的截面视图。根据实施例，堆叠体201包含薄膜存储器材料215与底部(第一)块体电极材料210之间的功函数电极材料212。底部电极材料210和顶部(第二)电极材料230是耦合到堆叠体201的相对界面的阳极/阴极电极对。
衬底205可以是已知适合于支撑薄膜1T(S)1R位单元的任何衬底，例如但不限于：结晶半导体材料，包括但不限制于硅、锗和SiGe等；以及非晶态材料，包括玻璃、有机聚合物和塑料等。在另外的实施例中，衬底205还代表后端线(BEOL)层。例如，堆叠体201可以形成在集成电路(IC)的下层半导体器件层上或上方。这样，衬底205还可以包括通常在IC工业中发现的薄膜叠层(例如，金属、电介质等)。
存储器材料215在高电阻状态与低电阻状态之间是可切换的，以存储与双稳态存储器单元状态相关联的“1”或“0”中的一个。存储器堆叠体201还可以与1R1S位单元中的薄膜选择器元件(未描绘)或1R1T位单元中的MOSFET(未描绘)集成在一起，存储器堆叠体201可以在电阻式存储器单元的阵列内复制。电阻式存储器堆叠体201是双向的。选择器元件或晶体管与某一阈值电压Vth相关联，低于Vth时，当前存储器堆叠体201在处于“关断”状态时处于某一标称泄漏电平。在高于阈值电压Vth时，选择器或晶体管处于“导通”状态并且传递可以大体上线性地增加的某一阈值电流，以使得能够在读取电压Vr下读取存储器材料215的电阻状态，并在更高的电压幅值(例如，置位/复位电压)下转变存储器材料215的电阻状态。
在实施例中，存储器材料215包括薄膜金属氧化物(例如，MxOy)材料。有利地，存储器材料215仅由金属氧化物薄膜构成(即，存储器材料215不是包括非金属氧化物的叠层)。当跨电极210、230施加极性相反的电压时，金属氧化物用于以非易失性形式改变高电阻状态与低电阻状态之间的电阻值。在一些实施例中，金属氧化物可以经历可逆的金属-绝缘体转变(例如，莫特转变、电荷诱导的转变等)。在一些实施例中，块体和/或薄膜形式的金属氧化物材料是导电的。在一个示例性实施例中，金属氧化物是过渡金属氧化物，其包括化学计量的和亚化学计量的离子氧化物AOx，其中A是过渡金属。在某些这样的实施例中，金属氧化物是基于阴离子的氧化物。基于阴离子的氧化物的非限制性示例包括但不限于V氧化物(例如，V2O5)、Nb氧化物(例如，Nb2O5)、Cr氧化物(例如，Cr2O3)、Ta氧化物(例如，Ta2O3)、Hf氧化物(例如，HfO2)、Zr氧化物(例如，ZrO2)、Ti氧化物(例如，TiO2)、W氧化物(例如，WO2)或Al氧化物(例如，Al2O3)，以及诸如SnO2掺杂的氧化铟等三元、四元合金，以及具有来自周期表中邻近初级金属的列的金属的氧化物合金(例如，Y2O3掺杂的ZrO2中的Y、Zr以及La1-xSrxGa1- yMgyO3中的Sr和La)。基于阴离子的氧化物还可以是这些相同元素及其合金的非化学计量的氧化物。在其它这样的实施例，金属氧化物是基于阳离子的氧化物材料，其示例可以包括但不限于LiMnO2、Li4TiO12、LiNiO2以及LiNbO3。
存储器材料215可以具有作为成分、读取、置位/复位电压要求等的函数而显著地变化的膜厚度。在示例性金属氧化物实施例中，例如采用上述金属氧化物材料中任一种的那些金属氧化物，金属氧化物具有至少2nm、少于50nm并且有利地不超过20nm的薄膜厚度。
第一电极材料210和第二电极材料230可以具有相同的成分或不同的成分，并且还可以包括一个或多个薄膜层。例如，电极材料210在功能上用于跨横向距离传导存储器单元电流，因为接触金属化功能由功函数电极材料212提供。在示例性实施例中，电极材料210是通常用于IC工业中的互连布线的金属或金属合金，例如铜(Cu)、铝(Al)及其合金。在实施例中，电极材料230也是互连金属，例如Cu。
在例示的实施例中，功函数电极材料212与存储器材料215直接接触。功函数电极材料212还与电极材料210(例如，诸如Cu的低电阻块体材料)直接接触，从而充当存储器材料215的第一接触界面。在实施例中，功函数电极材料212具有高功函数，有利地大于4.8eV(289K)，以向金属氧化物存储器材料提供高肖特基势垒。在另外的实施例中，电极材料212不与氧进行强键合，以允许在存储器单元操作期间与存储器材料215交换氧。有利地，功函数电极材料212还是良好的热绝缘体，从而使得存储器材料215能够快速的复位。在另外的实施例中，功函数电极材料212是金属氧化物，其改善功函数电极材料212与存储器材料215之间的界面的耐久性/稳定性，特别是在存储器材料215也是金属氧化物的情况下。
在实施例中，功函数电极材料212是具有不同于存储器材料215的成分的非开关金属氧化物，并且具有上述属性的示例性金属氧化物包括Ir、Ru、Mo或W中的至少一个的氧化物。在另外的实施例中，功函数电极材料212是Ir(例如，IrO2)、Ru(例如，RuO2)、Mo(例如，MoO2)或W(例如，WO2)中的至少一个的元素氧化物。在另外的实施例中，功函数电极材料212是混合氧化物(例如，包括Ir、Ru、Mo或W中的一个和另一金属的三元氧化物)。在一个有利的混合氧化物实施例中，功函数电极材料212是Ir、Ru、Mo或W中的至少两个的混合氧化物。上述示例性导电金属氧化物具有在经受电阻式存储器器件的电场和热循环需求时相对稳定的优点。上述示例性导电氧化物还可以具有良好的扩散阻挡性能(例如，非晶的、无反应的)，从而降低与相邻存储器氧化物215混合的速率。示例性导电氧化物还具有相当低的电阻率值，使得存储器堆叠体202能够在低电压(例如，<1.5V)下操作。在示例性实施例中，功函数电极材料212具有小于1毫ohm-cm(1/1000ohm-cm)的电阻率。
功函数电极材料212可以具有作为所选成分的电阻率和给定应用(例如，分立的NVM与e-NVM相比)中的存储器堆叠体201能够容许的电压降的限制的函数而显著变化的膜厚度。通常，较大的导电氧化物势垒膜厚度将以高电阻电压降为代价提供更好的稳定性。在示例性实施例中，采用上述导电金属氧化物材料中的任一种，功函数电极材料212具有小于10nm、并且有利地为至少2nm但不超过5nm的薄膜厚度。
如图2A中进一步示出的，电阻式存储器堆叠体201还可以包括覆盖层218，其例如可以充当接触金属和/或氧清除层。任何常规材料可以用作覆盖层218，或者如下面在图2B的上下文中进一步描述的稀土材料可以包含在存储器堆叠体201中。
图2B是设置在衬底205之上的薄膜电阻式存储器堆叠体202的截面视图。根据实施例，堆叠体202包含薄膜存储器材料215与顶部(第二)块体电极材料230之间的稀土金属覆盖材料221。
在有利的实施例中，稀土覆盖材料221与存储器材料215的第一界面直接接触。存储器材料215可以例如是上文在图2A的上下文中描述的任何金属氧化物。在功能上，稀土覆盖材料221是具有高氧溶解度的强氧清除剂，同时仍然保留金属。由于氧化的焓非常低，稀土覆盖材料221有利地在膜堆叠体的制造状态下在(金属氧化物)存储器材料215内提供非常大数量的氧空穴，以使形成电压要求降低，有利地低于1.5V。用于根据实施例的覆盖材料221的稀土金属比诸如Ti、Hf、Zr或Ta的过渡金属更积极地从存储器材料215中清除氧。通过存储器材料215中存在的与图1A中所例示的存储器元件115相比更大数量的缺陷/氧空穴216来说明该效果。
在实施例中，覆盖材料221包括具有低功函数的稀土金属。低功函数，有利地低于4.5eV(298K)并更有利地低于3.5eV，实现了与电极材料230的欧姆接触。具有有利地低氧化焓和有利地低功函数的属性的示例性稀土金属包括镧(La)、铒(Er)、钆(Gd)、钇(Y)以及镨(Pr)。在一个这样的实施例中，覆盖材料221是La、Er、Ga、Y和Pr中的一个的元素金属。在另外的实施例中，代替纯元素金属形式，覆盖材料221是包括La、Er、Ga、Y和Pr中的至少一个与一种或多种其它金属(例如，另一种稀土金属或过渡金属)的合金。合金化实施例可以充分地保持纯元素金属的期望的电气特性，同时有利地使得覆盖材料221更易于存储器器件制造(例如，更容易蚀刻)和/或更稳定。被认为特别有利的一个合金稀土覆盖材料实施例包括La、Er、Ga、Y和Pr中的两种或更多种。这样的合金可以通过添加一种成分(例如，Pr)来维持有利地低的功函数(例如，低于3.5eV)，同时通过添加更容易处理的另一成分(例如，Gd)来使能更容易的存储器堆叠和/或器件制造。
在另外的实施例中，同样如图2B所示，覆盖材料215与电极材料230形成界面。在示例性实施例中，覆盖材料221的厚度在2nm与20nm之间。当覆盖材料221从存储器材料215中清除氧时，其在与存储器材料215的界面邻近处形成氧化物(例如，La、Er、Ga、Y和Pr之一的元素氧化物)。有利地，覆盖材料221具有足够的厚度，使得覆盖材料221不被与没有氧的电极材料230接合的剩余稀土金属(例如，La、Er、Ga、Y和Pr的元素形式)完全氧化。
图3是根据实施例的包含在存储器材料215与第一电极材料210之间的(金属氧化物)高功函数电极材料212、以及在存储器材料215与第二电极材料230之间的稀土金属盖221的薄膜电阻式存储器堆叠体301的截面视图。存储器堆叠体301是图2A中引入的存储器堆叠体201的一个示例，其进一步与图2B中引入的稀土覆盖材料221组合。薄膜电阻式存储器堆叠体301结合了上述存储器材料界面中的每一个的益处，以实现低的形成电压和增强的存储器堆叠体耐久性。如图3中所示，高功函数金属氧化物212与(金属氧化物)存储器材料215形成第一界面，而稀土金属盖221与存储器材料215形成第二界面。在图2A的上下文中描述的高功函数电极材料212的任何属性可等同地适用于电阻式存储器堆叠体301的上下文中。类似地，在图2B的上下文中描述的稀土金属盖221的任何属性可等同地适用于电阻式存储器堆叠体301的上下文中。
在实施例中，非平面电阻式存储器堆叠体包括高功函数电极材料和稀土覆盖材料中的一种或两种。虽然在平面的上下文中描绘了图2A、2B和3中所例示的示例性实施例，但是应当注意，相同的薄膜堆叠体可以容易地实现成各种非平面架构。例如，图4是例示根据非平面实施例的非平面薄膜存储器堆叠体401的截面视图，堆叠体401包含在一侧上由(金属氧化物)功函数电极212接合、并且在第二侧上由稀土金属(REM)覆盖层221接合的(金属氧化物)存储器材料215。这些薄膜中的每一个连同电极材料230一起已经沉积在形貌特征侧壁410上，以使得电流流动通过存储器堆叠体401的方向不正交于衬底205的表面(例如，大体上与衬底205成平面)。为了进一步增大位单元密度，侧壁410可以暴露层叠有绝缘电介质411的第一电极405的堆叠体，绝缘电介质411介于相邻的第一电极210对之间。假设功函数电极材料212具有足够高的电阻率和热阻率，则多个第一电极210可以相对于第二电极203被独立地偏置，以为每个第一电极210提供独立的存储器单元堆叠体。每个独立的存储器单元堆叠体具有在图3的上下文中描述的电阻式存储器堆叠体301的优点。
图5是例示根据实施例的垂直堆叠的薄膜电阻式存储器单元的截面视图。可以通过垂直堆叠上述存储器单元材料堆叠体中的任何一个来增加电阻式存储器阵列密度。在图5中例示的示例性实施例中，第一薄膜电阻式存储器材料堆叠体303A与第二薄膜电阻式存储器材料堆叠体303B背对背地设置在两条字线505之间。位线510耦合到电极材料210，电极材料210是存储器堆叠体303A、303B共用的。每个存储器堆叠体303A、303B包括基本上如上所述的(金属氧化物)功函数电极212和稀土金属覆盖材料221。
可以通过许多技术制造上述存储器堆叠体架构。图6A是根据实施例的例示形成包含高功函数电极材料和稀土低功函数覆盖材料的薄膜电阻式存储器堆叠体的方法601的流程图。作为一个示例，方法601可以用于形成图3所示的存储器堆叠体301。
方法601在操作605开始，其中在衬底之上沉积第一(底部)电极材料。在操作605可以利用将适于特定电极成分的本领域中公知的任何沉积工艺，例如但不限于物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电解和无电镀、以及旋涂技术。
在操作610，包括金属氧化物的功函数电极沉积在第一电极材料之上。在操作610可以利用适于特定导电金属氧化物的本领域中公知的任何沉积工艺，例如但不限于PVD、CVD和ALD技术。在一个示例性的平面实施例中，在操作610采用反应或非反应PVD，以沉积上文在功函数电极材料212的上下文中描述的元素或混合金属氧化物中任一种。在一个示例性的非平面实施例中，在操作610采用ALD，以沉积上文在功函数电极材料212的上下文中描述的元素或混合金属氧化物中任一种。
在操作620，薄膜电阻式存储器材料直接沉积在在操作610形成的功函数电极材料上。在操作620可以利用适于特定存储器材料层的本领域中公知的任何沉积工艺，例如但不限于PVD、CVD和ALD技术。在一个示例性平面实施例中，在操作620采用反应PVD或非反应PVD，以沉积上文针对存储器材料215所述的开关金属氧化物中任一种。在一个示例性非平面实施例中，在操作620采用ALD来沉积上文针对存储器材料215所述的开关金属氧化物中任一种。
方法601继续操作630，其中，包括稀土金属的覆盖材料直接沉积在在操作620所沉积的存储器材料上，在操作630可以利用适于特定稀土金属的本领域已知的任何沉积工艺，例如但不限于PVD、CVD和ALD技术。在一个示例性平面实施例中，在操作630采用非反应PVD，以沉积上文在稀土覆盖材料221的上下文中描述的元素或合金的稀土金属中任一种。在一个示例性非平面实施例中，在操作630采用ALD，以沉积上文在稀土覆盖材料221的上下文中描述的元素或合金的稀土金属中任一种。
在操作640，通过在稀土覆盖材料221之上、并且有利地直接在稀土覆盖材料221上沉积另一电极材料来完成方法601。在操作640可以利用能够防止稀土覆盖材料在电极材料的界面处氧化的任何常规沉积技术。例如，可以通过PVD或ALD随后进行电镀工艺来沉积种子层。对于垂直堆叠的存储器单元，可以重复方法601，其中以相同或相反的顺序执行各种操作。
图6B是根据实施例的例示形成包含高功函数电极和稀土低功函数覆盖材料的非平面薄膜电阻式存储器堆叠体的方法602的流程图。作为示例，方法602可以用于形成图4中例示的存储器堆叠体401。
方法602在操作606开始，其中沉积通过居间电介质彼此绝缘的多个金属层的叠层堆叠体。在图6A的上下文中描述的电极沉积操作605可以例如用任何常规的电介质沉积工艺(例如，SiO、SiN、SiNO的CVD)来重复执行，直到形成期望数量的第一电极层。在操作607，通过例如利用任何常规的光刻和各向异性蚀刻工艺来蚀刻叠层堆叠体，以形成暴露出多个金属电极层的侧壁的形貌特征。
方法602在操作610继续，其中大体上如上所述(例如，利用ALD工艺)地沉积高功函数金属氧化物电极材料，以在形貌特征之上形成与多个金属层的侧壁直接接触的金属氧化物。在操作620，大体上如上所述地将存储器材料沉积在形貌特征之上并且与功函数电极材料直接接触(例如，利用ALD工艺)。在操作640，大体上如上所述地沉积覆盖材料，例如利用ALD工艺将稀土金属沉积在形貌特征之上并且与存储器材料直接接触。然后，通过例如使用避免氧化稀土覆盖材料的ALD和/或电镀工艺在REM覆盖层之上沉积顶部电极来完成方法602。
图7是根据实施例的包括多个薄膜电阻式存储器堆叠体702的NVM701的示意图，每个薄膜电阻式存储器堆叠体702包含金属氧化物高功函数电极材料和稀土金属覆盖层。每个堆叠体702包括双向存储器材料(M)，并且与符合本文其它地方描述的任何实施例的稀土金属(MEM)覆盖层和高功函数电极材料接合。阵列705是双向交叉点阵列，其包括任意数量的独立存储器堆叠体702，每个堆叠体通过存取晶体管(“T”)或薄膜电阻式选择器元件(“S”)而耦合。每个列与由列选择电路725中的列选择电路驱动的位线相关联。每个行与由行选择电路730中的行选择电路驱动的字线相关联。在操作状态下，R/W控制电路720接收存储器存取请求(例如，从其中嵌入有存储器的本地处理器或通信芯片)，基于请求(例如，读、写0或写1)生成必要的控制信号，并控制行和列选择电路725、730。控制电压供应710、715以提供对阵列进行偏置所需的电压，以便于对一个或多个位单元702的请求的动作。行和列选择电路725、730跨阵列705施加所供应的电压以存取所选择的位单元。行选择电路725、列选择电路730和R/W控制电路720可以利用任何已知技术来实现。在一个示例性实施例中，从电压供应710、715可获得的用于写入操作的最大供应电压小于1.5伏。
图8例示了根据示例性嵌入式电阻式存储器实施例的e-NVM 801的截面。如所示，e-NMV 801包括在衬底205之上与CMOS逻辑805单片集成的NVM 701。在该示例性实施例中，NVM 701(包括多个薄膜堆叠体，每个薄膜堆叠体包含高功函数金属氧化物电极材料或稀土金属覆盖层中的一个或多个)设置在CMOS逻辑905之上，例如作为BEOL膜堆叠体的一部分。CMOS逻辑905可以包括任何已知的金属氧化物半导体晶体管(例如MOSFET)，其中的一个或多个电耦合到NVM 701以实现R/W控制电路、电压供应、行/列选择电路等。
图9例示了根据本发明的实施例的采用具有带有薄膜电阻式存储器堆叠体的e-NVM(例如，ReRAM)的SoC的移动计算平台和数据服务器机器，所述薄膜电阻式存储器堆叠体包含高功函数金属氧化物电极材料或稀土金属覆盖层中的一个或多个。服务器机器906可以是任何商业服务器，例如包括设置在机架内并且联网在一起以用于电子数据处理的任何数量的高性能计算平台，其在示例性实施例中包括封装的单片IC 950。移动计算平台905可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每一个的任何便携式装置。例如，移动计算平台905可以是平板电脑、智能电话、膝上型计算机等中的任一个，并且可以包括显示屏(例如，电容、电感、电阻或光学触摸屏)、芯片级或封装级集成系统910以及电池915。
无论是设置在放大图920中例示的集成系统910内还是作为服务器机器906内的独立封装芯片，封装的单片IC 950包括存储器芯片(例如RAM)或处理器芯片(例如，微处理器、多核微处理器、图形处理器等)，其包括具有薄膜电阻式存储器堆叠体的至少一个ReRAM，该薄膜电阻式存储器堆叠体包含高功函数金属氧化物电极材料或稀土金属覆盖层中的一个或多个，例如本文别处所述的。单片IC 950还可以与电源管理集成电路(PMIC)930、RF(无线)集成电路(RFIC)925中的一个或多个一起耦合到板、衬底或插入器960，该RF(无线)集成电路(RFIC)925包括宽带RF(无线)发射机和/或接收机(TX/RX)(例如，包括数字基带，并且模拟前端模块还包括发射路径上的功率放大器和接收路径上的低噪声放大器)及其控制器935。
在功能上，PMIC 930可以执行电池功率调节、DC-DC转换等，并且因此具有耦合到电池915的输入和用于向其它功能模块提供电流供应的输出。进一步如所示，在示例性实施例中，RFIC 925具有耦合到天线(未示出)的输出以实现多个无线标准或协议中的任何一个，该无线标准或协议包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生物以及被指定为3G、4G、5G及更高代的任何其它无线协议。在替代的实施方式中，这些板级模块中的每一者可以集成到耦合到单片IC 950的封装衬底的单独IC上或集成在耦合到单片IC 950的封装衬底的单个IC内。
图10是根据本公开内容的至少一些实施方式布置的计算装置1000的功能框图。例如，计算装置1000可以在平台905或服务器机器906内部找到。装置1000还包括容纳多个部件的母板1002，所述部件例如但不限于处理器1004(例如，应用处理器)，其可以进一步包含具有薄膜电阻式存储器堆叠体的至少一个ReRAM，薄膜电阻式存储器堆叠体包含高功函数金属氧化物电极材料或稀土金属覆盖层中的一个或多个，例如本文别处所述的。处理器1004可以物理和/或电耦合到母板1002。在一些示例中，处理器1004包括封装在处理器1004内的集成电路管芯。通常，术语“处理器”或“微处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。
尽管已经参照各实施方式描述了本文中所阐述的某些特征，但该描述并非旨在以限制性的意义来解释。因此，对本文中所描述的实施方式以及其它实施方式(其对于本公开内容涉及的领域中的技术人员来说是显而易见的)的各种修改被认为落在本公开内容的精神和范围内。
将认识到，本发明的范围并不限于如此描述的实施例，但是可以利用修改和改变来实践本发明，而不脱离所附权利要求的范围。例如，以上实施例可以包括如下面进一步提供的特征的具体组合。
在一个或多个第一实施例中，电阻式薄膜存储器堆叠体包括衬底、设置在衬底之上的第一和第二电极材料、以及设置在第一和第二电极材料之间的薄膜存储器材料，其将在跨第一和第二电极施加的置位/复位电压下经历在低电阻状态与高电阻状态之间的非易失性转变。存储器堆叠体还包括设置在存储器材料与第一电极材料之间的包括具有低于4.5eV的功函数的稀土金属的覆盖材料、或包括设置在存储器材料与第二电极之间的具有高于4.8eV的功函数的金属氧化物的功函数电极材料中的至少一种。
在第一实施例的进一步实施中，存储器材料包括过渡金属的氧化物。覆盖材料和功函数电极材料中的至少一个与过渡金属氧化物直接接触。
在紧接上述实施例的进一步实施例中，覆盖材料与过渡金属氧化物的第一界面直接接触。功函数电极材料与过渡金属氧化物的第二界面直接接触。
在紧接上述实施例的进一步实施例中，功函数电极材料与第一电极材料直接接触，并且覆盖材料与第二电极材料直接接触。
在第一实施例的进一步实施中，存储器氧化物包括Hf、Ta、Ti、Al、W或Zr中的至少一种。
在紧接上述实施例的进一步实施例中，功函数电极材料与存储器元件直接接触，功函数电极材料与第一电极材料直接接触，并且功函数电极材料具有不超过5nm的膜厚度。
在第一实施例的进一步实施中，覆盖材料包括La、Er、Ga、Y或Pr中的至少一种，并且功函数电极材料包括Ir、Ru、Mo或W中的至少一种的氧化物。
在紧接上述实施例的进一步实施例中，覆盖材料是La、Er、Ga、Y或Pr的元素金属，并且功函数电极材料是元素氧化物。
在上述实施例的进一步实施例中，覆盖材料是La、Er、Ga、Y或Pr中的至少两种的氧化物，并且功函数电极材料是Ir、Ru、Mo或W中的至少两种的氧化物。
在上述实施例的进一步实施例中，覆盖材料与存储器材料直接接触。覆盖材料与第二电极材料直接接触，并且覆盖材料和第二电极材料的界面不含氧。
在一个或多个第二实施例中，芯片上系统(SoC)包括电阻式存储器阵列，其包括多个电阻式存储器位单元，每个位单元还包括设置在衬底之上的存取MOSFET或薄膜选择器元件、以及电耦合到存取MOSFET或选择器元件的薄膜存储器堆叠体。薄膜存储器堆叠体还包括设置在衬底之上的第一和第二电极材料。薄膜存储器堆叠体还包括设置在第一和第二电极材料之间的薄膜存储器材料，并且存储器材料将在置位/复位电压下经历在低电阻与高电阻之间的非易失性转变。薄膜存储器堆叠体还包括设置在存储器材料与第一电极材料之间的包含稀土金属并且具有低于4.5eV的功函数的覆盖材料、或设置在存储器材料和第二电极之间的包括金属氧化物并且具有高于4.8eV的功函数的功函数电极材料中的至少一种。
在第二实施例的进一步实施中，SoC还包括设置在衬底之上的多个MOS晶体管，多个晶体管中的一个或多个电耦合到电阻式存储器阵列。
在一个或多个第三实施例中，制造电阻式存储器单元的方法包括在衬底之上沉积第一电极材料。该方法包括在第一电极材料之上形成包括金属氧化物的功函数电极材料。该方法包括直接在功函数电极材料上沉积薄膜存储器材料，薄膜存储器材料将在跨第一和第二电极施加的置位/复位电压下经历在低电阻与高电阻之间的非易失性转变。该方法还包括直接在薄膜存储器上沉积包含稀土金属的覆盖材料。该方法还包括在覆盖材料之上沉积第二电极材料。
在第三实施例的进一步实施例中，形成功函数电极材料还包括在第一电极材料上直接沉积金属氧化物，该金属氧化物具有高于4.8eV的功函数。沉积覆盖材料还包括沉积具有低于4.5eV的功函数的稀土金属。
在紧接上述实施例的进一步实施例中，沉积金属氧化物还包括沉积Ir、Ru、Mo或W中的至少一种的氧化物，并且沉积稀土金属还包括沉积La、Er、Ga、Y或Pr中的至少一种。
在紧接上述实施例的进一步实施例中，沉积金属氧化物还包括沉积Ir、Ru、Mo或W中的一种的元素氧化物。沉积稀土金属还包括沉积La、Er、Ga、Y或Pr的元素金属，并且沉积薄膜存储器材料包括沉积过渡金属氧化物。
在第三实施例的进一步实施例中，沉积金属氧化物还包括沉积Ir、Ru、Mo或W中的两种或更多种的氧化物。沉积稀土金属还包括沉积La、Er、Ga、Y或Pr中的两种或更多种的合金，并且沉积薄膜存储器材料包括沉积过渡金属氧化物。
在第三实施例的进一步实施例中，该方法还包括沉积通过居间电介质彼此绝缘的多个金属层的叠层堆叠体。该方法还包括蚀刻穿过叠层堆叠体，以形成暴露多个金属层的侧壁的形貌特征。沉积功函数电极材料还包括在形貌特征之上沉积与多个金属层的侧壁直接接触的金属氧化物。沉积存储器材料还包括将过渡金属氧化物沉积在形貌特征之上并与功函数电极材料直接接触。沉积覆盖材料还包括将稀土金属沉积在形貌特征之上并与存储器材料直接接触。
在第三实施例的进一步实施例中，沉积功函数电极还包括将金属氧化物沉积到不超过5nm的厚度。
在第三实施例的进一步实施例中，沉积存储器材料还包括沉积Hf、Ta、Ti、Al、W或Zr中的至少一种的氧化物。
然而，实施例不限于上述示例，并且在各种实施方式中，上述实施例可以包括仅实施这样的特征的子集、实施这样的特征的不同组合、实施这样的特征的不同组合和/或实施除了那些明确列出的特征之外的附加特征。因此，本发明的范围应当参考所附权利要求以及为这些权利要求赋予权力的等同物的全部范围来确定。

Claims (20)

1.一种电阻式薄膜存储器堆叠体，包括：
衬底；
第一电极材料和第二电极材料，所述第一电极材料和所述第二电极材料设置在所述衬底之上；
薄膜存储器材料，所述薄膜存储器材料设置在所述第一电极材料与所述第二电极材料之间，所述薄膜存储器材料在跨所述第一电极材料和所述第二电极材料施加的置位/复位电压下经历在低电阻状态与高电阻状态之间的非易失性转变；
设置在所述存储器材料与所述第一电极材料之间的仅包括具有低于4.5eV的功函数的稀土金属的覆盖材料；以及
设置在所述存储器材料与所述第二电极材料之间的包括具有高于4.8eV的功函数的金属氧化物的功函数电极材料，
其中，所述覆盖材料与所述存储器材料直接接触。
2.根据权利要求1所述的薄膜存储器堆叠体，其中：
所述存储器材料包括过渡金属的氧化物；并且
所述覆盖材料和所述功函数电极材料中的至少一种与所述过渡金属氧化物直接接触。
3.根据权利要求2所述的薄膜存储器堆叠体，包括：
与所述过渡金属氧化物的第一界面直接接触的所述覆盖材料；以及
与所述过渡金属氧化物的第二界面直接接触的所述功函数电极材料。
4.根据权利要求3所述的薄膜存储器堆叠体，其中：
所述功函数电极材料与所述第二电极材料直接接触；并且
所述覆盖材料与所述第一电极材料直接接触。
5.根据权利要求3所述的薄膜存储器堆叠体，其中：
所述薄膜存储器材料包括Hf、Ta、Ti、Al、W或Zr中的至少一种。
6.根据权利要求1所述的薄膜存储器堆叠体，其中：
所述覆盖材料包括La、Er、Gd、Y或Pr中的至少一种；并且
所述功函数电极材料包括Ir、Ru、Mo或W中的至少一种的氧化物。
7.根据权利要求6所述的薄膜存储器堆叠体，其中：
所述覆盖材料是La、Er、Gd、Y或Pr的元素金属；并且
所述功函数电极材料是元素氧化物。
8.根据权利要求6所述的薄膜存储器堆叠体，其中：
所述功函数电极材料是Ir、Ru、Mo或W中的至少两种的氧化物。
9.根据权利要求6所述的薄膜存储器堆叠体，其中：
所述覆盖材料与所述第一电极材料直接接触；并且
所述覆盖材料和所述第一电极材料的界面不含氧。
10.根据权利要求5所述的薄膜存储器堆叠体，其中：
所述功函数电极材料与所述薄膜存储器材料直接接触；
所述功函数电极材料与所述第二电极材料直接接触；并且
所述功函数电极材料具有不高于5nm的膜厚度。
11.一种芯片上系统(SoC)，包括：
电阻式存储器阵列，包括多个电阻式存储器位单元，每个位单元还包括：
设置在衬底之上的存取MOSFET或薄膜选择器元件；以及
薄膜存储器堆叠体，所述薄膜存储器堆叠体电耦合到所述存取MOSFET或选择器元件，其中，所述薄膜存储器堆叠体还包括：
第一电极材料和第二电极材料，所述第一电极材料和第二电极材料设置在所述衬底之上；
薄膜存储器材料，所述薄膜存储器材料设置在所述第一电极材料和所述第二电极材料之间，所述存储器材料在置位/复位电压下经历在低电阻与高电阻之间的非易失性转变；
设置在所述存储器材料与所述第一电极材料之间的包括稀土金属并具有低于4.5eV的功函数的覆盖材料；以及
设置在所述存储器材料与所述第二电极材料之间的包括金属氧化物并具有高于4.8eV的功函数的功函数电极材料，
其中，所述覆盖材料与所述存储器材料直接接触。
12.根据权利要求11所述的芯片上系统，还包括设置在所述衬底之上的多个MOS晶体管，所述多个晶体管中的一个或多个电耦合到所述电阻式存储器阵列。
13.一种制造电阻式存储器单元的方法，所述方法包括：
在衬底之上沉积第一电极材料；
在所述第一电极材料之上形成包括具有高于4.8eV的功函数的金属氧化物的功函数电极材料；
直接在所述功函数电极材料上沉积薄膜存储器材料；
直接在所述薄膜存储器上沉积仅包括具有低于4.5eV的功函数的稀土金属的覆盖材料；以及
在所述覆盖材料之上沉积第二电极材料，
其中，所述薄膜存储器材料在跨所述第一电极材料和所述第二电极材料施加的置位/复位电压下经历在低电阻与高电阻之间的非易失性转变。
14.根据权利要求13所述的方法，其中：
形成所述功函数电极材料还包括：直接在所述第一电极材料上沉积所述金属氧化物。
15.根据权利要求13所述的方法，其中：
沉积所述金属氧化物还包括：沉积Ir、Ru、Mo或W中的至少一种的氧化物；以及
沉积所述稀土金属还包括：沉积La、Er、Gd、Y或Pr中的至少一种。
16.根据权利要求15所述的方法，其中：
沉积所述金属氧化物还包括：沉积Ir、Ru、Mo或W中的一种的元素氧化物；
沉积所述稀土金属还包括：沉积La、Er、Gd、Y或Pr的元素金属；以及
沉积所述薄膜存储器材料包括：沉积过渡金属氧化物。
17.根据权利要求15所述的方法，其中：
沉积所述金属氧化物还包括：沉积Ir、Ru、Mo或W中的两种或更多种的氧化物；
沉积所述稀土金属还包括：沉积La、Er、Gd、Y或Pr中的两种或更多种的合金；并且
沉积所述薄膜存储器材料包括：沉积过渡金属氧化物。
18.根据权利要求13所述的方法，其中：
所述方法还包括：
沉积通过中介电介质彼此绝缘的多个金属层的叠层堆叠体；以及
蚀刻穿过所述叠层堆叠体，以形成暴露所述多个金属层的侧壁的形貌特征；并且
沉积所述功函数电极材料还包括：在所述形貌特征之上沉积与所述多个金属层的所述侧壁直接接触的所述金属氧化物；
沉积所述存储器材料还包括：将过渡金属氧化物沉积在所述形貌特征之上并与所述功函数电极材料直接接触；并且
沉积所述覆盖材料还包括：将所述稀土金属沉积在所述形貌特征之上并与所述存储器材料直接接触。
19.根据权利要求13所述的方法，其中，沉积所述功函数电极还包括：
将所述金属氧化物沉积到不高于5nm的厚度。
20.根据权利要求13所述的方法，其中，沉积所述存储器材料还包括：
沉积Hf、Ta、Ti、Al、W或Zr中的至少一种的氧化物。
CN201480081407.XA 2014-09-25 2014-09-25 电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合 Active CN106575655B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057470 WO2016048327A1 (en) 2014-09-25 2014-09-25 Rare earth metal & metal oxide electrode interfacing of oxide memory element in resistive random access memory cell

Publications (2)

Publication Number Publication Date
CN106575655A CN106575655A (zh) 2017-04-19
CN106575655B true CN106575655B (zh) 2022-08-09

Family

ID=55581648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081407.XA Active CN106575655B (zh) 2014-09-25 2014-09-25 电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合

Country Status (7)

Country Link
US (1) US10388869B2 (zh)
EP (1) EP3221892A4 (zh)
JP (1) JP6642839B2 (zh)
KR (1) KR102258503B1 (zh)
CN (1) CN106575655B (zh)
TW (1) TW201633512A (zh)
WO (1) WO2016048327A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355205B2 (en) 2014-12-18 2019-07-16 Intel Corporation Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same
WO2016105407A1 (en) 2014-12-24 2016-06-30 Intel Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
US10672604B2 (en) * 2016-09-20 2020-06-02 The Board Of Trustees Of The Leland Stanford Junior University Metal oxide-resistive memory using two-dimensional edge electrodes
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法
CN107610733B (zh) * 2017-08-31 2020-05-19 华中科技大学 一种降低阻变存储器形成电压的电形成方法
US10256402B1 (en) * 2017-09-25 2019-04-09 Sandisk Technologies Llc ReRAM read state verification based on cell turn-on characteristics
US10804464B2 (en) 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US10854438B2 (en) * 2018-03-19 2020-12-01 Agilent Technologies, Inc. Inductively coupled plasma mass spectrometry (ICP-MS) with improved signal-to-noise and signal-to-background ratios
US11659779B2 (en) 2018-03-28 2023-05-23 Agency For Science, Technology And Research Memory cell and method of forming the same
KR102314162B1 (ko) * 2019-01-29 2021-10-19 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
US11133464B2 (en) 2019-08-20 2021-09-28 4DS Memory, Limited Conductive amorphous oxide contact layers
US10950788B1 (en) * 2019-08-20 2021-03-16 4DS Memory, Limited Resistive memory device having an oxide barrier layer
CN111883517A (zh) * 2020-06-15 2020-11-03 中国科学技术大学 Dram氧化物电极、dram及其应用
KR20220099061A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
TWI824516B (zh) * 2021-05-12 2023-12-01 美商特憶智能科技公司 具備多成分電極和非連續界面層的電阻式隨機存取儲存器件
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP2008177469A (ja) 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
KR100969807B1 (ko) * 2008-04-11 2010-07-13 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
US8304754B2 (en) 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
KR20110032252A (ko) * 2009-09-22 2011-03-30 삼성전자주식회사 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
US20110175050A1 (en) * 2010-01-19 2011-07-21 Macronix International Co., Ltd. Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode
US20120305878A1 (en) * 2011-05-31 2012-12-06 Intermolecular, Inc. Resistive switching memory device
US8618525B2 (en) * 2011-06-09 2013-12-31 Intermolecular, Inc. Work function tailoring for nonvolatile memory applications
US8679988B2 (en) 2011-11-22 2014-03-25 Intermolecular, Inc. Plasma processing of metal oxide films for resistive memory device applications
JP5996324B2 (ja) * 2012-08-07 2016-09-21 シャープ株式会社 不揮発性半導体記憶装置とその製造方法
US8817522B2 (en) * 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US20140091272A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US8981332B2 (en) * 2013-03-15 2015-03-17 Intermolecular, Inc. Nonvolatile resistive memory element with an oxygen-gettering layer

Also Published As

Publication number Publication date
EP3221892A1 (en) 2017-09-27
KR102258503B1 (ko) 2021-05-31
JP2017535050A (ja) 2017-11-24
WO2016048327A1 (en) 2016-03-31
CN106575655A (zh) 2017-04-19
KR20170059974A (ko) 2017-05-31
US20180219154A1 (en) 2018-08-02
JP6642839B2 (ja) 2020-02-12
TW201633512A (zh) 2016-09-16
US10388869B2 (en) 2019-08-20
EP3221892A4 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
CN106575655B (zh) 电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合
CN106663683B (zh) 并入有阻挡层的1s1r存储单元
US8907318B2 (en) Resistance change memory
US9219098B2 (en) Electronic device having flash memory array formed in at different level than variable resistance memory cells
US8357992B2 (en) Non-volatile memory device and method of manufacturing the same
US9431459B2 (en) Switching components and memory units
US9214629B2 (en) Resistive memory and method for fabricating the same
WO2019022732A1 (en) BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
US8723150B2 (en) Semiconductor memory device having a reversibly variable resistance layer
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
US20170117325A1 (en) Electronic device and method for fabricating the same
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
US11088204B2 (en) Three terminal selectors for memory applications and their methods of fabrication
US20220190030A1 (en) Pillar select transistor for 3-dimensional cross point memory
CN113725355A (zh) 电子装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant