CN106575652B - 用于系统级封装(sip)器件的改良基板 - Google Patents

用于系统级封装(sip)器件的改良基板 Download PDF

Info

Publication number
CN106575652B
CN106575652B CN201580043480.2A CN201580043480A CN106575652B CN 106575652 B CN106575652 B CN 106575652B CN 201580043480 A CN201580043480 A CN 201580043480A CN 106575652 B CN106575652 B CN 106575652B
Authority
CN
China
Prior art keywords
substrate
pad
circuit
configuration
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580043480.2A
Other languages
English (en)
Other versions
CN106575652A (zh
Inventor
M·穆尔图萨
G·A·弗朗茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G Trevor System LLC
Original Assignee
G Trevor System LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Trevor System LLC filed Critical G Trevor System LLC
Publication of CN106575652A publication Critical patent/CN106575652A/zh
Application granted granted Critical
Publication of CN106575652B publication Critical patent/CN106575652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Abstract

公开了能将专用、通用或标准基板用于类似系统SIP装配的方法、系统和器件。由系统的互连方案限定的所需的定制是在封装装配过程中通过在垫上使用引线接合而建立适当的连接进行的，所述垫布置在基板上并且为定制的目而有意地留下了开口。引线接合链接可根据给定系统设计的需要来改变。

Description

用于系统级封装(SIP)器件的改良基板
技术领域
本公开涉及在单个封装中封装一个、两个或更多个半导体电路和其他器件。
背景技术
系统级封装(“SIP”)在半导体工业中可用于将多个集成电路、其他器件和无源部件装配在一个封装中。SIP具有吸引力是因为它们能使微电子系统小型化。例如，尺寸为数万平方厘米的印刷电路板(“PCB”)可被小型化成约5平方厘米或更小的单个封装。SIP能用不同器件制造技术来集成器件，例如，数字器件、模拟器件、存储器以及其他装置和部件(例如，要不然不能或不可实现像专用集成电路(“ASIC”)或片上系统(“SoC”)一样集成在单个硅电路中的分立电路、器件、传感器、电源管理器件和其他SIP)。SoC是指用在半导体工业中的、在单片硅上包含不同功能电路块以形成一个系统电路的器件。SIP中所使用的分立电路可包括非硅基电路。
SIP的另一个好处是，它能够在进一步将一些或所有部件集成为单片硅电路以产生SoC之前建立测试系统的原型。
对于常规SIP，也被称为多芯片模块(MCM)，每个新的常规SIP系统都需要有独特的定制基板。这种定制基板通常包括独特的设计、大量的工程和大量的制造准备成本，从而导致高的成本和较长的周期时间。这些都是必须低成本和快速成型情况下的明显的障碍。这些附加成本和较长周期时间还妨碍了低容量系统发展到利用使用SIP以将多个芯片集成到系统中的附加好处。因此，存在未得到满足的需求，需要可改变的基板和PCB，其仍能对SIP执行所有这些重要功能。
发明内容
根据一些实施例，系统设计和板(PCB)设计的简化可通过减少SIP中所使用的层数，允许对一组系统通过采用引线接合阵列来重复使用单个基板来实现。引线接合阵列允许根据一组系统中的每个系统所需的引线接合连接来改变引线接合连接，提供可改变的基板和PCB。
在一些实施例中，提供了用于SIP器件的改良基板。
根据一些实施例，提供了一种为预选系统选择性互连单个封装中的多个电路的系统。该系统使用一种基板，该基板在其表面上包含预选数量的器件垫，其中每个器件垫都有预选数量的器件引线接合垫。该基板还可包含在基板内的预选的导电层，其中每个导电层都包含蚀刻部分。基板的表面还包含预选数量的配置垫，该配置垫布置在阵列中并且使用多个通孔连接到所述导电层的预选的蚀刻部分。每个都有用于分离装配的外部连接器的多个电路可布置在基板上的器件垫上，并可连接到与芯片垫关联的器件引线接合垫。此外，这些电路随后可使用器件引线接合垫和配置垫互连。为了互连电路以形成集成系统，可使用预选数量的接合线互连基板的表面上的配置垫。电路、基板和引线接合都可包含在封装内。
根据一些实施例，提供了一种改良的集成系统，其具有封装和安装在基板上的多个电路，其中所述各个电路之间的基板互连的一部分由所述基板中的互连产生，所述各个电路之间的附加的预选的互连在装配过程中使用引线接合技术预先设定。
在一些方面，实施例能够将通用或标准基板用于一组使用SIP装配的类似系统。所需的系统定制可由系统的独特的预选互连方案限定，所需的系统定制是在装配过程中通过以下步骤完成：用引线接合在放置配置垫之间建立适当的预选链接，所述配置垫战略性地布置在基板的表面上，并且为了能根据系统中使用的系统部件和系统应用制造多个不同和独特的定制引线接合链接模式的目，所述配置垫被有意地留下开口或不连接。这些引线接合链接可根据系统设计要求改变，例如仅是在最终封装之前改变。在一些情况下，可将通用或标准基板用于在部件、预期用途、操作特性和/或复杂性方面有显著差异的系统。
根据一些实施例，除了表面上的例如处理电源轨道和其他常见互连的接合线之外，基板还可具有用于互连电路的不同部分的多个导电层，使得可变互连可在表面上，固定互连可被嵌入在基板中。对于一些实现方式，引线接合链接可作为基板的附加层，从而减少了在基板内的导电层的数量。引线接合链接给重新配置或重新编程用于新系统实现方式的基板和相关部件提供了灵活性。
根据一些实施例，提供了一种电路安装结构。该结构可包含用于安装用于电路和器件的垫的引线框架、用于与电路互连的引线指状物和可附接到框架的互连轨道。
根据另一实施例，提供了一种使在基板上的电路互连的方法。在该方法中，在包含配置垫阵列的基板上布置多个电路。该电路与至少一个配置垫电连接。然后使用导电层在电路的多个部分之间产生互连。还可使用连接一个或多个配置垫的接合线在电路之间产生互连。
在一些实施例中，提供了一种引线框架。该引线框架可包含外部支撑框架、可拆卸地附接到框架的多个引线指状物、使用引线指状物可拆卸地附接到框架的多个芯片垫和可拆卸地附接到框架的多个内部互连轨道。
根据另一实施例，提供了一种在基板上互连电路的方法。在该方法中，在基板上布置多个电路。在基板的表面上，配置垫布置在阵列中。多个电路与至少两个配置垫连接。然后使用互连至少两个电路的引线接合产生在两个配置垫之间的连接。
根据另一实施例，提供了一种用于组装集成系统的方法。在该方法中，在第一基板上以第一配置布置多个第一电路。在基板的表面上有多个芯片垫和多个引线接合垫。在一些方面，多个电路中的每个电路与多个引线接合垫中的至少一个引线接合垫电连接。在基板的表面上还有布置在阵列中的多个配置垫。然后可使用互连多个第一电路的接合线连接多个配置垫中两个或更多个配置垫以形成第一集成系统。还在第二基板上以第二配置布置第二组电路，其中第二基板具有与第一基板相同的布局和结构。在一些情况下，第一和第二基板可以是相同的。然后使用互连多个第二电路的接合线连接第二基板的多个配置垫中的两个或更多个配置垫以形成第二集成系统，其中第二集成系统不同于第一集成系统。在一些情况下，第一和第二系统可在部件、预期用途、操作特性和/或复杂性方面有显著差异。
结合附图，本发明的这些和其他特征根据下面的详细公开，对于本领域的技术人员将变得显而易见。
附图说明
附图包括在本文中并构成了说明书的一部分，其示例了本公开的各种实施例，并连同说明书一起，进一步用来解释了本公开的原理，并且使所属领域技术的人员能够实施和使用本公开的实施例。在附图中，相同的附图标记表示相同或功能相似的元件。
图1A是示出现有系统板的图。
图1B是示出现有SIP实现方式的图。
图1C是示出现有SIP实现方式的图。
图2是示出根据示例性实施例的形成在可配置的SIP基板上的系统的图。
图3A是示出根据示例性实施例的2芯片系统的图。
图3B是图3A所示出的阵列的放大图。
图4是示出根据示例性实施例的系统的图。
图5是示出根据示例性实施例的2芯片引线框架的图。
图6是图示根据示例性实施例的使基板上的电路互连的方法的流程图。
图7是图示根据示例性实施例的用于系统集成的方法的流程图。
具体实施方式
现在参考图1A，该图示出了之上装配有独立的封装部件102、104、106、108、110的现有系统印刷电路板(“PCB”)100的轮廓。部件102、104、106、108和110之间的线120、122、124和126描绘了在PCB 100中或在PCB 100的表面上的相同或不同导电层中的互连金属导电迹线。虽然为了便于说明的目的将连接120、122、124和126描绘成单线，但每个都可以是在部件102、104、106、108、110之间的多个不同的互连。
现在参考图1B，该图示出了具有未封装的代表器件的、用于类似器件组102、104、106、108和110的现有SIP配置130。在图1B中，硅芯片140、142、144、146和148代表并代替了图1A的器件102、104、106、108和110，并且被组装到了SIP基板130上并被引线接合到了该基板。该SIP基板具有用于每个芯片的芯片附着垫和引线接合垫，为了便于说明的目的，其被统称为用于芯片140的156a、156b、156c、156d，对于剩余的芯片142(引线接合垫154)、144(引线接合垫152)、146(引线接合垫150)、148(引线接合垫158)是类似的。对应的互连位于SIP基板内，并用代表性互连160、162，164和166来描绘。虽然为了便于说明的目的描述为单线，但每个互连都可以代表多个这样的互连。因为芯片的尺寸通常要比安装在图1A的PCB100上的独立的封装部件102、104、106、108和110小很多，所以产生的SIP尺寸非常小。尽管如此，用于图1B的SIP的基板板130必须是为任何给定的系统设计而定制的，因为所需系统需要代表性芯片140、142、144、146和148之间的独特互连。SIP的优点包括节省空间、降低功耗、提高性能以及能够使用用不同技术制造的器件。缺点是每个SIP基板130要定制加工并且要图案化有独特的布线160、162、164和166，因为每个系统都有自己独特的网表。这将导致更高级的设计、加工和更多的鉴定成本和更长的制作样品的研制周期。
参考图1C，该图示出了现有的SIP，其描绘了芯片垫172、174、176、178和180以及用于芯片172的引线接合垫188a、b、c、d，剩下的芯片174、176、178和180类似。在这个例子中，为了必要的互连，例如，通过在PCB 170中蚀刻金属迹线190、192、194和196使基板硬连线，如所示，具有各种线190、192、194、196。例如，互连190将一个芯片172的一个接合垫188c连接到不同芯片180的接合垫186c。虽然为了便于说明的目的描述为单一互连，但每个互连190、192、194、196都可代表在芯片的多个垫之间的多个这样的互连。这些连互连可在PCB170的表面上或者可嵌入在基板中作为一个或多个金属层，该一个或多个金属层在装配PCB时可被分别蚀刻并可与其他金属层适当绝缘，但可通过半导体领域所公知的所谓通孔连接到芯片的引线接合垫。
参考图2，该图示出了包含可配置的SIP基板250的封装240的实施例，可配置的SIP基板250包括芯片垫252、254、256、258和260。该图还描绘了用于芯片垫252的引线接合垫290(a-d)。芯片垫254、256、258和260也可相似地与引线接合垫关联。基板250进一步包括配置垫的阵列270。芯片垫252可用于安装芯片，而引线接合垫290(a-d)可用于在基板和芯片之间或在基板和电路之间进行局部连接。阵列270中的配置垫电耦合到引线接合垫，以随后用于互连独立的芯片或电路。
根据一些实施例，接合线(也被称为引线接合)可用于在阵列270的选择的配置垫之间形成连接以使选择的电路互连。根据一些方面，配置垫阵列270位于基板250的中心。在一些实施例中，基板250是使用蚀刻的导电层和用于固定或硬连线的通孔的PCB。在一些方面，基板250仅被部分完成，并且不具备所有的所需系统连接，诸如在图1C中所描绘的互连190、192、194和196。附加连接可通过在选择的配置垫之间的引线接合连接来提供。
继续参考图2所描绘的实施例，配置垫的阵列270被描绘为制造在SIP基板(或PCB)250的表面上的中心位置处，但是也可以位于任何其他的所需位置处。阵列270中的每个配置垫在SIP基板(或PCB)250上可分别互连到用于芯片252的一个或多个独特的独立的引线接合垫290(a-d)，对于其他各个芯片254、256、258和260，情况类似。此外，可以存在包括在阵列270中的配置垫，其不直接连接到称为跳线垫的引线接合垫，该跳线垫可用作在垫之间制造较长距离连接的跳线连接器。在一些方面，电路(例如，1-5)之间的任何所需的或预选的互连都可使用阵列的垫上的任何可选的引线接合图案(例如，272、274、276、278和280)通过引线接合来完成。例如，这可包括使用一个或多个跳线垫。
在一些方面，为了便于产生预选的和可改变的引线接合连接，配置垫阵列270将垫从电路/芯片位置调换到中央位置或任何其他方便的位置。该引线接合图案272、274、276、278和280可在组装时进行改变，以在根据所需系统应用的不同系统芯片和用于所需系统的芯片或部件之间实现所需的互连。一些部件可能是电性相同的，但可由不同厂家制造并具有不同的引脚。使用配置垫，诸如阵列270中所示的那些，可容易地对相同的等效部件进行不同供应商部件的替换。相似地，本文所示的能封装多个系统的实施例可在使用通用或标准基板的部件、预期用途和/或复杂性方面有显著差异。
根据一些实施例的SIP能用不同器件制造技术集成器件，诸如数字器件、模拟器件、存储器和其他器件和部件(诸如包括要不然不能或不可实现像ASIC或SoC一样集成在单个硅电路中的器件、传感器、电源管理器件以及甚至其他SIP的分立电路)。SIP中所使用的这些其他分立电路可包括非硅基电路。
参考图3A，其示出了根据一些实施例的二芯片SIP基板300。在图3A中，电路302和304具有外部垫。例如，电路302共有24个外部垫，电路304有16个外部垫。在一些实施例中，电路302和304可以是独立器件。
电路302和304还分别包括电连接到引线接合垫310和312的部件，诸如用于封装电路的相关引线指状物或用于未封装芯片的接合线。该部件可用于经由引线指状物(或接合线)将电路302或电路304电连接到基板表面上的引线接合垫。如图3A所示，引线指状物330将电路302连接到引线接合垫310，引线指状物332将电路304连接到引线接合垫312。为了便于描绘的目的，可存在在电路302、304和其他外部垫之间的其他互连，但它们没有被单独标记。还可描绘配置垫的阵列306，其与图2中的配置垫的阵列270类似。使用电连接340和342将阵列306中的配置垫电耦合到引线接合垫310和312，允许配置垫随后能用来使各个电路302、304互连。为了便于描绘的目的，可存在在电路302、304与附加引线接合垫和配置垫之间的其他互连，但它们没有被单独标记。
参考图3B，其提供了图3A的阵列306的放大图。在这个例子中，用于图3A的电路302的引线指状物(或接合线)330在配置垫阵列306中有至少一个相关的配置垫360。引线接合垫310可通过引线指状物330连接到电路302，引线接合垫310还可使用电连接340连接到配置垫360。相似地，对于用于电路304的引线指状物(或接合线)332，可有对应的垫362。引线接合垫312可通过引线指状物332连接到电路304，引线接合垫312还可使用电连接342连接到配置垫362。可存在在电路302、304和配置垫阵列306之间的其他连接，但为了便于说明的目的它们没有被标记。虽然被描述为在基板300的中心，但配置垫阵列306可以是在基板300上的各种位置处的多个阵列。在阵列306中的任何配置垫和与电路相关的外部垫之间的互连可使用在基板的各层中的导电蚀刻来制造。阵列中的任何配置垫都可具有与阵列中的其它垫或基板上的其它元件的多个互连。对于示例性基板，PCB 300的起始点可使用蚀刻的导电层和用于固定的或硬连线的连接的通孔，并且对于所有的系统连接(诸如先前在图1C中描绘但没有在图3B中描绘的互连190、192、194、和196)，仅部分完成PCB 300的起始点，或者PCB 300的起始点可仅仅依靠用于所有所需互连的(包括用于输入、输出和电源的无基板连接(off-substrate connection))阵列306。
继续参考图3B，配置垫361表明多个配置垫可被连接到单个引线接合垫和电路302。这种连接可发生在内部。这种连接还可提供冗余，并且可有助于促进电路302和/或电路304的引线接合。图3B描绘了电连接到电路302的如“未填充的”矩形的配置垫，并描绘了电连接到电路304的如“用交叉平行线画出阴影的”矩形的配置垫。阵列306还可具有未连接到基板内的任何层的附加跳线垫364。图3B描绘了如“填充的”矩形的跳线垫364。这些跳线垫364可安置在基板的表面上，并且可用于例如连接相互远离的配置垫360和362。如果有移动引线接合路径的其他原因，跳线垫364还可用于诸如避免包含高频信号的导线之间的串扰。从用接合线368形成的连接看，也可在不使用跳线垫364的情况下进行互连。多个这样的互连接合线可用于在位于基板上的芯片之间产生适当的互连。因此，可以在装配期间很容易地对基板上的系统的功能进行编程，并且凭借在代表基板上的电路的、阵列中的配置垫之间的不同接合线组，使用互连的不同预选组如需要那样改变基板上的系统的功能。
参考图4，其示出了基板400。根据一些实施例，在芯片垫402周围提供附加的电源和接地连接，诸如电源环420和接地环422。这些环420、422允许从芯片或芯片上的任何外围位置灵活地引线接合电源和接地。描绘了每个都具有相关芯片垫的附加电路或芯片404、406、408和410。还描绘了配置垫的阵列480。此外，虽然描绘了用于芯片402、404的电感器450和去耦电容器垫432、434，但可如此放置和使用其它无源电路元件(如电阻)。描绘了在用于芯片408、410的芯片引线接合垫附近的类似电容器垫。电感器450被描绘为经由接合线490与用于芯片垫406的引线接合垫互连。虽然没有示出，但接合线490也可与阵列480中的任何垫互连，而不是与用于芯片垫406的引线接合垫互连。以类似的方式，对于基板400上的、在装配过程中位于芯片垫位置402、404、406、408和410处的部件(其可以是有源和/或无源元件)，接合线482、484以阵列形式进行互连。PCB 400可使用蚀刻的导电层和用于固定或硬连线的连接的通孔，或可依靠使用阵列480进行所有互连。
参考图5，其示出了根据一些实施例的2芯片引线框架封装500。该封装500包括2个芯片垫502、504。接合线520、522、524和526示例了用于封装500的芯片与引线510、512、514和516之间的互连。金属轨道550设置在互连到引线框架支撑结构的封装的中间。这种金属轨道550可用作为连接到芯片504的远侧上的垫的跳线轨道，或者它可被用作为电源和接地轨道。在图5中仅示出了2个这样的轨道550、552。接合线530、532示例了在装配过程中制造的芯片与金属轨道550之间的互连。引线框架封装可包含多个这样的轨道。这些轨道在引线框架制造过程中被连接到引线框架支撑结构的其余部分，但当移除引线框架支撑结构的其余部分时，从轨道延伸到引线框架结构的支撑部分会在封装分离操作过程中被修剪掉并被隔离开。在图5中，图3B的阵列306用金属轨道或指状物550、552来代替，金属轨道或指状物550、552提供与垫阵列一样的功能以进行可选的互连。在引线框架封装的情况下，相关联的引线框架可被引线接合到隔离的引线框架垫，该隔离的引线框架垫可用作为用于连接包含在引线框架封装内的两个或更多个不同芯片的接合点，或者可被用作为用于连接同一芯片的两个或更多个部分的接合点。
现在参考图6，其示出了用于使基板上的电路互连的方法的流程图600。在方法600的第一步骤601中，在基板(例如基板250)上布置多个电路。该电路可以是一个或多个传感器、存储器、数字器件、模拟器件、或者其他分立器件和部件(诸如电源管理器件、其他SIP、基板、通信或非硅基电路)。在示例性实施例中，基板包含布置在基板表面上的阵列270中的配置垫，并且多个电路电连接到至少两个配置垫。在步骤602中，使用引线接合连接两个或更多个配置垫，以使至少两个电路互连。
现在参考图7，其示出了系统集成的方法的流程图700。在方法700的第一步骤701中，在第一基板(诸如基板250)的芯片垫上，以第一配置布置多个第一电路。在示例性实施例中，第一基板上的电路与用于电连接到基板的引线接合垫关联。此外，引线接合垫电连接到配置垫。配置垫可以以阵列形式(诸如配置垫的阵列270)布置。在一些实施例中，多个电路包括用于在引线接合垫处电连接到基板的至少一个外部连接器。此外，电路可以是传感器、存储器、数字器件、模拟器件、或者其他分立器件和部件(诸如电源管理器件、其他SIP、基板、通信或非硅基电路)中的一个或多个。
在步骤702中，使用例如互连多个第一电路的接合线连接两个或更多个配置垫以形成第一集成系统。在示例性实施例中，阵列的至少一个配置垫是未直接连接到引线接合垫的跳线垫。在一些实施例中，跳线垫可用于连接配置垫。配置垫可以以使引线长度最短的方式连接。
在步骤703中，在第二基板的芯片垫上以第二配置布置第二组电路。在示例性实施例中，第二配置不同于第一配置；然而，第二基板具有与第一基板相同的布局和结构。在一些方面，第一和第二基板可以是相同的。第二基板上的电路与用于电连接到第二基板的引线接合垫关联。此外，引线接合垫电连接至配置垫。配置垫可以以阵列形式布置。此外，第二组电路可以是传感器、存储器、数字器件、模拟器件或者其他分立器件和部件(诸如电源管理器件、其他SIP、基板、通信或非硅基电路)中的一个或多个。
在步骤704中，使用互连多个第二电路的接合线连接第二基板上的两个或更多个配置垫以形成第二集成系统。在示例性实施例中，阵列的至少一个配置垫是未直接连接到芯片垫的跳线垫。在一些实施例中，跳线垫可用于连接配置垫。配置垫可以以使引线长度最短的方式连接。根据一些方面，第二集成系统不同于第一集成系统。在一些实施例中，第一和第二系统可在使用通用或标准基板的部件、预期用途和/或复杂性方面有显著差异。
虽然本公开已经描述了一些示例性实施例，但本发明不必限于这些实施例。因此，本文未描述的其他实施例、变化和改进不被排除在本发明的范围外。这些变化包括但不限于新的基板材料，可被附着到基板的、未讨论的但半导体技术所公知的不同种类的器件，或者可采用的新的封装构思。在不偏离本发明的精神和范围的情况下，可以进行附属权利要求所限定的各种变更、替换和改变。

Claims (23)

1.一种封装，包括：
基板，所述基板包含一个或多个导电层，其中，所述导电层中的一个或多个使用多个通孔中的至少一个通孔连接到所述基板的表面上的一个或多个器件引线接合垫，
其中，所述基板包括在所述基板的所述表面上的多个配置垫，所述多个配置垫布置在至少一个阵列中并用所述多个通孔中的一个或多个通孔连接到所述一个或多个导电层；
具有外部连接器的多个电路，所述多个电路使用一个或多个器件引线接合垫装配在所述基板的所述表面上；
其中，所述一个或多个器件引线接合垫的至少一个器件引线接合垫通过所述基板的所述一个或多个导电层电连接到所述多个配置垫中的至少一个配置垫；和
一个或多个接合线，所述接合线使用所述配置垫中的两个或更多个互连所述多个电路的多个部分，
其中，所述多个电路、所述基板和所述接合线都包含在封装内。
2.根据权利要求1所述的封装，其中，所述一个或多个器件引线接合垫、所述多个电路和所述多个配置垫位于所述基板的顶面上。
3.根据权利要求1所述的封装，其中，所述基板进一步包括：
与在所述封装外部上的另一组外部连接器互连的预选的输入和输出。
4.根据权利要求1所述的封装，其中，所述多个电路包括下面的一个或多个：
传感器、存储器、数字部件、模拟部件以及其他分立器件，电源管理部件、其他SIP、基板、通信部件或非硅基电路。
5.根据权利要求1所述的封装，其中，所述多个配置垫中的至少一个是跳线垫。
6.根据权利要求1所述的封装，其中，所述基板是配置成应用于具有不同部件或操作特性的系统的通用基板。
7.一种用于系统集成的封装，包括：
基板，所述基板包含在所述基板的上表面上的多个芯片垫，
其中，所述多个芯片垫中的每个芯片垫都有一个或多个关联的器件引线接合垫，
其中，所述基板包含一个或多个导电层，所述导电层具有使用至少一个通孔连接到所述基板的所述上表面上的多个配置垫的刻蚀部分，
其中，所述配置垫布置在至少一个阵列中；
装配在所述基板的所述上表面上的所述芯片垫上的多个电路，所述多个电路具有与所述器件引线接合垫中的一个或多个分开连接的外部连接器；和
一个或多个接合线，所述一个或多个接合线使用所述基板的所述上表面上的所述配置垫中的一个或多个互连所述多个电路的多个部分。
8.一种基板，包括：
在所述基板内的多个导电层，所述多个导电层包含刻蚀部分；
在所述基板的表面上的多个配置垫，所述多个配置垫布置在与所述刻蚀部分互连的至少一个阵列中；以及
布置在所述基板的所述表面上的多个芯片垫，
其中，每个芯片垫都具有一个或多个关联的器件引线接合垫，所述器件引线接合垫与所述刻蚀部分互连，以使所述关联的器件引线接合垫中的一个或多个与所述多个配置垫互连。
9.根据权利要求8所述的基板，其中，所述基板进一步包括：
至少一个电感器，该至少一个电感器具有与所述至少一个电感器关联的接合垫。
10.根据权利要求9所述的基板，其中，所述基板进一步包括：
用于一个或多个电容器的一个或多个附件。
11.一种用于互连基板(250)上的电路(302、304)的方法(600)，包括：
(601)在包括多个配置垫(360、362)的基板上布置多个电路，所述多个配置垫(360、362)布置在所述基板的表面上的阵列(306)中，
其中，所述多个电路与所述多个配置垫中的至少两个垫电连接；和
(602)使用连接两个或更多个配置垫的引线接合(368)，在所述电路中的至少两个之间产生预选的互连。
12.根据权利要求11所述的方法，进一步包括：
使用所述基板中的导电层，在所述电路的多个部分之间产生预选的固定互连。
13.根据权利要求11或12所述的方法，其中，所述配置垫中的至少一个是跳线垫，并且在所述电路中的至少两个之间使用引线接合的预选的互连包括与所述跳线垫的连接。
14.根据权利要求11或12所述的方法，其中，所述电路中的至少一个包括下面的一个或多个：
传感器、存储器、数字器件、模拟器件以及其他分立器件和部件。
15.根据权利要求11或12所述的方法，其中，至少一个基板具有在所述基板内的至少一个金属层。
16.根据权利要求11或12所述的方法，其中，多个电路中的每个都包括至少一个外部连接器，所述方法进一步包括：
电连接所述外部连接器至引线接合垫。
17.根据权利要求14所述的方法，其中，所述其他分立器件和部件是电源管理器件、其他SIP、基板、通信或非硅基电路。
18.一种组装集成系统的方法(700)，包括：
(701)在第一基板(250)上以第一配置布置多个第一电路(302、304)，所述第一基板(250)具有多个芯片垫(252、254、256、258、260)、多个引线接合垫(290a、290b、290c、290d)和布置在所述基板的表面上的阵列(306)中的多个配置垫(360、362)，
其中，所述多个电路中的每个与所述多个引线垫中的至少一个电连接(330、332)，并且其中，所述多个引线接合垫中的每个与所述多个配置垫中的至少一个电连接(340、342)；
(702)使用互连所述多个第一电路的接合线(368)连接所述多个配置垫中的两个或更多个，以形成第一集成系统；
(703)在第二基板上以第二配置布置多个第二电路，
其中，第二基板具有与第一基板相同的布局和结构；和
(704)使用互连所述多个第二电路的接合线连接第二基板的多个配置垫中的两个或更多个，以形成第二集成系统，
其中，第一集成系统不同于第二集成系统。
19.根据权利要求18所述的方法，其中，所述电路中的至少一个包括下面的一个或多个：
传感器、存储器、数字器件、模拟器件以及其他分立器件和部件。
20.根据权利要求18或19所述的方法，其中，至少一个基板具有在所述基板内的至少一个金属层。
21.根据权利要求18或19所述的方法，其中，多个电路中的每个都包括至少一个外部连接器，所述方法进一步包括：
电连接所述外部连接器至引线接合垫。
22.根据权利要求18或19所述的方法，其中，所述配置垫中的至少一个是跳线垫。
23.根据权利要求19所述的方法，其中，所述其他分立器件和部件是电源管理器件、其他SIP、基板、通信或非硅基电路。
CN201580043480.2A 2014-08-14 2015-08-13 用于系统级封装(sip)器件的改良基板 Active CN106575652B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462070027P 2014-08-14 2014-08-14
US62/070,027 2014-08-14
PCT/US2015/045022 WO2016025693A1 (en) 2014-08-14 2015-08-13 Improved substrate for system in package (sip) devices

Publications (2)

Publication Number Publication Date
CN106575652A CN106575652A (zh) 2017-04-19
CN106575652B true CN106575652B (zh) 2019-11-05

Family

ID=55304620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580043480.2A Active CN106575652B (zh) 2014-08-14 2015-08-13 用于系统级封装(sip)器件的改良基板

Country Status (5)

Country Link
US (2) US10204890B2 (zh)
JP (1) JP2017525164A (zh)
CN (1) CN106575652B (zh)
DE (1) DE112015003753T5 (zh)
WO (1) WO2016025693A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017525164A (ja) 2014-08-14 2017-08-31 オクタボ・システムズ・リミテッド・ライアビリティ・カンパニーＯｃｔａｖｏ Ｓｙｓｔｅｍｓ Ｌｌｃ システム・イン・パッケージ（ｓｉｐ）デバイス用の改良された基板
EP3345213A4 (en) * 2015-09-04 2019-04-24 Octavo Systems LLC IMPROVED SYSTEM USING A SYSTEM IN PACKAGING COMPONENTS
WO2018045167A1 (en) * 2016-09-02 2018-03-08 Octavo Systems Llc Substrate for use in system in a package (sip) devices
US11032910B2 (en) 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
US10470294B2 (en) 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices
US11416050B2 (en) * 2017-05-08 2022-08-16 Octavo Systems Llc Component communications in system-in-package systems
US10714430B2 (en) 2017-07-21 2020-07-14 Octavo Systems Llc EMI shield for molded packages
CN110323214A (zh) * 2019-07-10 2019-10-11 深圳摩特智能控制有限公司 光电传感器控制系统及其封装方法
US11521904B2 (en) * 2020-03-11 2022-12-06 Texas Instruments Incorporated Wire bond damage detector including a detection bond pad over a first and a second connected structures
US11444012B2 (en) * 2020-03-26 2022-09-13 Texas Instruments Incorporated Packaged electronic device with split die pad in robust package substrate
US11205611B1 (en) * 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors
US11687472B2 (en) * 2020-08-20 2023-06-27 Global Unichip Corporation Interface for semiconductor device and interfacing method thereof
US20240006369A1 (en) * 2022-06-29 2024-01-04 Qualcomm Incorporated Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696029A (en) * 1993-08-31 1997-12-09 Texas Instruments Incorporated Process for manufacturing a lead frame

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667403A (en) 1984-05-16 1987-05-26 Siemens Aktiengesellschaft Method for manufacturing electronic card modules
US5495397A (en) 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5396403A (en) 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5683788A (en) 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
US5807762A (en) 1996-03-12 1998-09-15 Micron Technology, Inc. Multi-chip module system and method of fabrication
US5984190A (en) 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
CA2218307C (en) 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP4951811B2 (ja) 1999-03-24 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20030110427A1 (en) 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
US6492620B1 (en) 2001-05-18 2002-12-10 Trw Inc. Equipotential fault tolerant integrated circuit heater
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
KR100998324B1 (ko) 2005-08-18 2010-12-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
US8432026B2 (en) 2006-08-04 2013-04-30 Stats Chippac Ltd. Stackable multi-chip package system
US7834435B2 (en) * 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US20080288908A1 (en) 2007-05-15 2008-11-20 Mirror Semiconductor, Inc. Simultaneous design of integrated circuit and printed circuit board
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8154134B2 (en) 2008-05-12 2012-04-10 Texas Instruments Incorporated Packaged electronic devices with face-up die having TSV connection to leads and die pad
IT1392071B1 (it) 2008-11-27 2012-02-09 St Microelectronics Srl Metodo per eseguire un testing elettrico di dispositivi elettronici
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
CN102074559B (zh) 2010-11-26 2012-11-21 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
US9431375B2 (en) 2011-04-01 2016-08-30 Schlumberger Technology Corporation High density microelectronics packaging
JP2017525164A (ja) 2014-08-14 2017-08-31 オクタボ・システムズ・リミテッド・ライアビリティ・カンパニーＯｃｔａｖｏ Ｓｙｓｔｅｍｓ Ｌｌｃ システム・イン・パッケージ（ｓｉｐ）デバイス用の改良された基板
US9490188B2 (en) 2014-09-12 2016-11-08 International Business Machines Corporation Compute intensive module packaging

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696029A (en) * 1993-08-31 1997-12-09 Texas Instruments Incorporated Process for manufacturing a lead frame

Also Published As

Publication number Publication date
DE112015003753T5 (de) 2017-06-29
JP2017525164A (ja) 2017-08-31
US20190115331A1 (en) 2019-04-18
US20170287885A1 (en) 2017-10-05
WO2016025693A1 (en) 2016-02-18
US10204890B2 (en) 2019-02-12
CN106575652A (zh) 2017-04-19
US10867979B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
CN106575652B (zh) 用于系统级封装(sip)器件的改良基板
US6902951B2 (en) Electronic device configured as a multichip module, leadframe, panel with leadframe positions, and method for producing the electronic device
US11502030B2 (en) System and method of assembling a system
US6787901B2 (en) Stacked dies utilizing cross connection bonding wire
CN106537583B (zh) 将功率管理集成电路(pmic)集成到处理器封装中
CN105225806A (zh) 线圈模块
JP3407025B2 (ja) 半導体装置及びその製造方法
US11171126B2 (en) Configurable substrate and systems
CN107919348A (zh) 具有电感的组件及其封装结构
CN103208536B (zh) 用于热释电红外传感器的半导体封装结构件及其制造方法和传感器
US20070070608A1 (en) Packaged electronic devices and process of manufacturing same
US7530044B2 (en) Method for manufacturing a programmable system in package
US20060133056A1 (en) Technique for enhancing circuit density and performance
JPH04129250A (ja) 薄型混成集積回路基板
US20060236270A1 (en) Composable system-in-package integrated circuits and process of composing the same
CN105633058A (zh) 器件标识结构及其制造方法
CN109448567A (zh) 显示装置及其制作方法
US11257803B2 (en) System in a package connectors
CN109309063A (zh) 半导体装置及半导体封装
CN208938562U (zh) 显示装置
CN107492528A (zh) 具有石墨烯条带的柔性半导体装置
TW201709470A (zh) 在積體電路封裝中之背側堆疊晶粒
CN103400816B (zh) 封装件及其制造方法
JP4229086B2 (ja) 半導体装置
CN104157627A (zh) 半导体组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1236061

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant