CN106575172A - 触控面板用导电性基板、触控面板用导电性基板的制造方法 - Google Patents

触控面板用导电性基板、触控面板用导电性基板的制造方法 Download PDF

Info

Publication number
CN106575172A
CN106575172A CN201580040634.2A CN201580040634A CN106575172A CN 106575172 A CN106575172 A CN 106575172A CN 201580040634 A CN201580040634 A CN 201580040634A CN 106575172 A CN106575172 A CN 106575172A
Authority
CN
China
Prior art keywords
copper
copper plating
plating film
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580040634.2A
Other languages
English (en)
Other versions
CN106575172B (zh
Inventor
永田纯
永田纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN106575172A publication Critical patent/CN106575172A/zh
Application granted granted Critical
Publication of CN106575172B publication Critical patent/CN106575172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/023—Optical properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/303—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups H01B3/38 or H01B3/302
    • H01B3/305—Polyamides or polyesteramides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Conductive Materials (AREA)

Abstract

提供一种触控面板用导电性基板，具备：绝缘体基材；底层金属层，配置在该绝缘体基材的至少一个面上，并含有镍；铜薄膜层，配置在该底层金属层上；及镀铜膜，配置在该铜薄膜层上，并具有与该铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面。在从该镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内，硫磺浓度为10质量ppm以上、150质量ppm以下，该镀铜膜的另一个面的表面粗糙度(Ra)为0.01μm以上、0.15μm以下。

Description

触控面板用导电性基板、触控面板用导电性基板的制造方法
技术领域
本发明涉及一种触控面板用导电性基板、触控面板用导电性基板的制造方法。
背景技术
静电容量式触控面板藉由对接近面板表面的物体所引起的静电容量的变化进行检出，以将面板表面上的接近物体的位置信息变换为电信号。静电容量式触控面板中所用的触控面板用导电性基板由于设置在显示器的表面，故，触控面板用导电性基板中所用的导电层材料需要具有较低的反射率，并难以被视认。
为此，作为触控面板用导电性基板中所用的导电层材料，使用了反射率较低、难以被视认的材料，并形成在了透明基板或透明膜上。例如，专利文献1中公开了一种在高分子膜上作为透明导电膜形成了ITO(氧化铟锡)膜的触控面板用透明导电性膜。
近年，具备触控面板的显示器正在趋于大画面化，与此相对应地，触控面板用导电性基板也需要进行大面积化。然而，ITO由于其电阻值较高，会导致信号的劣化，故，存在着不适合用于大型面板的问题。
故，为了抑制导电性基板的电阻，已经讨论研究了可使用金属箔作为导电层(例如，专利文献2、3)。
现有技术文献
专利文献
专利文献1：日本特开2003-151358号公报
专利文献2：日本特开2011-018194号公报
专利文献3：日本特开2013-069261号公报
发明内容
发明要解决的课题
然而，在作为触控面板用导电性基板中所含的导电层使用了铜等金属箔的情况下，由于金属箔具有金属光泽，故，存在着金属箔的表面反射会导致显示器的视认性降低的问题。
鉴于上述现有技术的问题，于本发明的一方面，以提供一种包括使用了金属的导电层，并可对导电层所引起的光反射进行抑制的触控面板用导电性基板为目的。
用于解决课题的手段
为了解决上述课题，根据本发明的一个方式，提供一种触控面板用导电性基板，具备：
绝缘体基材；
底层金属层，配置在该绝缘体基材的至少一个面上，并含有镍；
铜薄膜层，配置在该底层金属层上；及
镀铜膜，配置在该铜薄膜层上，并具有与该铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面，
其中，在从该镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内，硫磺浓度为10质量ppm以上、150质量ppm以下，
该镀铜膜的另一个面的表面粗糙度(Ra)为0.01μm以上、0.15μm以下。
发明的效果
根据本发明的一个方面，可提供一种包括使用了金属的导电层，并可对导电层所引起的光反射进行抑制的触控面板用导电性基板。
附图说明
图1A是本发明实施方式的触控面板用导电性基板的截面图。
图1B是本发明实施方式的触控面板用导电性基板的截面图。
图2A是本发明实施方式的进行了图案化的触控面板用导电性基板的结构说明图。
图2B是图2A的A-A’面的截面图。
图3A是本发明实施方式的具备网状配线的触控面板用积层导电性基板的结构说明图。
图3B是第3A图的B-B’面的截面图。
图4是本发明实施方式的具备网状配线的触控面板用导电性基板的截面图。
图5是本发明实施方式的卷绕式真空镀膜(roll-to-roll sputter)装置的说明图。
具体实施方式
以下对本发明的触控面板用导电性基板、触控面板用导电性基板的制造方法的一个实施方式进行说明。
(触控面板用导电性基板、触控面板用积层导电性基板)
本实施方式的触控面板用导电性基板可具有绝缘体基材、底层金属层、铜薄膜层、及镀铜膜。
底层金属层可配置在绝缘体基材的至少一个面上，并可含有镍。铜薄膜层可配置在底层金属层上。另外，镀铜膜可配置在铜薄膜层上，并可具有与铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面。
另外，在从镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内，硫磺浓度可为10质量ppm以上、150质量ppm以下，镀铜膜的另一个面的表面粗糙度(Ra)可为0.01μm以上、0.15μm以下。
这里需要说明的是，本实施方式的触控面板用导电性基板也可为，对底层金属层、铜薄膜层、及镀铜膜进行图案化的前的、在绝缘体基材的表面具有底层金属层、铜薄膜层、及镀铜膜的基板。另外，本实施方式的触控面板用导电性基板还可为，对底层金属层、铜薄膜层、及镀铜膜进行了图案化的基板、即、配线基板。这里需要说明的是，对底层金属层、铜薄膜层、及镀铜膜进行了图案化后的触控面板用导电性基板包括绝缘体基材的没有被底层金属层等覆盖的区域、即、露出了绝缘体基材的区域。
以下对本实施方式的触控面板用导电性基板中所含的各部件进行说明。
作为绝缘体基材，对其并无特别限定，例如可使用玻璃基板、和/或、各种树脂基板等任意的材料。特别从使用性等的观点来看，绝缘体基材优选为树脂基板。为此，作为绝缘体基材，例如可优先使用从聚酰胺(polyamide)系膜、聚酯(polyester)系膜(聚对苯二甲酸乙二酯(polyethylene terephthalate)系膜)、聚萘二甲酸乙二醇酯(polyethylenenaphthalate)系膜、环烯(cycloolefin)系膜、聚酰亚胺(polyimide)系膜、聚碳酸酯(polycarbonate)系膜中所选择的任意的树脂基板，树脂基板优选为树脂膜。
另外，在显示器上进行配置时，由于显示器的视认性优选为较高，故，绝缘体基材优选为光透过率较高。为此，绝缘体基材的全光线透过率较好为30％以上，更好为60％以上，最好为90％以上。这里需要说明的是，这里言及的绝缘体基材的全光线透过率是指绝缘体基材单体的全光线透过率。绝缘体基材的全光线透过率例如可根据JISK 7361-1(2011)来进行评价。
对绝缘体基材的形状并无特别限定，然而，例如优选为具有板状形状。在此情况下，绝缘体基材可具有一个主平面和与该一个主平面相对的另一个主平面。这里需要说明的是，主平面是指绝缘体基材的最宽阔的平面部。
对绝缘体基材的厚度并无特别限定，可根据作为触控面板用导电性基板使用时所需要的强度、和/或、静电容量、光透过率等进行任意选择。绝缘体基材优选为膜状、即、绝缘体膜。为此，作为绝缘体基材的厚度，例如可为10μm以上、200μm以下。特别地，绝缘体基材的厚度较好为20μm以上、120μm以下，更好为20μm以上、100μm以下。在使用为触控面板的情况下，例如特别是在需要使显示器的整体厚度较薄的使用下，透明基材的厚度优选为20μm以上、50μm以下。
接下来对底层金属层进行说明。
藉由在绝缘体基材和包括铜薄膜层及镀铜膜的铜层之间形成底层金属层，可提高绝缘体基材和铜层的密着性，在制造过程中或进行使用时，可更确实对铜层从绝缘体基材的剥离进行抑制。
另外，铜层可採用铜作为为其主成分，由于具有金属光泽，故，在绝缘体基材上直接配置了铜层的导电性基板中，存在着自绝缘体基材侧入射的光在铜层表面会被反射的情况。为此，当将在绝缘体基材上直接配置了铜层的导电性基板配置在显示器上时，显示器的视认性可能会降低。然而，在绝缘体基材和铜层之间配置了底层金属层的情况下，藉由底层金属层，可对铜层所引起的光反射进行抑制，在显示器上进行配置时，可对显示器的视认性的降低进行抑制。
底层金属层可形成在绝缘体基材的至少一个主平面上。另外，如后所述，也可形成在绝缘体基材的一个主平面及另一个主平面的两个主平面上。
对构成底层金属层的材料并无特别限定，可根据绝缘体基材和铜层的密着力、和/或、对铜层表面的光反射的抑制程度、相对于触控面板用导电性基板的使用环境(例如湿度、和/或、温度)的稳定性程度等进行任意选择。
作为构成底层金属层的材料，从提高绝缘体基材和铜层的密着性，并对铜层表面的光反射进行抑制的观点来看，可优选使用包括Ni的材料。作为包括Ni的材料，例如优选为包括Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属。另外，底层金属层还可包括从碳、氧、氢、氮中选择的1种以上的元素。
这里需要说明的是，底层金属层也可包括金属合金，该金属合金包括从Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属。此时，底层金属层也还可包括从碳、氧、氢、氮中选择的1种以上的元素。此时，就作为包括Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属的金属合金、即、Ni合金而言，例如可优选使用Ni-Cu合金、和/或、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Cu-Ni-Fe合金、Ni-Cu-Cr合金。
如上所述，底层金属层可形成在绝缘体基材的至少一个主平面上，然而，为了不降低触控面板用导电性基板的光透过率，绝缘体基材和底层金属层之间优选为不配置粘接剂。即，底层金属层优选为在绝缘体基材的上表面以不介由粘接剂的方式直接形成。
对底层金属层的成膜方法并无特别限定，然而，优选为採用干式镀法进行成膜。作为干式镀法，例如优选为可使用溅镀法、和/或、蒸着(蒸镀)法、离子镀法等。
这里需要说明的是，在底层金属层包括从碳、氧、氢、氮中选择的1种以上的元素的情况下，藉由事先在进行底层金属层的成膜时的环境气体中添加包括从碳、氧、氢、氮中选择的1种以上的元素的气体，可在底层金属层中进行添加。例如，在底层金属层中添加碳的情况，可事先在进行干式镀时的环境气体中添加一氧化碳气体、和/或、二氧化碳气体；在添加氧的情况，可事先在进行干式镀时的环境气体中添加氧气；在添加氢的情况下，可事先在进行干式镀时的环境气体中添加氢气、和/或、水；在添加氮的情况，可事先在进行干式镀时的环境气体中添加氮气。
包括从碳、氧、氢、氮中选择的1种以上的元素的气体优选为添加至非活性气体，以作为进行干式镀时的环境气体气体。作为非活性气体，对其并无特别限定，然而，例如可优选使用氩气。
藉由对底层金属层採用干式镀法进行成膜，特别可提高绝缘体基材和底层金属层的密着性。另外，底层金属层由于例如可包括金属作为其主成分，故与铜层的密着性也较高。为此，藉由在绝缘体基材和铜层之间配置採用干式镀法进行了成膜的底层金属层，特别可对铜层从绝缘体基材的剥离进行抑制。
对底层金属层的厚度并无特别限定，然而，例如较好为3nm以上、50nm以下，更好为3nm以上、35nm以下，最好为3nm以上、33nm以下。
底层金属层具有对铜层的光反射进行抑制的功能，然而，在底层金属层的厚度较薄的情况下，存在着不能充分地对铜层的光反射进行抑制的情况。这里，为了可更确实地对铜层的反射进行抑制，如上所述，底层金属层的厚度优选为3nm以上。
对底层金属层的厚度的上限值并无特别限定，然而，如果过厚，则成膜时间、和/或、形成配线时的蚀刻时间会变长，这样就会导致成本上昇。为此，底层金属层的厚度如上所述较好为50nm以下，更好为35nm以下，最好为33nm以下。
接下来对铜薄膜层进行说明。
铜薄膜层可形成在底层金属层上，然而，为了不降低触控面板用导电性基板的光透过率，底层金属层和铜薄膜层之间优选为不配置粘接剂。即，铜薄膜层优选为在底层金属层的上表面以不介由粘接剂的方式直接形成。
对铜薄膜层的形成方法并无特别限定，然而，例如优选为採用干式镀法进行成膜。作为干式镀法，例如可优选使用溅镀法、和/或、蒸着法、离子镀法等。在採用干式镀法形成铜薄膜层的情况下，可在底层金属层上以不介由粘接剂的方式直接形成。
对铜薄膜层的厚度并无特别限定，然而，为了发挥作为镀铜膜成膜时的供电层的功能，较好为10nm以上，更好为50nm以上。对铜薄膜层厚度的上限值并无特别限定，然而，如上所述，铜薄膜层由于例如採用干式镀法进行成膜，故，从生产性的观点来看，较好为300nm以下，更好为200nm以下。
接下来对镀铜膜进行说明。
镀铜膜可形成在铜薄膜层上。镀铜膜在铜薄膜层的上表面优选为以不介由粘接剂的方式直接形成。
对镀铜膜的形成方法并无特别限定，然而，例如优选为採用湿镀法进行成膜。作为湿镀法，优选为使用电镀法。这里需要说明的是，如上所述，镀铜膜可具有与铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面。
另外，在从镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内，硫磺浓度可为10质量ppm以上、150质量ppm以下。另外，镀铜膜的另一个面的表面粗糙度(Ra)可为0.01μm以上、0.15μm以下。
镀铜膜的另一个面如后所述的图1A所示，例如可位于本实施方式的触控面板用导电性基板的外面侧。另外，由于镀铜膜的主成分为铜，故，在作为触控面板用导电性基板使用的情况下，镀铜膜的另一个面会对光进行镜面反射(正反射)，这样就会对视认性产生影响。故，在本实施方式的触控面板用导电性基板中，藉由使镀铜膜的另一个面的表面粗糙度为0.01μm，可对镀铜膜的另一个面的光进行漫反射(乱反射)，据此可消除镀铜膜的另一个面的光泽，进而可抑制对视认性所产生的影响。特别是从充分地提高镀铜膜的另一个面的漫反射的的比例的观点来看，镀铜膜的另一个面的表面粗糙度优选为0.05μm以上。
对镀铜膜的另一个面的表面粗糙度的上限值并无特别限定，然而，如果过大，则例如在进行镀铜膜等的蚀刻等时，掩膜(mask)和镀铜膜的密着性会降低，难以将其图案化为预期的形状。为此，镀铜膜的另一个面的表面粗糙度较好为0.15μm以下，更好为0.1μm以下。
这里需要说明的是，这里的表面粗糙度(Ra)定义于JIS B 0601，作为测定方法，例如可採用触针法或光学方法等进行评价。
作为将镀铜膜的另一个面的表面粗糙度限定在上述范围的方法，可列举出对镀铜膜的另一个面进行蚀刻的方法。另外，在进行蚀刻处理前，在从镀铜膜的另一个面开始至0.3μm为止的深度范围内的硫磺浓度为10质量ppm以上的情况下，藉由对镀铜膜的另一个面进行蚀刻，可将镀铜膜的另一个面的表面粗糙度(Ra)限制在上述范围内。然而，如果从镀铜膜的另一个面开始至0.3μm为止的深度范围的硫磺浓度超过150质量ppm，则存在镀铜膜会变脆的情况，这样，镀铜膜可能会崩溃，或可能从触控面板用导电性基板发生剥离，并非较佳者。为此，如上所述，从镀铜膜的另一个面开始至0.3μm为止的深度范围内的硫磺浓度优选为10质量ppm以上、150质量ppm以下。特别地，从镀铜膜的另一个面开始至0.3μm为止的深度范围内的硫磺浓度最好为50质量ppm以上、100质量ppm以下。
这里需要说明的是，藉由对镀铜膜的另一个面进行蚀刻，镀铜膜的另一个面的一部分藉由蚀刻可被去除以形成凹部，这样，镀铜膜的另一个面就会形成微细凹凸。为此，从镀铜膜的另一个面的表面中最高的部分、即、蚀刻处理后仍作为凸部而残留的部分开始至0.3μm为止的深度范围内的硫磺浓度优选为满足上述范围。
另外，对超过了从镀铜膜的另一个面开始至0.3μm的部分的硫磺浓度并无特别限定，例如镀铜膜整体的硫磺浓度均可为上述范围。
对形成镀铜膜时的电镀处理的条件并无特别限定，可採用常用方法中的各种条件。含有硫磺的镀铜膜例如可使用含有硫磺的镀铜液来形成，作为含有硫磺的镀铜液，例如可使用添加了包括硫磺原子的有机化合物的镀铜液。
另外，藉由例如对作为镀液的镀铜液中的包括硫磺原子的有机化合物的含有量(添加量)、和/或、电流密度、搬送速度进行控制，可在从另一个面开始至0.3μm为止的深度范围内都形成具有上述硫磺浓度的镀铜膜。这里的搬送速度是指将在绝缘体基材的表面上形成了底层金属层和铜薄膜层的被镀物(基材)供给、搬送至镀槽的速度。
对镀铜膜成膜时所用的镀铜液中的包括硫磺原子的有机化合物的含有量并无特别限定，然而，例如，较好为2质量ppm以上、25质量ppm以下，更好为5质量ppm以上、15质量ppm以下。其原因为，藉由将镀铜液中的包括硫磺原子的有机化合物的含有量设定为2质量ppm以上、25质量ppm以下，可更容易地使从镀铜膜的另一个面开始至0.3μm为止的深度范围内的硫磺浓度限定在上述范围。
对可作为包括硫磺原子的有机化合物而使用的物质并无特别限定，然而，例如可使用3-(benzothiazolyl-2-thio)propyl sulfone acid及其钠盐(sodium salt)、3-mercaptopropan-1-sulfone acid及其钠盐(sodium salt)、ethylenedithio dipropylsulfone acid及其钠盐(sodium salt)、bis(p-sulphophenyl)disulfide及其2钠盐(sodium salt)、bis(4-sulfobutyl)disulfide及其2钠盐(sodium salt)、bis(3-sulfo-2-hydroxypropyl)disulfide及其2钠盐(sodium salt)、bis(3-sulfopropyl)disulfide及其2钠盐(sodium salt)、bis(2-sulfopropyl)disulfide及其2钠盐(sodium salt)、methyl-(w-sulfopropyl)-sulfide及其2钠盐(sodium salt)、methyl-(w-sulfopropyl)-trisulfide及其2钠盐(sodium salt)、thioglycol acid、thiophosphoric acid-ortho-ethyl-bis(w-sulfopropyl)-ester及其2钠盐(sodium salt)、thiophosphoric acid-tris(w-sulfopropyl)-ester及其2钠盐(sodium salt)、thiophosphoric acid-tris(w-sulfopropyl)-ester及其3钠盐(sodium salt)等。
如上所述，镀铜膜成膜后，藉由对镀铜膜的另一个面进行蚀刻，可将镀铜膜的另一个面的表面粗糙度限定在上述范围。对镀铜膜的另一个面的蚀刻方法并无特别限定，然而，例如可藉由使用蚀刻液来进行。作为所用的蚀刻液，对其并无特别限定，可优选使用铜用软蚀刻液。
对底层金属层上形成的由铜薄膜层和镀铜膜所组成的铜层的膜厚并无特别限定，可根据触控面板用导电性基板所要求的电阻值、和/或、图案化后的配线宽度等进行任意选择。然而，由铜薄膜层和镀铜膜所组成的铜层膜的厚优选为0.5μm以上、4.1μm以下。另外，铜层的膜厚最好为0.5μm以上、3μm以下。
其原因为，藉由将铜层的膜厚设定为0.5μm以上，可充分地降低触控面板用导电性基板的电阻值，另外，还可防止出现铜层图案化时配线图案比预期的配线宽度变狭的情况或出现断线的情况。另外，藉由将铜层的膜厚设定为4.1μm以下，可防止铜层侧面部分的面积变小，或可对铜层侧面部分的光反射进行抑制。另，在为了形成配线图案而对铜层进行蚀刻时，还可对侧蚀的生成进行抑制。
另外，在本实施方式的触控面板用导电性基板中还可设置任意的层。例如，在镀铜膜的上还可具备黑化层。
藉由将镀铜膜的另一个面的表面粗糙度设定在上述范围，可对镀铜膜表面的镜面反射进行抑制，并可使镀铜膜的另一个面的光泽消失，进而降低对视认性的影响，另外，藉由设置黑化层，可进一步抑制镀铜膜对视认性的影响。
从对镀铜膜表面的光反射进行抑制的观点来看，黑化层优选为含有镍。即，作为构成黑化层的材料，优选为使用包括Ni(镍)的材料。作为含有Ni的材料，例如优选为包括Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属。另外，黑化层也可包括从碳、氧、氢、氮中选择的1种以上的元素。
这里需要说明的是，作为构成黑化层的材料，也可包括金属合金，该金属合金包括Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属。在此情况下，黑化层还可包括从碳、氧、氢、氮中选择的1种以上的元素。此时，作为包括Ni和从Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属的金属合金、即、Ni合金，例如可优选为Ni-Cu合金、和/或、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Cu-Ni-Fe合金、Ni-Cu-Cr合金。
底层金属层和黑化层可为相同材料，也可为不同材料。然而，如后所述，为了可对底层金属层、铜层、黑化层藉由蚀刻进行图案化，底层金属层、铜层、黑化层的相对于蚀刻液的反应性较好为大致相同，优选为相同。为此，底层金属层和黑化层优选为由相同材料构成。
对黑化层的成膜方法并无特别限定，可与底层金属层同样地採用干式镀法进行成膜，另外，也可採用湿镀法进行成膜。
对黑化层的厚度并无特别限定，可根据触控面板用导电性基板所要求的反射率(正反射率)等进行任意选择。
接下来对本实施方式的触控面板用导电性基板的结构例进行说明。
如上所述，本实施方式的导电性基板具备绝缘体基材、底层金属层、铜薄膜层、及镀铜膜，可藉由在绝缘体基材上依次对底层金属层、铜薄膜层、镀铜膜进行积层而形成。
以下使用图1A、图1B对具体的结构例进行说明。图1A、图1B示出了本实施方式的导电性基板的与绝缘体基材、底层金属层、铜薄膜层、镀铜膜的积层方向平行的面的截面图的一例。
例如，如图1A所示的触控面板用导电性基板10A那样，可为在绝缘体基材11的第1主平面11a侧按照底层金属层12、铜薄膜层13、镀铜膜14的顺序一层一层地进行积层的结构。图1A中，镀铜膜14具有与铜薄膜层13相对的一个面14a和位于该一个面14a的相反侧的另一个面14b。
另外，如图1B所示的触控面板用导电性基板10B那样，也可为在绝缘体基材11的第1主平面11a侧和第2主平面11b侧分别按照底层金属层121、122、铜薄膜层131、132、镀铜膜141、142的顺序一层一层地进行积层的结构。图1(B)中，镀铜膜141(142)具有与铜薄膜层131(132)相对的一个面141a(142a)和位于该一个面141a(142a)的相反侧的另一个面141b(142b)。
这里需要说明的是，在图1A、图1B所示的触控面板用导电性基板中，如上所述，还可设置图中未示的黑化层。在设置黑化层的情况下，在图1A的触控面板用导电性基板中，例如可在镀铜膜14的另一个面14b上进行配置。另外，在图1B的触控面板用导电性基板中，例如可在镀铜膜141的另一个面141b上、和/或、镀铜膜142的另一个面142b上进行黑化层的配置。
在本实施方式的触控面板用导电性基板中，藉由在绝缘体基材11和铜薄膜层13(131、132)之间配置底层金属层12(121、122)，可对从绝缘体基材11侧向铜薄膜层13(131、132)入射的光的反射进行抑制。在此情况下，对底层金属层12(121、122)的介于绝缘体基材11的正反射率并无特别限定，然而，例如波长400nm以上、700nm以下的范围内的平均正反射率较好为30％以下，更好为25％以下。
在底层金属层12(121、122)的介由绝缘体基材11的波长400nm以上、700nm以下的光的平均正反射率为30％以下的情况下，例如作为触控面板用导电性基板使用时，可充分地对来自外部的光、和/或、来自显示器的的光的反射进行抑制。为此，由于基本上不会降低显示器的视认性，故为优选者。
上述反射率的测定可藉由从绝缘体基材11侧向底层金属层12(121、122)进行光照射的方式来进行。
具体而言，例如，如图1A所示，在绝缘体基材11的第1主平面11a侧依次进行了底层金属层12、铜薄膜层13、镀铜膜14的积层的情况下，可藉由对底层金属层12进行光照射的方式，从绝缘体基材11的第2主平面11b侧进行光照射，并进行测定。
测定时，使波长400nm以上、700nm以下的光例如按照波长为1nm之间隔进行变化并介由绝缘体基材11对底层金属层12(121、122)进行照射，并将测定值的平均值作为该底层金属层12(121、122)的介由绝缘体基材11的波长400nm以上、700nm以下的范围内的光的平均正反射率。
另外，在本实施方式的触控面板用导电性基板中，对镀铜膜14(141、142)的另一个面14b(141b、142b)的表面的正反射率并无特别限定，可根据触控面板用导电性基板所要求的性能等进行任意选择。然而，镀铜膜14(141、142)的另一个面14b(141b、142b)的表面的波长400nm以上、700nm以下的范围内的平均正反射率例如较好为30％以下，更好为20％以下。
其原因为，在镀铜膜14(141、142)的另一个面14b(141b、142b)的表面的波长400nm以上、700nm以下的光的平均正反射率为30％以下的情况下，例如作为触控面板用导电性基板使用时，可充分地对来自外部的光、和/或、来自显示器的光的反射进行抑制。为此，由于基本不会降低显示器的视认性，故为优选者。
上述反射率的测定可藉由对镀铜膜14(141、142)的另一个面14b(141b、142b)进行光照射的方式来进行。
具体而言，例如，在图1A那样的在绝缘体基材11的第1主平面11a侧依次进行了底层金属层12、铜薄膜层13、镀铜膜14的积层的情况下，可对镀铜膜14的另一个面14b进行光照射，并进行测定。
测定可藉由使波长400nm以上、700nm以下的范围的光例如按照波长为1nm之间隔进行变化并对镀铜膜14(141、142)的另一个面14b(141b、142b)进行照射的方式来实施。然而后，将此时的测定值的平均值作为该镀铜膜14(141、142)的另一个面14b(141b、142b)的表面的波长400nm以上、700nm以下的光的平均正反射率。
另外，如上所述，在本实施方式的触控面板用导电性基板中，可在镀铜膜14(141、142)的另一个面14b(141b、142b)上形成黑化层。另外，对黑化层表面的正反射率并无特别限定，例如波长400nm以上、700nm以下的范围内的平均正反射率较好为30％以下，更好为20％以下。
在黑化层的波长400nm以上、700nm以下的光的正反射率为30％以下的情况下，例如作为触控面板用导电性基板使用时，可充分地对来自外部的光、和/或、来自显示器的光的反射进行抑制。为此，由于基本不会降低显示器的视认性，故为优选者。
黑化层的正反射率的测定可藉由对黑化层进行光照射的方式来进行。
具体而言，例如在图1A所示的触控面板用导电性基板10A中的镀铜膜14的另一个面14b上形成了黑化层的情况下，可对黑化层的与镀铜膜14相对的面的相反侧的面进行光照射，并进行测定。
测定时，可使波长400nm以上、700nm以下的光例如按照波长为1nm之间隔进行变化并对黑化层进行照射，并将测定值的平均值作为该黑化层表面的波长400nm以上、700nm以下的范围内的光的平均正反射率。
在本实施方式的触控面板用导电性基板中，在底层金属层表面或黑化层表面上所测定的光的正反射率优选为上述范围，特别地，底层金属层表面和黑化层表面的光的正反射率都满足上述范围为更好者。
另外，本实施方式的触控面板用导电性基板例如可使用于触控面板。在使用于触控面板的情况下，本实施方式的触控面板用导电性基板中所含的底层金属层、铜薄膜层、及镀铜膜优选为被进行了图案化。底层金属层、铜薄膜层、及镀铜膜例如可按预期的配线图案进行图案化，底层金属层、铜薄膜层、及镀铜膜优选为被图案化成相同形状。这里需要说明的是，在设置黑化层的情况下，黑化层优选为也被图案化成与底层金属层等相同的形状。
至此，对本实施方式的触控面板用导电性基板进行了说明，然而，也可对多个上述触控面板用导电性基板进行积层，作为触控面板用积层导电性基板来使用。在对触控面板用导电性基板进行积层的情况下，触控面板用导电性基板中所含的底层金属层、铜薄膜层、镀铜膜优选为被进行了如上所述的图案化。这里需要说明的是，在设置了黑化层的情况下，黑化层优选为也被进行了图案化。
特别是在使用于触控面板的情况下，触控面板用导电性基板或触控面板用积层导电性基板优选为具备网状配线。
这里，以对2个触控面板用导电性基板进行积层以形成具备网状配线的积层导电性基板的情况为例，使用图2A、图2B对积层前的触控面板用导电性基板上所形成的底层金属层、铜薄膜层、及镀铜膜的图案形状的结构例进行说明。
图2A是从构成具备网状配线的触控面板用积层导电性基板的2个触控面板用导电性基板中的一个触控面板用导电性基板的上表面侧、即、与绝缘体基材11的主平面垂直的方向对触控面板用导电性基板20进行观察的图。另外，图2B示出了图2A的A-A’线的截面图。
如图2A、图2B所示的触控面板用导电性基板20那样，绝缘体基材11上的被进行了图案化的底层金属层22、铜薄膜层23、及镀铜膜24可为相同形状。例如被进行了图案化的镀铜膜24具有图2A中所示的直线形状的多个图案(镀铜膜图案24A～24G)，该多个直线形状的图案与图中的Y轴平行，并可沿图中的X轴方向相互离隔地进行配置。此时，在图2(A)所示那样绝缘体基材11具有四边形状的情况下，镀铜膜的图案(镀铜膜图案24A～24G)例如可藉由与绝缘体基材11的一边平行的方式进行配置。
这里需要说明的是，如上所述，被图案化了的底层金属层22及被图案化了的铜薄膜层23在被图案化为与被图案化了的镀铜膜24具有同样形状的情况下，图案之间露出了绝缘体基材11的第1主平面11a。
另外，在镀铜膜24上配置了黑化层的情况下，黑化层也可被图案化为具有与底层金属层22等相同的形状，在此情况下，图案之间也露出了绝缘体基材11的第1主平面11a。
对图2A、图2B所示的被图案化了的底层金属层22、铜薄膜层23、及镀铜膜24的图案形成方法并无特别限定。例如，形成镀铜膜24之后，可藉由配置具有与镀铜膜24上形成的图案相对应的形状的掩膜，并进行蚀刻来形成图案。对所用的蚀刻液并无特别限定，可根据构成底层金属层、铜薄膜层、及镀铜膜的材料进行任意选择。例如，可按各层来改变蚀刻液，另外，还可使用相同的蚀刻液同时对底层金属层、铜薄膜层、及镀铜膜进行蚀刻。这里需要说明的是，在设置了黑化层的情况下也同样。
另外，藉由对上述的底层金属层等被图案化了的2个触控面板用导电性基板进行积层，可形成触控面板用积层导电性基板。使用图3A、图3B对触控面板用积层导电性基板进行说明。图3A示出了对触控面板用积层导电性基板30从上表面侧、即、沿2个触控面板用导电性基板的积层方向的上表面侧进行观察的图，图3B示出了图3A的B-B’线的截面图。
触控面板用积层导电性基板30如图3B所示可藉由对触控面板用导电性基板201和触控面板用导电性基板202进行积层而获得。这里需要说明的是，触控面板用导电性基板201、202均可为在绝缘体基材111(112)的第1主平面111a(112a)上对被图案化了底层金属层221(222)、铜薄膜层231(232)、及镀铜膜241(242)进行了积层的结构。触控面板用导电性基板201，202的被图案化了的底层金属层221(222)、铜薄膜层231(232)、及镀铜膜241(242)均可藉由与上述触控面板用导电性基板20的情况同样地具有直线形状的多个图案的方式进行图案化。
另外，图3B所示的触控面板用积层导电性基板藉由一个触控面板用导电性基板201的绝缘体基材111的第1主平面111a与另一个触控面板用导电性基板202的绝缘体基材112的第2主平面112b相对的方式进行了积层。
这里需要说明的是，也可藉由使一个触控面板用导电性基板201上下倒转，并使一个触控面板用导电性基板201的绝缘体基材111的第2主平面111b与另一个触控面板用导电性基板202的绝缘体基材112的第2主平面112b相对的方式进行积层。此情况下为与后述图4同样的配置。
在对2个触控面板用导电性基板进行积层时，如图3A、图3B所示，可藉由一个触控面板用导电性基板201的被图案化了镀铜膜241与另一个触控面板用导电性基板202的被图案化了的镀铜膜242交差的方式进行积层。具体而言，例如，在图3A中，一个触控面板用导电性基板201的被图案化了镀铜膜241可被配置为，其图案的长度方向与图中的X轴方向平行。另外，另一个触控面板用导电性基板202的被图案化了的镀铜膜242可被配置为，其图案的长度方向与图中的Y轴方向平行。
这里需要说明的是，由于图3A是如上所述沿触控面板用积层导电性基板30的积层方向进行观察时的图，故，仅示出了各触控面板用导电性基板201、202的最上部所配置的被图案化了的镀铜膜241、242。在图3A、图3B所示的触控面板用积层导电性基板中，被图案化了的底层金属层221、222和铜薄膜层231、232也为具有与被图案化了的镀铜膜241、242相同的图案。为此，被图案化了的底层金属层221、222和铜薄膜层231、232也与被图案化了的镀铜膜241、242同样地为网状。
对积层了的2个触控面板用导电性基板的粘接方法并无特别限定，例如可使用粘接剂等进行粘接、固定。
如以上所说明那样，藉由对一个触控面板用导电性基板201和另一个触控面板用导电性基板202进行积层，可制成如图3A所示那样的具备网状配线的触控面板用积层导电性基板30。
这里需要说明的是，图3A、图3B示出了对直线形状的配线进行组合以形成了网状配线(配线图案)的一例，然而，并不限定于该形态，构成配线图案的配线可为任意形状。例如，构成网状配线图案的配线形状还可分别被设计为弯曲成锯齿状的线(的字状直线)等的各种形状，以使与显示器的画像之间不会产生波纹(干涉纹)。
这里，以藉由对2个触控面板用导电性基板进行积层而获得的具备网状配线的积层导电性基板为例进行了说明，然而，具备网状配线的(积层)导电性基板的形成方法并不限定于该形态。例如，藉由使用图1B所示的在绝缘体基材11的第1主平面11a和第2主平面11b上进行了底层金属层121、122、铜薄膜层131、132、及镀铜膜141、142的积层的触控面板用导电性基板10B，也可形成具备网状配线的导电性基板。
此情况下，例如，绝缘体基材11的第1主平面11a侧所积层的底层金属层121、铜薄膜层131、及镀铜膜141被图案化为与图1B中的Y轴方向、即、与纸面垂直的方向平行的多个直线形状的图案。另外，绝缘体基材11的第2主平面11b侧所积层的底层金属层122、铜薄膜层132、及镀铜膜142被图案化为与图1B中的X轴方向平行的多个直线形状的图案。图案化如上所述例如可藉由蚀刻进行实施。
据此，如图4所示的触控面板用导电性基板40那样，藉由绝缘体基材11的第1主平面11a侧所形成的被图案化了铜薄膜层431和镀铜膜441、及、第2主平面11b侧所形成的被图案化了铜薄膜层432和镀铜膜442，可形成具备网状配线的导电性基板。这里需要说明的是，如图4所示，底层金属层421、422与铜薄膜层431、432及镀铜膜441、442也同样地为网状。
这里需要说明的是，图3、图4中示出了没有设置黑化层的一例，然而，如上所述，镀铜膜的上表面还可设置黑化层，黑化层也可被图案化为与底层金属层等同样的形状。
根据以上说明的本实施方式的触控面板用(积层)导电性基板，镀铜膜的另一个面的表面粗糙度如上所述可在所定范围内。故，可对镀铜膜表面的光的正反射进行抑制。另外，由于铜薄膜层和绝缘体基材之间配置了底层金属层，故，也可对介由绝缘体基材入射的光的于铜薄膜层表面的正反射进行抑制。
另外，本实施方式的触控面板用(积层)导电性基板具有由铜薄膜层和镀铜膜所组成的铜层，该铜层可发挥作为导电层的功能。这样，本实施方式的触控面板用导电性基板藉由包括使用了金属的导电层，可降低电阻值。
(触控面板用导电性基板的制造方法、触控面板用积层导电性基板的制造方法)
接下来对本实施方式的触控面板用导电性基板的制造方法及触控面板用积层导电性基板的结构例进行说明。
本实施方式的触控面板用导电性基板的制造方法可具有以下步骤。
在绝缘体基材的至少一个面上形成含有镍的底层金属层的底层金属层形成步骤。
在底层金属层上形成铜薄膜层的铜薄膜层形成步骤。
在铜薄膜层上形成具有与铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面的镀铜膜的镀铜膜形成步骤。
另外，在从镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内，硫磺浓度可为10质量ppm以上、150质量ppm以下。
另外，镀铜膜的另一个面的表面粗糙度(Ra)可为0.01μm以上、0.15μm以下。
以下对本实施方式的触控面板用导电性基板的制造方法及触控面板用积层导电性基板的制造方法进行说明，然而，关于下述的外的事项，由于可被构成为与上述触控面板用导电性基板、触控面板用积层导电性基板相同的结构，故，省略其说明。
供底层金属层形成步骤使用的绝缘体基材可预先进行准备。对所用的绝缘体基材的种类并无特别限定，然而，如上所述，可使用玻璃基板、和/或、各种树脂基板等任意材料。关于特别适于使用的材料，由于已经在上面进行了叙述，故，省略其说明。绝缘体基材也可根据需要预先被切断为任意尺寸(size)。
另外，底层金属层形成步骤为在绝缘体基材上形成含有镍的底层金属层的步骤。
底层金属层如图1A所示，可形成在绝缘体基材11的至少一个主平面、例如、第1主平面11a上。另外，如图1B所示，在绝缘体基材11的第1主平面11a及第2主平面11b的两者的上都可形成底层金属层121、122。在绝缘体基材11的第1主平面11a及第2主平面11b的两者的上都形成了底层金属层的情况下，可在两主平面上同时形成底层金属层。另外，也可在任一个主平面上形成底层金属层之后，然而后再在另一个主平面上形成底层金属层。
对构成底层金属层的材料并无特别限定，可根据绝缘体基材和铜层(铜薄膜层和镀铜膜)的密着力、和/或、铜层表面的光反射抑制程度、相对于触控面板用导电性基板的使用环境(例如湿度、和/或、温度)的稳定性程度等进行任意选择。作为构成底层金属层的材料，就可优选使用的材料而言，由于已经在上面进行了叙述，故，这里省略其说明。
对底层金属层的成膜方法并无特别限定，然而，例如，如上所述，可採用干式镀法进行成膜。作为干式镀法，例如可优选使用溅镀法、和/或、蒸着法、离子镀法等。
这里需要说明的是，在底层金属层包括从碳、氧、氢、氮中选择的1种以上的元素的情况下，可藉由事先向底层金属层成膜时的环境气体中添加含有从碳、氧、氢、氮中选择的1种以上的元素的气体，向底层金属层中进行添加。例如，在向底层金属层添加碳的情况下，可事先向进行干式镀时的环境气体中添加一氧化碳气体、和/或、二氧化碳气体；在添加氧的情况下，可事先向进行干式镀时的环境气体中添加氧气；在添加氢的情况下，可事先向进行干式镀时的环境气体中添加氢气、和/或、水；在添加氮的情况下，可事先向进行干式镀时的环境气体中添加氮气。
含有从碳、氧、氢、氮中选择的1种以上的元素的气体优选为添加至非活性气体，以作为进行干式镀时的环境气体。作为非活性气体，对其并无特别限定，然而，例如可优选使用氩气。
在採用溅镀法对底层金属层进行成膜的情况下，作为靶材(target)，可使用包括构成底层金属层的金属种类的靶材。在底层金属层包括合金的情况下，可按底层金属层中所含的各金属种类使用靶材，并在绝缘体基材等被成膜体的表面形成合金，也可使用预先对底层金属层中所含的金属进行了合金化的靶材。
底层金属层例如可优选使用图5所示的卷绕式真空镀膜装置50进行成膜。
以使用卷绕式真空镀膜装置50的情况为例，对底层金属层形成步骤进行说明。
图5示出了卷绕式真空镀膜装置50的一结构例。
卷绕式真空镀膜装置50具备一基本上可对其所有构成部件都进行收藏的框体51。
图5中框体51的形状被示为直方体形状，然而，对框体51的形状并无特别限定，可根据其内部所收藏的装置、和/或、设置场所、耐压性能等设计成任意形状。例如框体51的形状也可为圆筒形状。
然而，为了在成膜开始时对与成膜无关的残留气体进行去除，框体51内部较好为可减压至10-3Pa以下，更好为可减压至10-4Pa以下。这里需要说明的是，框体51内部并不需要全部都减压至上述记压力，也可构成为，仅将进行溅镀的配置了后述的圆柱辊53的图中下侧的区域减压至上述压力。
框体51内可配置用于提供要进行底层金属层成膜的基材的卷出辊52、圆柱辊53、溅镀阴极54a～54d、前馈辊55a、后馈辊55b、张力辊56a、56b、卷取辊57。另外，在要进行底层金属层成膜的基材的搬送路径上，除了上述各辊以外，还可任意地设置导辊58a～58h、和/或、加热器61等。
卷出辊52、圆柱辊53、前馈辊55a、卷取辊57可具备藉由伺服电机所施加的动力。卷出辊52和卷取辊57藉由粉末离合器等的扭矩控制，可对要进行底层金属层成膜的基材的张力平衡进行保持。
对圆柱辊53的构成也无特别限定，然而，例如可优选被构成为，其表面被镀了硬质铬，从框体51外部所提供的冷媒、和/或、温媒在其内部可进行循环，并可被调整至大致一定的温度。
张力辊56a、56b例如可优选被构成为，表面被镀了硬质铬，并具备张力传感器。
另外，前馈辊55a、和/或、后馈辊55b、和/或、导辊58a～58h的表面也优选为被镀了硬质铬。
溅镀阴极54a～54d优选为磁控管阴极式，并与圆柱辊53相对配置。对溅镀阴极54a～54d的尺寸并无特别限定，然而，溅镀阴极54a～54d的沿要进行底层金属层成膜的基材的宽度方向的尺寸优选为，大于要进行底层金属层成膜的基材的宽度。
要进行底层金属层成膜的基材被搬送至作为卷绕式真空成膜装置的卷绕式真空镀膜装置50内，并藉由与圆柱辊53相对的溅镀阴极54a～54d，进行底层金属层的成膜。
在使用卷绕式真空镀膜装置50对底层金属层进行成膜的情况下，将所定靶材装着至溅镀阴极54a～54d，并藉由真空泵60a、60b，对卷出辊52上设置了要进行底层金属层成膜的基材的装置内进行真空排气。然而后，藉由气体供给单元59，将氩气等溅镀气体导入框体51内。此时，优选为对溅镀气体的流量、及、真空泵60b和框体51之间所设置的压力调整阀的开度进行调整，以使装置内保持例如0.13Pa以上、13Pa以下，并进行成膜。
这里需要说明的是，气体供给单元59可具有图中未示的例如按照要进行供给的溅镀气体的各气体种类进行供气的液化气瓶。另外，液化气瓶和框体51之间还可例如按照各气体种类如图示那样设置质量流量控制器(MFC)、和/或、阀等，以可对要进行供给的溅镀气体的流量进行调整。
另外，框体51还可设置例如真空计62a、62b，以可在对框体51内进行真空处理时、和/或、向框体51内提供溅镀气体时，对框体51内的真空度进行调整。
此状态下，从卷出辊52例如以每分钟0.5m以上、10m以下的速度对基材进行搬送，同时，藉由与溅射阴极54a～54d连接的溅镀用直流电源进行电力供给，以进行溅镀放电。据此，可在基材上进行预期的底层金属层的连续成膜。
藉由对底层金属层如上所述採用干式镀法进行成膜，尤其可提高绝缘体基材和底层金属层的密着性。另外，由于底层金属层例如可包括金属作为其主成分，故，与铜层的密着性也较高。为此，藉由在绝缘体基材和铜层之间配置底层金属层，特别可抑制铜层的剥离。
对底层金属层的厚度并无特别限定，然而，例如较好为3nm以上、50nm以下，更好为3nm以上、35nm以下，最好为3nm以上、33nm以下。
接下来对铜薄膜层形成步骤进行说明。
铜薄膜层如上所述可形成在底层金属层上，优选为在底层金属层的上表面以不介由粘接剂的方式直接形成。
在铜薄膜层形成步骤中，对铜薄膜层的形成方法并无特别限定，然而，例如优选为採用干式镀法进行成膜。在採用干式镀法形成铜薄膜层的情况下，可在底层金属层上以不介由粘接剂的方式直接形成。
作为干式镀法，例如可优选使用溅镀法、和/或、蒸着法、离子镀法等。特别地，由于可容易地对膜厚进行控制，故，优选使用溅镀法。
在採用溅镀法对铜薄膜层进行成膜的情况下，例如可优选使用上述的卷绕式真空镀膜装置50进行成膜。关于卷绕式真空镀膜装置的结构，由于已经在上面进行了叙述，故，这里省略说明。
在使用卷绕式真空镀膜装置50对铜薄膜层进行成膜的情况下，将铜靶材装着至溅镀阴极54a～54d，并将预先形成了底层金属层的绝缘体基材设置在卷出辊52上。然而后，藉由真空泵60a、60b对装置内进行真空排气。之后，藉由气体供给单元59，将溅镀气体导入框体51内。此时，优选为藉由对溅镀气体的流量、及、真空泵60b和框体51之间所设置的压力调整阀的开度进行调整，以将装置内保持为例如0.13Pa以上、13Pa以下，并进行成膜。
在此状态下，从卷出辊52例如以每分钟1m以上、20m以下的速度对要形成铜薄膜层的基材进行搬送，同时，藉由与溅射阴极54a～54d连接的溅镀用直流电源进行电力供给，以进行溅镀放电。据此，可在基材上进行预期的铜薄膜层的连续成膜。
对铜薄膜层的厚度并无特别限定，然而，为了发挥进行镀铜膜成膜时的供电层的功能，较好为10nm以上，更好为50nm以上。对铜薄膜层的厚度的上限值并无特别限定，然而，由于铜薄膜层如上所述例如可採用干式镀法进行成膜，故，从生产性的观点来看，较好为300nm以下，更好为200nm以下。
接下来对镀铜膜形成步骤进行说明。
镀铜膜可形成在铜薄膜层上。镀铜膜也优选为在铜薄膜层的上表面以不介由粘接剂的方式直接形成。
对镀铜膜的形成方法并无特别限定，然而，例如优选採用湿镀法进行成膜。
对採用湿镀法形成镀铜膜的步骤中的条件、即、电镀处理的条件并无特别限定，可採用常用方法中的各种条件。例如，可将形成了铜薄膜层的基材置入具有镀铜液的镀槽内，并藉由对电流密度、和/或、基材的搬送速度进行控制，以形成镀铜膜。
在本实施方式的触控面板用导电性基板中，镀铜膜可具有与铜薄膜层相对的一个面和位于该一个面的相反侧的另一个面。另外，在从镀铜膜的另一表面开始至0.3μm为止深度范围内，硫磺浓度优选为10质量ppm以上、150质量ppm以下。其原因为，如上所述，在镀铜膜内的硫磺浓度满足上述规定的情况下，成膜后，藉由对另一个面进行蚀刻，可容易地将镀铜膜的另一个面的表面粗糙度限定在预期的范围。
对藉由使镀铜膜内的硫磺浓度满足上述规定的方式对镀铜膜进行成膜的方法并无特别限定，然而，例如在採用湿镀法对镀铜膜进行成膜时，可列举出向所用的镀液中添加包括硫磺原子的有机化合物的方法。这里需要说明的是，作为湿镀法，例如可优选採用电镀法。
在例如採用电镀法对镀铜膜进行成膜的情况下，对电镀的条件并无特别限定，可採用常用方法中的各种条件。例如，藉由对作为镀液的镀铜液中的包含硫磺原子的有机化合物的含有量、和/或、电流密度、搬送速度进行控制，可形成从另一个面开始至0.3μm为止的深度范围内均具有上述硫磺浓度的镀铜膜。
对镀铜膜成膜时所用的镀铜液中的包含硫磺原子的有机化合物的含有量并无特别限定，然而，例如较好为2质量ppm以上、25质量ppm以下，更好为5质量ppm以上、15质量ppm以下。其原因为，藉由将镀铜液中的包含硫磺原子的有机化合物的含有量设定为2质量ppm以上、25质量ppm以下，可更容易地将从镀铜膜的另一个面开始至0.3μm为止的深度范围的硫磺浓度限定在上述范围。
关于可优选使用为在镀液中添加的包含硫磺原子的有机化合物的材料，由于已经在上面进行了叙述，故，这里省略说明。
这里需要说明的是，对从镀铜膜的另一个面开始超过了0.3μm的部分的硫磺浓度并无特别限定，例如，镀铜膜整体的硫磺浓度均可为上述范围。镀铜膜较好为例如包括铜作为其主成分，并还包括上述浓度的硫磺；镀铜膜更好为特别是由铜和上述浓度的硫磺构成。然而，在镀铜膜由铜和硫磺所构成的情况下，镀铜膜内也可包括来自镀液的不可避免的成分、和/或、不纯物等。这里需要说明的是，包括铜作为其主成分是指，铜的含有量为90wt％以上。
另外，在镀铜膜形成步骤中，对镀铜膜进行成膜后(镀铜膜成膜步骤后)，优选为实施一对镀铜膜的另一个面进行蚀刻的蚀刻步骤。在蚀刻步骤中，镀铜膜的另一个面的表面粗糙度优选为0.01μm以上、0.15μm以下。其原因为，藉由将镀铜膜的另一个面的表面粗糙度设为0.01μm以上、0.15μm以下，可对镀铜膜表面的镜面反射(正反射)进行抑制，另外，还可对与镀铜膜等进行图案化时所用的掩膜之间的密着性进行保持。
对镀铜膜的另一个面的蚀刻方法并无特别限定，然而，例如可藉由使用蚀刻液来实施。作为所用的蚀刻液，对其并无特别限定，可优选使用铜用软蚀刻液。
对底层金属层上所形成的由铜薄膜层和镀铜膜所组成的铜层的膜厚并无特别限定，可根据触控面板用导电性基板所要求的电阻值、和/或、图案化后的配线宽度等进行任意选择。然而，由铜薄膜层和镀铜膜所组成的铜层的膜厚较好为0.5μm以上、4.1μm以下，更好为0.5μm以上、3μm以下。
其原因为，藉由将铜层的膜厚设为0.5μm以上，可充分降低触控面板用导电性基板的电阻值，另外，在对铜层进行图案化时，可防止配线图案小于预期的配线宽度，并可抑制断线的发生。另外，通过将铜层的膜厚设为4.1μm以下，可防止铜层侧面部分的面积变小，并可抑制铜层侧面部分的光反射。另外，还可防止在为了形成配线图案而对铜层进行蚀刻时发生侧蚀。
由铜薄膜层和镀铜膜所组成的铜层在本实施方式的触控面板用导电性基板中可发挥作为导电层的功能。这样，本实施方式的触控面板用导电性基板藉由包括使用了金属的导电层，可降低电阻值。
另外，在本实施方式的触控面板用导电性基板的制造方法中，除了上述步骤的外，还可附加任意的步骤。
例如，如上所述在本实施方式的触控面板用导电性基板中，镀铜膜上可配置黑化层。为此，还可包括形成该黑化层的黑化层形成步骤。
作为构成黑化层的材料，对其并无特别限定，然而，黑化层优选为含有Ni(镍)。为此，黑化层形成步骤可为例如在镀铜膜上形成含有镍的黑化层的步骤。
关于可优选使用为黑化层的材料，由于已经在上面进行了叙述，故，省略说明。
在黑化层形成步骤中，对黑化层的成膜方法并无特别限定，可与底层金属层同样地採用干式镀法进行成膜，另外，也可採用湿镀法进行成膜。
就对黑化层形成步骤中所形成的黑化层的厚度而言，对其并无特别限定，可根据触控面板用导电性基板所要求的反射率(正反射率)等进行任意选择。
在採用本实施方式的触控面板用导电性基板的制造方法而获得的触控面板用导电性基板使用为触控面板等的各种用途的情况下，触控面板用导电性基板中所含的底层金属层、铜薄膜层、及镀铜膜优选为被进行了图案化。底层金属层、铜薄膜层、及镀铜膜例如可按预期的配线图案进行图案化，底层金属层、铜薄膜层、及镀铜膜优选为被图案化为相同的形状。
为此，本实施方式的导电性基板的制造方法可具有对底层金属层、铜薄膜层、及镀铜膜进行图案化的图案化步骤。对图案化步骤的具体制程并无特别限定，可採用任意的制程来实施。例如，如图1A所示，在绝缘体基材11上进行了底层金属层12、铜薄膜层13、及镀铜膜14的积层的触控面板用导电性基板10A的情况下，可首先实施掩膜配置步骤，即，在镀铜膜14的另一个面14b上配置具有预期的图案的掩膜。其次，再实施蚀刻步骤，即，向镀铜膜14的另一个面14b、即、配置了掩膜的一个面侧提供蚀刻液。
对蚀刻步骤中所用的蚀刻液并无特别限定，可根据构成底层金属层、铜薄膜层、及镀铜膜的材料进行任意选择。例如，可按各层来改变蚀刻液，另外，还可使用相同蚀刻液同时对底层金属层、铜薄膜层、及镀铜膜进行蚀刻。
对蚀刻步骤中所形成的图案并无特别限定。例如可藉由变成直线形状的多个图案的方式，对底层金属层、铜薄膜层、及镀铜膜进行图案化。在图案化为直线形状的多个图案的情况下，如图2A、图2B所示，被图案化了的底层金属层22、铜薄膜层23、及镀铜膜24为互相平行并且互相离隔了的图案。
另外，对如图1B所示那样的绝缘体基材11的第1主平面11a和第2主平面11b上进行了底层金属层121、122、铜薄膜层131、132、镀铜膜141、142的积层的触控面板用导电性基板10B也可实施对其进行图案化的图案化步骤。在此情况下，例如，可实施掩膜配置步骤，即，在镀铜膜141、142的另一个面141b、142b上配置具有预期的图案的掩膜。接下来，可实施蚀刻步骤，即，向镀铜膜141、142的另一个面141b、142b、即、配置了掩膜的一个面侧提供蚀刻液。
在蚀刻步骤中，例如，可将绝缘体基材11的第1主平面11a侧所积层了的底层金属层121、铜薄膜层131、及镀铜膜141图案化为与图1B中的Y轴方向、即、与纸面垂直的方向平行的多个直线形状的图案。另外，可将绝缘体基材11的第2主平面11b侧所积层了的底层金属层122、铜薄膜层132、及镀铜膜142图案化与图1B中的X轴方向平行的多个直线形状的图案。据此，如图4所示，藉由挟着绝缘体基材11的、绝缘体基材的第1主平面11a侧所形成的图案化了铜薄膜层431和镀铜膜441、及、第2主平面11b侧所形成的图案化了的铜薄膜层432和镀铜膜442，可形成具备网状配线的触控面板用导电性基板。
这里需要说明的是，至此，以没有设置黑化层的情况为例进行说明，然而，在镀铜膜的上表面设置了黑化层的情况下，藉由同样地在黑化层的上表面配置掩膜，并向配置了掩膜的一个面供给蚀刻液，也可将黑化层图案化为预期的形状。
另外，还可制造对至此说明的多个触控面板用导电性基板进行积层的积层导电性基板。触控面板用积层导电性基板的制造方法可具有积层步骤，即，对藉由上述导电性基板制造方法所获得的多个导电性基板进行积层。
在积层步骤中，例如，可对图2A、图2B所示的被图案化了的多个触控面板用导电性基板进行积层。具体而言，如图3A、图3B所示，可藉由使一个触控面板用导电性基板201的绝缘体基材111的第1主平面111a与另一个触控面板用导电性基板202的绝缘体基材112的第2主平面112b相对的方式来实施。
积层后，2个触控面板用导电性基板201、202例如可藉由粘接剂等进行固定。
这里需要说明的是，也可藉由使一个触控面板用导电性基板201上下逆转，并使一个触控面板用导电性基板201的绝缘体基材111的第2主平面111b与另一个触控面板用导电性基板202的绝缘体基材112的第2主平面112b相对的方式进行积层。
在作为具备网状配线的触控面板用积层导电性基板使用的情况下，在积层步骤中，如图3A、图3B所示，可藉由使一个触控面板用导电性基板201上预先形成的被图案化了的铜薄膜层231和镀铜膜241与另一个触控面板用导电性基板202上预先形成的被图案化了的铜薄膜层232和镀铜膜242交差的方式进行积层。
在图3A、图3B中，示出了对被图案化为直线形状的铜层进行组合以形成网状配线(配线图案)的一例，然而，并不限定于该形态。也可将构成配线图案的配线、即、被图案化了的铜层的形状设计成任意形状。例如，构成网状配线图案的配线形状还可分别被设计为弯曲成锯齿状的线(的字状直线)等的各种形状，以使与显示器的画像之间不会产生波纹(干涉纹)。
根据採用本实施方式的触控面板用导电性基板的制造方法及触控面板用积层导电性基板的制造方法所获得的触控面板用导电性基板及触控面板用积层导电性基板，镀铜膜的另一个面的表面粗糙度如上所述可被限定在所定范围内。故，可对镀铜膜的另一个面的光的正反射进行抑制。另外，由于铜薄膜层和绝缘体基材之间配置了底层金属层，故，也可对介由绝缘体基材而入射的光的铜薄膜层表面的正反射进行抑制。另外，由于具有由铜薄膜层和镀铜膜所构成的可发挥作为导电层的功能的铜层，故，还可降低电阻值。
[实施例]
以下藉由列举具体的实施例、比较例进行说明，然而，本发明并不限定于该些实施例。
(评价方法)
首先，对所获得的导电性基板的评价方法进行说明。
(硫磺浓度)
使用二次离子质量分析装置(Dinamics-Secondary Ion Mass Spectroscopy：D-SIMS)对镀铜膜中的硫磺浓度进行测定。
这里需要说明的是，二次离子质量分析装置使用了ims5f二次离子质量分析装置(CAMECA A制)。
一次离子条件：Cs+、14.5KeV、30nA；照射区域：150μm×150μm；分析区域：二次离子极性：负。
一般而言，在对电性为阳性的元素(Li、B、Mg、Ti、Cr、Mn、Fe、Ni、Mo、In、Ta等)进行分析的情况下，藉由照射氧离子可对正的二次离子进行检测。而在对电性为阴性的元素(H、C、O、F、Si、S、Cl、As、Te、Au等)进行分析的情况下，藉由照射铯离子可对负的二次离子进行检测，这样，可进行灵敏度较高的测定，据此，设定了上述条件。
另外，试料室真空度：8.0×10-8Pa；溅镀速度：约22/sec，在此条件下进行了测定。事先使用具有与镀铜膜同样的铜层的溅镀速度测定用试料，在与实际分析时相同的溅射条件下进行了溅射，并求出了上述平均溅射速度。另外，在对各试料进行分析时，使用该溅镀速度并根据溅镀时间计算出了深度。
硫磺浓度的测定是在进行了镀铜膜的成膜后并在对镀铜膜的另一个面进行了蚀刻后实施的。这里需要说明的是，对所制作的试料的一部分进行了切取，以供进行硫磺浓度的测定。
(表面粗糙度)
採用Optical Profiler-(Zygo社制，NewView 6200)对镀铜膜的另一个面的表面粗糙度(Ra)进行了测定。表面粗糙度(Ra)根据JIS B 0651(2001)中规定的方法进行了测定。
(反射率)
反射率(正反射率)的测定是透过在紫外可视光分光光度计(株式会社岛津制作所制型式：UV-2550)中设置反射率测定单元来实施的。
对以下实施例、比较例中所制作的触控面板用导电性基板的镀铜膜表面以波长为1nm之间隔、入射角为5°、及受光角为5°的方式照射了波长为400nm以上、700nm以下的光，并对反射率进行了测定，并将其平均值作为了反射率(正反射率)。
另外，在同样的条件下介由绝缘体基材对底层金属层照射波长400nm以上、700nm以下的光，并对底层金属层表面的反射率(正反射率)进行了测定。
(配线形状评价)
针对所制作的触控面板用导电性基板，在对底层金属层、铜薄膜层、及镀铜膜进行图案化后，藉由雷射显微镜对其配线形状进行了观察。在以预期的配线宽度固定地形成了配线的情况下，评价为〇。在所形成的配线图案的一部分中包括了与预期的配线宽度不同的部分的情况下，评价为△。另外，在蚀刻步骤进行中掩膜发生了剥离导致不能图案化为预期形状的情况下、和/或、镀铜膜基本上没有发生溶解导致不能图案化为预期形状的情况下，则评价为×。
(试料的制作条件)
作为实施例、比较例，在以下说明的条件下制作了导电性基板，并藉由上述评价方法进行了评价。
[实施例1]
(底层金属层形成步骤)
将宽度为500mm、厚度为100μm的聚对苯二甲酸乙二酯树脂(PET)制树脂膜、即、绝缘体基材安置在图5所示的卷绕式真空镀膜装置50上。
这里需要说明的是，基于JISK 7361-1(2011)，对所用的聚对苯二甲酸乙二酯树脂制绝缘体基材进行了全光线透过率的评价，据此可确认到该全光线透过率为98％。
另外，使用卷绕式真空镀膜装置50在绝缘体基材的一个主平面上进行了底层金属层的成膜。作为底层金属层，形成了含有氧的Ni-Cr合金层。
对底层金属层的成膜条件进行说明。
在图5所示的卷绕式真空镀膜装置50的溅镀阴极54a～54d上连接了Ni-17重量％Cr合金的靶材。
将卷绕式真空镀膜装置50的加热器61加热至60℃，对绝缘体基材进行加热，并对绝缘体基材中所含的水分进行了去除。
接下来，将框体51内排气至1×10-3Pa后，导入氩气和氧气，并将框体51内的压力调整为13Pa。此时，对氩气和氧气的供给量进行调整，使框体51内的环境气体的体积比为：30％的氧气、剩馀为氩气。
另外，在从卷出辊52搬送绝缘体基材的同时，藉由与溅射阴极54a～54d连接的溅镀用直流电源进行电力供给，据此，进行溅镀放电，在基材上进行了预期的底层金属层的连续成膜。藉由该操作，在绝缘体基材的一个主平面上进行了底层金属层的厚度为20nm的成膜。
(铜薄膜层形成步骤)
铜薄膜层在底层金属层上使用卷绕式真空镀膜装置50进行了成膜。
在铜薄膜层形成步骤中，图5所示的卷绕式真空镀膜装置50的溅镀阴极54a～54d上连接了铜靶材并进行了成膜，作为基材，使用了在底层金属层形成步骤中于绝缘体基材上进行了底层金属层成膜的基材。
作为金属薄膜层成膜时的条件，除了以下2点及如上所述那样对靶材进行了变更以外，均与底层金属层形成步骤相同。
将框体51内排气至1×10-3Pa后，导入氩气，并将框体51内的压力调整为13Pa的点。
对铜薄膜层进行了膜厚为100nm的成膜的点。
(镀铜膜形成步骤)
在镀铜膜形成步骤中，採用电镀法，对镀铜膜进行了厚度为1.0μm的成膜。
形成镀铜膜时所用的镀铜液为温度：27℃、pH：1以下的硫酸铜溶液，作为包括硫磺原子的有机化合物，使其含有8质量ppm的SPS(BiS(3-sulfopropyl)disulfide)。
藉由上述方法对成膜了的镀铜膜的、从该镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可知该硫磺浓度为60质量ppm。
另外，向镀铜膜的另一个面的整面进行了作为铜用蚀刻液的CleanEtch CPE-750(三菱气体化学株式会社制)的供给，并在保持了镀铜膜的另一个面的整面与蚀刻液接触了10秒钟的状态下进行了蚀刻。
藉由上述方法对蚀刻后的镀铜膜的另一个面的硫磺浓度(从另一个面的表面开始至0.3μm的深度的镀铜膜中的硫磺浓度)、表面粗糙度(Ra)、及正反射率进行了测定。其结果示于表1。
另外，对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
(图案化步骤)
对所获得的触控面板用导电性基板实施了包括在镀铜膜的上表面配置掩膜的掩膜配置步骤、及、对配置了掩膜的镀铜膜的上表面进行蚀刻液的供给以进行蚀刻的蚀刻步骤的图案化步骤。据此，如图2A和图2B所示，制作了具有直线状配线图案的触控面板用导电性基板。这里需要说明的是，在进行蚀刻时，作为蚀刻液使用了盐化第二铜水溶液。
针对所制作的触控面板用导电性基板的配线图案，实施了上述的配线形状评价。
另外，採用与至此说明的方法同样的制程和条件，在绝缘体基材上进行了底层金属层、铜薄膜层、及镀铜膜的积层，制作了另一个形状被图案化成为上述情况相同的触控面板用导电性基板。
另外，对所制作的2个触控面板用导电性基板如图3A和图3B所示那样进行了积层，并藉由粘接剂对这两导电性基板进行了固定，据此制作了触控面板用积层导电性基板。
[实施例2]
除了在镀铜膜形成步骤中使镀铜膜的另一个面的整面与蚀刻液进行了15秒的接触以进行蚀刻的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，藉由上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示的蚀刻后的测定值相同。
对介由绝缘体基材对底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对在相同条件下制作的2个触控面板用导电性基板进行积层，据此也制作了触控面板用积层导电性基板。
[实施例3]
除了作为绝缘体基材使用了宽度为500mm、厚度为100μm的环烯聚合物树脂制树脂膜、即、绝缘体基材的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，基于JISK7361-1(2011)对所用的环烯聚合物树脂制绝缘体基材进行了全光线透过率的评价，据此可确认到该全光线透过率为92％。另外，进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示的蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为25％。
另外，与实施例1同样地，对在相同条件下所制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[实施例4]
除了在镀铜膜形成步骤中向镀铜液添加了10质量ppm的SPS和将镀铜膜的膜厚设为4μm的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示的蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对在相同条件下制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[实施例5]
除了在镀铜膜形成步骤向镀铜液添加了5质量ppm的SPS和将镀铜膜的膜厚设为0.4μm的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，在进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可知该硫磺浓度与表1所示的蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对相同条件下制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[实施例6]
除了在镀铜膜形成步骤中向镀铜液添加了5质量ppm的SPS和将成膜了的镀铜膜的膜厚设为了0.3μm的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，在进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对相同条件下制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[实施例7]
除了在镀铜膜形成步骤中向镀铜液添加了10质量ppm的SPS和将成膜了的镀铜膜的膜厚设为了4.1μm的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，在进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对相同条件制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[比较例1]
除了在镀铜膜形成步骤中向镀铜液添加了1质量ppm的SPS的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可确认到该硫磺浓度与表1所示的蚀刻后的测定值相同。
对介由绝缘体基材的底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对相同条件下制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[比较例2]
除了在镀铜膜形成步骤中向镀铜液添加了40质量ppm的SPS的外，与实施例1同样地制作了触控面板用导电性基板，并进行了评价。评价结果示于表1。
这里需要说明的是，进行了镀铜膜的成膜后，在对镀铜膜的另一个面进行蚀刻前，採用上述方法对从镀铜膜的另一个面的表面开始至深度0.3μm为止的镀铜膜中的硫磺浓度进行了测定，据此可知该硫磺浓度与表1所示的蚀刻后的测定值相同。
介由绝缘体基材对底层金属层表面的正反射率进行了测定，据此可确认到该正反射率为28％。
另外，与实施例1同样地，对相同条件下制作的2个触控面板用导电性基板进行了积层，据此也制作了触控面板用积层导电性基板。
[表1]
从表1的结果可知，就实施例1～7而言，可确认到，镀铜膜的另一个面的表面粗糙度Ra为0.01μm以上、0.15μm以下，镀铜膜的另一个面的反射率也充分地降低为30％以下。另外，就实施例1～5而言，还可确认到，配线形状评价也为〇，藉由蚀刻步骤获得了预期的配线图案。
就实施例6而言，由于镀铜膜的膜厚为0.3μm，而铜层的膜厚则薄为0.4μm，故，所获得的配线图案中存在比预期的配线宽度还窄的部分。为此，配线形状评价为△。
另外，就实施例7而言，由于镀铜膜的膜厚为4.1μm，而铜层的膜厚则厚为4.2μm，故，在进行图案化步骤内的蚀刻步骤时，配线图案的一部分发生了侧蚀，包括了与预期的配线宽度不同的部分。为此，配线形状评价为△。
另一方面，在比较例1中可确认到，镀铜膜的另一个面的表面粗糙度Ra小为0.009μm，镀铜膜的另一个面的反射率高为31％。另外，在图案化步骤内的蚀刻步骤中，由于相对于镀铜膜的蚀刻液的反应性较低，发生了溶解残余，故，配线形状的评价为×。
另外，在比较例2中可确认到，由于镀铜膜的另一个面的表面粗糙度高为0.16μm，故，镀铜膜表面的反射率被充分地抑制为9％。然而，还可确认到，由于在蚀刻步骤中掩膜发生了剥离，掩膜和镀铜膜的另一个面之间出现了间隙，故，配线形状的评价结果为，所形成的配线图案的直线性发生了恶化。
另外，就实施例1～7所制作的触控面板用积层导电性基板而言，如图3A和图3B所示，藉由目视可确认到包括网状的配线图案。另一方面，在比较例1中，如上所述，由于配线图案发生了溶解残余，故，不能作为包括网状配线图案的触控面板用积层导电性基板来使用。另外，在比较例2中，由于配线图案的直线性不良，也不能作为具有预期的网状配线图案的触控面板用积层导电性基板来使用。
以上藉由实施方式和实施例等对触控面板用导电性基板和触控面板用导电性基板的制造方法进行了说明，然而，本发明并不限定于上述实施方式和实施例等。在权利要求书内记载的本发明的要旨的范围内，可进行各种各样的变形和变更。
本申请主张基于2014年7月31日向日本国专利厅申请的“特愿2014-157061号”的优先权，并将“特愿2014-157061号”的所有内容援用于本国际申请。
符号说明
10A、10B、20、201、202、40触控面板用导电性基板
11、111、112绝缘体基材
11a、111a、112a第1主平面
11b、111b、112b第2主平面
12、121、122、22、221、222、421、422底层金属层
13、131、132、23、231、232、431、432铜薄膜层
14、141、142、24、241、242、441、442镀铜膜
30触控面板用积层导电性基板

Claims (8)

1.一种触控面板用导电性基板，具备：
绝缘体基材；
底层金属层，配置在所述绝缘体基材的至少一个面上，并含有镍；
铜薄膜层，配置在所述底层金属层上；及
镀铜膜，配置在所述铜薄膜层上，并具有与所述铜薄膜层相对的一个面和位于所述一个面的相反侧的另一个面，
其中，从所述镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内的硫磺浓度为10质量ppm以上、150质量ppm以下，
所述镀铜膜的另一个面的表面粗糙度(Ra)为0.01μm以上、0.15μm以下。
2.根据权利要求1所述的触控面板用导电性基板，其中：
所述绝缘体基材为从聚酰胺系膜、聚酯系膜、聚萘二甲酸乙二醇酯系膜、环烯系膜、聚酰亚胺系膜、及聚碳酸酯系膜中选择的任意的树脂基板。
3.根据权利要求1或2所述的触控面板用导电性基板，其中：
所述绝缘体基材的全光线透过率为90％以上。
4.根据权利要求1至3的任一项所述的触控面板用导电性基板，其中：
所述底层金属层的介由所述绝缘体基材的波长为400nm以上、700nm以下的范围内的平均正反射率为30％以下。
5.根据权利要求1至4的任一项所述的触控面板用导电性基板，其中：
由所述铜薄膜层和所述镀铜膜所组成的铜层的膜厚为0.5μm以上、4.1μm以下。
6.根据权利要求1至5的任一项所述的触控面板用导电性基板，其中：
在所述镀铜膜的上还具备黑化层，
所述黑化层含有镍。
7.根据权利要求6所述的触控面板用导电性基板，其中：
所述黑化层的波长为400nm以上、700nm以下的范围内的平均正反射率为30％以下。
8.一种触控面板用导电性基板的制造方法，具有：
底层金属层形成步骤，在绝缘体基材的至少一个面上形成含有镍的底层金属层；
铜薄膜层形成步骤，在所述底层金属层上形成铜薄膜层；及
镀铜膜形成步骤，在所述铜薄膜层上形成具有与所述铜薄膜层相对的一个面和位于所述一个面的相反侧的另一个面的镀铜膜，
其中，从所述镀铜膜的另一个面的表面开始至0.3μm为止的深度范围内的硫磺浓度为10质量ppm以上、150质量ppm以下，
藉由使所述镀铜膜的另一个面的表面粗糙度(Ra)为0.01μm以上、0.15μm以下的方式对所述镀铜膜进行成膜。
CN201580040634.2A 2014-07-31 2015-07-30 触控面板用导电性基板、触控面板用导电性基板的制造方法 Active CN106575172B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014157061 2014-07-31
JP2014-157061 2014-07-31
PCT/JP2015/071690 WO2016017773A1 (ja) 2014-07-31 2015-07-30 タッチパネル用導電性基板、タッチパネル用導電性基板の製造方法

Publications (2)

Publication Number Publication Date
CN106575172A true CN106575172A (zh) 2017-04-19
CN106575172B CN106575172B (zh) 2022-04-29

Family

ID=55217669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580040634.2A Active CN106575172B (zh) 2014-07-31 2015-07-30 触控面板用导电性基板、触控面板用导电性基板的制造方法

Country Status (5)

Country Link
JP (1) JP6497391B2 (zh)
KR (1) KR102344716B1 (zh)
CN (1) CN106575172B (zh)
TW (1) TWI671663B (zh)
WO (1) WO2016017773A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326277A (zh) * 2018-12-17 2020-06-23 日东电工株式会社 导电性薄膜

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139018A (ja) * 2015-07-31 2018-09-06 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
JP6613995B2 (ja) * 2016-04-05 2019-12-04 住友金属鉱山株式会社 硬化層を備えた基板を有する積層体フィルム
JP6597459B2 (ja) * 2016-04-05 2019-10-30 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
JP6531699B2 (ja) * 2016-04-05 2019-06-19 住友金属鉱山株式会社 導電性基板
JP6597487B2 (ja) * 2016-06-15 2019-10-30 住友金属鉱山株式会社 電極基板フィルム及びその製造方法
JP7049759B2 (ja) * 2016-07-12 2022-04-07 住友金属鉱山株式会社 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP6848243B2 (ja) * 2016-07-25 2021-03-24 住友金属鉱山株式会社 導電性基板の製造方法
TWI732892B (zh) * 2016-07-26 2021-07-11 日商松下知識產權經營股份有限公司 透視型電極用積層板、透視型電極素材、組件及透視型電極用積層板之製造方法
JP7262218B2 (ja) * 2018-12-17 2023-04-21 日東電工株式会社 保護フィルム付き導電性フィルム及び導電性フィルムの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853452A (zh) * 2003-12-05 2006-10-25 揖斐电株式会社 多层印制线路板
CN101917819A (zh) * 2005-06-13 2010-12-15 揖斐电株式会社 印刷线路板
US20110129688A1 (en) * 2008-08-07 2011-06-02 Junichi Ito Plated product having copper thin film formed thereon by electroless plating
CN102637637A (zh) * 2012-04-28 2012-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103731974A (zh) * 2012-10-16 2014-04-16 住友金属矿山株式会社 2层挠性基板及以2层挠性基板作为基材的印刷布线板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP4771552B2 (ja) * 2005-10-05 2011-09-14 Ｊｘ日鉱日石金属株式会社 ２層フレキシブル基板
WO2008126522A1 (ja) * 2007-03-15 2008-10-23 Nippon Mining & Metals Co., Ltd. 銅電解液及びそれを用いて得られた２層フレキシブル基板
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP5267403B2 (ja) * 2009-09-29 2013-08-21 大日本印刷株式会社 タッチパネル用電極フィルム、該タッチパネル用電極フィルムの製造方法及びタッチパネル
JP5645581B2 (ja) * 2010-10-05 2014-12-24 富士フイルム株式会社 タッチパネル
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP5224203B1 (ja) * 2012-07-11 2013-07-03 大日本印刷株式会社 タッチパネルセンサ、タッチパネル装置および表示装置
JP2015533682A (ja) * 2012-08-31 2015-11-26 エルジー・ケム・リミテッド 伝導性構造体およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853452A (zh) * 2003-12-05 2006-10-25 揖斐电株式会社 多层印制线路板
CN101917819A (zh) * 2005-06-13 2010-12-15 揖斐电株式会社 印刷线路板
US20110129688A1 (en) * 2008-08-07 2011-06-02 Junichi Ito Plated product having copper thin film formed thereon by electroless plating
CN102112660A (zh) * 2008-08-07 2011-06-29 吉坤日矿日石金属有限公司 通过非电解镀形成铜薄膜的镀件
CN102637637A (zh) * 2012-04-28 2012-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103731974A (zh) * 2012-10-16 2014-04-16 住友金属矿山株式会社 2层挠性基板及以2层挠性基板作为基材的印刷布线板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326277A (zh) * 2018-12-17 2020-06-23 日东电工株式会社 导电性薄膜
CN111326277B (zh) * 2018-12-17 2023-08-25 日东电工株式会社 导电性薄膜

Also Published As

Publication number Publication date
TWI671663B (zh) 2019-09-11
TW201629725A (zh) 2016-08-16
KR102344716B1 (ko) 2021-12-30
KR20170037969A (ko) 2017-04-05
CN106575172B (zh) 2022-04-29
JP6497391B2 (ja) 2019-04-10
WO2016017773A1 (ja) 2016-02-04
JPWO2016017773A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
CN106575172A (zh) 触控面板用导电性基板、触控面板用导电性基板的制造方法
US10168842B2 (en) Conductive substrate, conductive substrate laminate, method for producing conductive substrate, and method for producing conductive substrate laminate
JP6597459B2 (ja) 導電性基板、導電性基板の製造方法
TWI655570B (zh) Conductive substrate, laminated conductive substrate, method for producing conductive substrate, and method for producing laminated conductive substrate
WO2016190224A1 (ja) 黒化めっき液、導電性基板
WO2017130865A1 (ja) 黒化めっき液、導電性基板の製造方法
JP7071915B2 (ja) 導電性基板
TWI791429B (zh) 黑化鍍液、導電性基板之製造方法
CN107850966B (zh) 导电性基板
JPWO2018193940A1 (ja) 導電性基板
TWI702522B (zh) 導電性基板、導電性基板之製造方法
CN108495749B (zh) 导电性基板
TWI701134B (zh) 導電性基板、導電性基板之製造方法
JP6447185B2 (ja) 導電性基板の製造方法、積層導電性基板の製造方法
WO2017130866A1 (ja) 黒化めっき液、導電性基板の製造方法
CN108027689A (zh) 有机皮膜的制造方法、导电性基板的制造方法、有机皮膜制造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant