CN106571312B - 一种FinFET器件接触电阻的测量结构及测量方法、电子装置 - Google Patents

Abstract

本发明涉及一种FinFET器件接触电阻的测量结构及测量方法、电子装置。所述测量结构包括半导体衬底；若干鳍片(103)，位于所述半导体衬底的上方；栅极阵列(102)，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；源漏，位于所述栅极阵列中栅极的两侧；接触孔(101)，位于所述源漏的上方。通过所述测量结构可以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。

Description

一种FinFET器件接触电阻的测量结构及测量方法、电子装置

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种FinFET器件接触电阻的测量结构及测量方法、电子装置。

背景技术

随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

随着半导体器件尺寸的不断缩小，在FinFET器件中接触电阻以及源漏外延电阻对器件的性能的影响变得更加严重，其中接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻对于器件性能的调节和控制非常重要，但是目前的测试结构和方法很难将接触电阻和源漏外延电阻从总的电阻中解耦。

因此，为了解决目前存在的上述各种问题，需要对电阻测试结构和方法进行改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明涉及一种FinFET器件中电阻的测量结构，包括：

半导体衬底；

若干鳍片，位于所述半导体衬底的上方；

栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，所述栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；

源漏，位于所述栅极阵列中栅极的两侧；

接触孔，位于所述源漏的上方。

可选地，所述若干鳍片包括平行设置的若干行。

可选地，所述第一虚拟栅极和所述第二虚拟栅极的宽度相同。

可选地，所述第一栅极的宽度小于所述第二栅极的宽度，所述第二栅极的宽度小于所述第三栅极的宽度。

可选地，所述源漏为抬升源漏。

本发明还提供了一种基于上述测量结构的测量方法，包括：

步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；

步骤S2：测量所述第一栅极和所述第一虚拟栅极之间所述接触孔的电压V2以及两个所述第一栅极之间所述接触孔的电压V1，并测量所述第一栅极外侧的所述接触孔中的电流I，并根据V1、V2和I计算相应的电阻R1，R2；

步骤S3：将所述第一虚拟栅极和所述第二虚拟栅极断开，分别导通宽度不同的所述第一栅极、所述第二栅极和所述第三栅极，以分别得到不同宽度的栅极对应的电阻，并通过线性回归分析，得到宽度为0时的电阻R0；

步骤S4：根据R0、R1和R2计算接触电阻Rc、源漏延伸电阻Re和沟道电阻Rch。

可选地，在所述步骤S2中，所述R1＝2(Rc+Re)+Rch，R2＝3Rc+4Re+2Rch，其中，Rc＝2R1-R2。

可选地，所述步骤S3包括：

步骤S31：所述第一栅极、所述第二栅极和所述第三栅极的宽度分别为L1，L2和L3；

步骤S32：在所述第一栅极、所述第二栅极和所述第三栅极上施加电压V0，并分别测量所述第一栅极、所述第二栅极和所述第三栅极中的电流；

步骤S33：计算所述第一栅极、所述第二栅极和所述第三栅极对应的电阻R01，R02和R03；

步骤S34：根据所述L1、所述L2和所述L3与对应的所述R01、所述R02和所述R03绘制线性曲线，并反向延长所述线性曲线至宽度为0，得到R0，其中R0＝2(Rc+Re)。

可选地，所述Rch＝R1-R0，所述Re＝R0/2-2R1+R2。

本发明还提供了一种电子装置，包括上述的FinFET器件中电阻的测量结构。

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量结构，通过所述测量结构可以将接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1c为本发明的实施方式中所述FinFET器件中电阻的测量结构的示意图；

图2为本发明的实施方式中FinFET器件中电阻的测量方法流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

实施例一

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量结构，所述测量结构如图1a-1c所示。

如图1a-1b所示，所述测量结构包括：

半导体衬底；

若干鳍片103，位于所述半导体衬底的上方；

栅极阵列102，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同，其中所述第一栅极的数目为两个且宽度相同；

源漏，位于所述栅极阵列中栅极的两侧；

接触孔101，位于所述源漏的上方。

其中，所述半导体衬底(图中未示出)，可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

可选地，所述测量结构基于NMOS结构或PMOS结构，但并不局限于所述示例，在本发明的具体实施方式中，所述半导体衬底为P型半导体衬底，并在所述P型半导体衬底中形成N阱，例如在所述半导体衬底中轻掺杂N型杂质，例如P、As，以在P型衬底上扩散N型区，形成所述N阱区。

其中，所述鳍片103位于所述N阱中，具体的形成方法包括：在N阱上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻P阱以在其上形成鳍片结构。

所述若干鳍片103包括若干行，并且所述若干行可以平行设置，如图1a-1b所示。

可选地，在所述N阱上还形成可以有隔离材料层，所述隔离材料层填充所述鳍片周围的间隙并且部分覆盖所述鳍片103的底部，以形成目标高度的鳍片。

具体地，所述沉积隔离材料层的形成方法可以包括：沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。然后回蚀刻所述隔离材料层，至所述鳍片的目标高度。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。

其中，所述栅极阵列102，位于所述鳍片上方并且环绕所述鳍片，在纵向上所述栅极阵列环绕并完全覆盖所述鳍片，在横向上，所述栅极阵列的两侧仍露出鳍片的两端。

其中，所述栅极阵列至少包括依次设置的具有相同宽度的两个第一栅极1021、一个第一虚拟栅极1022、一个第二栅极1023、一个第二虚拟栅极1024和一个第三栅极1025。

其中，所述第一栅极1021、所述第二栅极1023与所述第三栅极1025之间宽度彼此不同，以用于在后续的步骤中测量不同宽度时对应的电阻。

可选地，所述第一栅极1021的宽度小于所述第二栅极1023的宽度，所述第二栅极1023的宽度小于所述第三栅极1025的宽度。或者所述第一栅极1021的宽度大于所述第二栅极1023的宽度，所述第二栅极1023的宽度大于所述第三栅极1025的宽度。但并不局限于所述示例，只要三者之间的宽度不同即可。

此外，所述栅极的数目并不局限于所述第一栅极1021、所述第二栅极1023与所述第三栅极1025三个，还可以包含更多，以便在后续的线性回归分析中具有更高的精确度。

进一步，所述第一虚拟栅极1022和所述第二虚拟栅极1024具有相同的宽度。

其中，所述栅极阵列中的栅极结构可以选用本领域常用的半导体材料，例如可以选用硅、多晶硅等，并不局限于某一种，在此不再一一列举。

在所述栅极结构的两侧还形成有源漏(图中未示出)，其中所述源漏可以为抬升源漏。

其中，在所述NMOS结构中所述抬升源漏可以选用拉应力材料层，例如可以选用SiC等材料，以改进电子性能，但是并不局限于所述材料。或者在所述PMOS结构中所述抬升源漏可以选用SiGe等材料，以改进电子性能，但是并不局限于所述材料。

以NMOS为例进行说明，在所述NMOS栅极两侧的所述隔离材料层中形成第一凹槽，可选地，所述第一凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述NMOS源漏区，在所述干法蚀刻中可以选用CF₄、CHF₃，另外加上N₂、CO₂、O₂中的一种作为蚀刻气氛，其中气体流量为CF₄ 10-200sccm，CHF₃ 10-200sccm，N₂或CO₂或O₂ 10-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。

接着，在所述第一凹槽中外延生长第一应力层，以形成NMOS源漏。

所述第一应力层可以选用SiC层，可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种形成所述第二应力层。

其中，所述源漏位于所述栅极结构的两侧，如图1a-1b所示。

接触孔101可以选用常用的导电材料，以和所述抬升源漏形成电连接，例如可以选用接触电阻较小的金属材料，比如可以选择铜、铝等。

所述接触孔101的形成方法可以包括：蚀刻覆盖所述鳍片和抬升源漏的第二层间介质层，形成接触孔开口，具体地，在本发明中蚀刻所述第二层间介质层，露出所述NMOS栅极结构两侧的源漏，然后采用导电材料填充所述接触孔开口，形成接触孔，与NMOS栅极结构两侧的源漏以及多晶硅栅极形成电连接，具体地，所述导电材料可以选择铜、铝等常用导电材料，填充完所述接触孔后接着执行一化学机械平坦化步骤。

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量结构，通过所述测量结构可以将接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。

实施例二

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量方法，包括：

步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；

步骤S2：测量所述第一栅极和所述第一虚拟栅极之间的电压V2以及两个所述第一栅极之间的电压V1，并测量所述第一栅极外侧的所述接触孔中的应力电流I，并计算相应的电阻R1，R2；

步骤S3：将所述第一虚拟栅极和所述第二虚拟栅极断开，分别导通宽度不同的所述第一栅极、所述第二栅极和所述第三栅极，以分别得到不通过宽度时对应的电阻，并通过线性回归分析，得到宽度为0时的电阻R0；

步骤S4：根据R0、R1和R2计算接触电阻Rc、源漏延伸电阻Re和沟道电阻Rch。

在所述步骤S1中，两个所述第一栅极1021和所述第一虚拟栅极1022上导通，如图1a所示，并且测量所述最左侧第一栅极1021左侧的接触孔上的电流I，然后测量所述第一栅极和所述第一虚拟栅极之间的电压V2以及两个所述第一栅极之间的电压V1，并测量所述第一栅极外侧的所述接触孔中的应力电流I，并计算相应的电阻R1，R2，其中，R1＝V1/I，R2＝V2/I，在所述步骤S2中，所述R1＝2(Rc+Re)+Rch，R2＝3Rc+4Re+2Rch，通过计算可以得到：Rc＝2R1-R2。

其中，所述步骤S3包括：

步骤S31：所述第一栅极、所述第二栅极和所述第三栅极的宽度分别为L1，L2和L3；

步骤S32：在所述第一栅极、所述第二栅极和所述第三栅极上施加电压V0，并分别测量所述第一栅极、所述第二栅极和所述第三栅极中的电流，如图1b所示；

在该步骤中V0＝0.05或者0.1V，其中，所述第一栅极、所述第二栅极和所述第三栅极中的电流分为I01、I02和I03，其中，R01＝V0/I01，R02＝V0/I02，R03＝V0/I03；

步骤S33：计算所述第一栅极、所述第二栅极和所述第三栅极对应的电阻R01，R02和R03；

步骤S34：根据所述L1，L2和L3与R01，R02和R03绘制线性曲线，如图1c所示，所述曲线呈线性直线，并反向延长所述线性曲线至宽度为0，得到R0，其中R0＝2(Rc+Re)。

其中所述R0是指不包含源漏外延电阻的情况。

其中，所述Rc＝2R1-R2，Rch＝R1-R0，Re＝R0/2-2R1+R2。

本发明通过所述测量方法可以将接触电阻和源漏外延电阻从总的电阻中解耦，以分别精确的测量得到接触电阻、源漏外延电阻和沟道电阻，可以进一步提高器件性能和控制。

图2为本发明的实施方式中FinFET器件中电阻的测量方法流程图，包括：

步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；

步骤S2：测量所述第一栅极和所述第一虚拟栅极之间所述接触孔的电压V2以及两个所述第一栅极之间所述接触孔的电压V1，并测量所述第一栅极外侧的所述接触孔中的电流I，并根据V1、V2和I计算相应的电阻R1，R2；

步骤S3：将所述第一虚拟栅极和所述第二虚拟栅极断开，分别导通宽度不同的所述第一栅极、所述第二栅极和所述第三栅极，以分别得到不同宽度的栅极对应的电阻，并通过线性回归分析，得到宽度为0时的电阻R0；

步骤S4：根据R0、R1和R2计算接触电阻Rc、源漏延伸电阻Re和沟道电阻Rch。

实施例三

本发明还提供了一种电子装置，包括实施例一所述的测试结构。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述测试结构的中间产品。本发明实施例的电子装置，由于使用了上述的测试结构，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种FinFET器件中电阻的测量结构，包括：

半导体衬底；

若干鳍片，位于所述半导体衬底的上方；

栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列至少包括依次设置的第一栅极、第一虚拟栅极、第二栅极、第二虚拟栅极和第三栅极，其中，所述栅极阵列至少包括两个宽度相同的所述第一栅极，所述第一栅极、所述第二栅极与所述第三栅极之间宽度彼此不同；以及

源漏，位于所述栅极阵列中栅极的两侧；

接触孔，位于所述源漏的上方。

2.根据权利要求1所述的测量结构，其特征在于，所述若干鳍片包括平行设置的若干行。

3.根据权利要求1所述的测量结构，其特征在于，所述第一虚拟栅极和所述第二虚拟栅极的宽度相同。

4.根据权利要求1所述的测量结构，其特征在于，所述第一栅极的宽度小于所述第二栅极的宽度，所述第二栅极的宽度小于所述第三栅极的宽度。

5.根据权利要求1所述的测量结构，其特征在于，所述源漏为抬升源漏。

6.一种基于权利要求1至5之一所述测量结构的测量方法，包括：

步骤S1：在两个所述第一栅极和所述第一虚拟栅极上施加电压，以导通所述第一栅极和所述第一虚拟栅极；

步骤S2：测量所述第一栅极和所述第一虚拟栅极之间所述接触孔的电压V2以及两个所述第一栅极之间所述接触孔的电压V1，并测量所述第一栅极外侧的所述接触孔中的电流I，并根据V1、V2和I计算相应的电阻R1，R2；

步骤S3：将所述第一虚拟栅极和所述第二虚拟栅极断开，分别导通宽度不同的所述第一栅极、所述第二栅极和所述第三栅极，以分别得到不同宽度的所述第一栅极、所述第二栅极和所述第三栅极对应的电阻，并通过线性回归分析获取测试电阻随栅极宽度变化的线性曲线，在所述线性曲线中得到栅极宽度为0时对应的测试电阻的阻值为电阻R0；

步骤S4：根据R0、R1和R2计算接触电阻Rc＝2R1-R2、源漏延伸电阻Re＝R0/2-2R1+R2和沟道电阻Rch＝R1-R0。

7.根据权利要求6所述的方法，其特征在于，所述步骤S3包括：

步骤S31：所述第一栅极、所述第二栅极和所述第三栅极的宽度分别为L1，L2和L3；

步骤S32：在所述第一栅极、所述第二栅极和所述第三栅极上施加电压V0，并分别测量所述第一栅极、所述第二栅极和所述第三栅极中的电流；

步骤S33：计算所述第一栅极、所述第二栅极和所述第三栅极对应的电阻R01，R02和R03；

步骤S34：根据所述L1、所述L2和所述L3与对应的所述R01、所述R02和所述R03绘制线性曲线，并反向延长所述线性曲线至宽度为0，得到R0，其中R0＝2(Rc+Re)。

8.一种电子装置，包括权利要求1至5之一所述的FinFET器件中电阻的测量结构。

Images