CN106558619A - 复合型场效应晶体管及其制备方法、控制器 - Google Patents

复合型场效应晶体管及其制备方法、控制器 Download PDF

Info

Publication number
CN106558619A
CN106558619A CN201610883828.5A CN201610883828A CN106558619A CN 106558619 A CN106558619 A CN 106558619A CN 201610883828 A CN201610883828 A CN 201610883828A CN 106558619 A CN106558619 A CN 106558619A
Authority
CN
China
Prior art keywords
effect transistor
laterally diffused
drift region
diffused mos
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610883828.5A
Other languages
English (en)
Other versions
CN106558619B (zh
Inventor
毛焜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Semiconducto Ltd By Share Ltd
Original Assignee
Shanghai Semiconducto Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Semiconducto Ltd By Share Ltd filed Critical Shanghai Semiconducto Ltd By Share Ltd
Priority to CN201610883828.5A priority Critical patent/CN106558619B/zh
Publication of CN106558619A publication Critical patent/CN106558619A/zh
Application granted granted Critical
Publication of CN106558619B publication Critical patent/CN106558619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种复合型场效应晶体管及其制备方法、控制器；复合型场效应晶体管包括横向扩散MOS晶体管和结型场效应晶体管，横向扩散MOS晶体管和结型场效应晶体管共用相同的漏端，结型场效应晶体管位于横向扩散MOS晶体管的边缘，结型场效应晶体管漂移区的长度大于横向扩散MOS晶体管漂移区的长度。本发明仅仅增大了整个器件的边缘部分区域的面积，提高了结型场效应晶体管的开态耐压，同时保持关态耐压不变。

Description

复合型场效应晶体管及其制备方法、控制器
技术领域
本发明涉及集成电路技术领域，尤其涉及一种高开态耐压的复合型场效应晶体管及其制备方法、采用该复合型场效应晶体管的控制器。
背景技术
在高压集成电路中，通常使用高压横向扩散MOS晶体管(LDMOS)或者高压结型场效应晶体管(JFET)作为耐高压器件。横向高压功率器件作为高压启动和供电器件，广泛应用于AC-DC电源管理和LED驱动芯片中。采用的技术包括跑道型LDMOS(Laterally DiffusedMOS，横向扩散MOS管)结构、降低表面场技术(RESURF)，这些都是成熟的、被广泛研究和应用的技术。当电路同时需要高压LDMOS和高压JFET时，必须采用单独的高压LDMOS和高压JFET这两种分立元件，而高压LDMOS和高压JFET会占用较大的芯片面积。复合型场效应晶体管包括：LDMOS和JFET，即高压JFET与高压LDMOS共用漏端和漂移区，较之于传统独立型JFET，大大节省了芯片面积。
参考图1，现有复合型场效应晶体管俯视图，图中，11为横向扩散MOS管LDMOS、111为漏端(Drain)、112为源端(Source)、113为栅电极(Sense)、114为n型漂移区、12为结型场效应晶体管JFET。JFET位于跑道型LDMOS的侧面，JFET与LDMOS共用相同长度的漂移区，即LD_JFET等于LD_LD。由于LDMOS漂移区长度的限制，导致其开态耐压(ON-BV)远小于关态耐压(OFF-BV)。在已有技术中，700V器件的OFF-BV达到将近800V，而ON-BV通常只有600V左右。同样500V器件OFF-BV能达到550V，而ON-BV通常只有300V左右。由于JFET常在高压状态开启，若ON-BV远小于OFF-BV，较高的高压脉冲会在JFET开态时损伤器件，严重时会造成器件烧毁，因此提升JFET的ON-BV是非常有必要的。
发明内容
本发明的目的在于，针对现有技术中复合型场效应晶体管由于LDMOS漂移区长度的限制，导致其开态耐压远小于关态耐压的技术问题，提供一种复合型场效应晶体管及其制备方法，实现显著提高JFET的开态耐压，同时保持关态耐压不变。
为实现上述目的，本发明提供了一种复合型场效应晶体管，所述复合型场效应晶体管包括横向扩散MOS晶体管和结型场效应晶体管，所述横向扩散MOS晶体管和所述结型场效应晶体管共用相同的漏端，所述结型场效应晶体管位于所述横向扩散MOS晶体管的边缘，所述结型场效应晶体管漂移区的长度大于所述横向扩散MOS晶体管漂移区的长度。
为实现上述目的，本发明还提供了一种用于开关电源的控制器，所述控制器采用本发明所述的复合型场效应晶体管。
为实现上述目的，本发明还提供了一种LED驱动器，包括开关电源，所述开关电源的控制器采用本发明所述的复合型场效应晶体管。
为实现上述目的，本发明还提供了一种制备复合型场效应晶体管的方法，包括下述步骤：1)在p型衬底上注入n型离子，随后高温推结形成n型漂移区，其中复合型场效应晶体管中的结型场效应晶体管位于复合型场效应晶体管中的横向扩散MOS晶体管的边缘，所述结型场效应晶体管漂移区的长度大于所述横向扩散MOS晶体管漂移区的长度；2)淀积多晶硅，刻蚀形成所述横向扩散MOS晶体管的多晶硅栅区；3)通过自对准形成源区、漏区、N+保护环、P+保护环；4)刻蚀欧姆孔并淀积金属层形成源端、漏端以及栅电极。
本发明的优点在于：本发明所述的复合型场效应晶体管仅仅增大了整个器件的边缘部分区域的面积，其较之于整个功率管面积(高度通常大于1000μm，横向尺寸大于200μm)的增加是非常有限的。带来的好处是提高了结型场效应晶体管的开态耐压，同时保持关态耐压不变。与传统漂移区长度相同的复合型场效应晶体管相比，显著提高了开态耐压，保持关态耐压不变；与传统独立型场效应晶体管相比，大大节省了芯片面积。且，本发明在结型场效应晶体管与横向扩散MOS晶体管之间设置过渡区，过渡区的漂移区长度逐渐变化，使得高压关态下电场分布逐渐变化，且结型场效应晶体管高压开启时，越靠近主体横向扩散MOS晶体管区域，电流越小。
附图说明
图1，现有复合型场效应晶体管俯视图；
图2，本发明所述的复合型场效应晶体管第一实施例所示的俯视图；
图3，本发明所述的复合型场效应晶体管与传统结构复合型场效应晶体管的击穿特性实验测试结果曲线图；
图4，本发明所述的复合型场效应晶体管第二实施例所示的俯视图；
图5，本发明所述的复合型场效应晶体管第三实施例所示的俯视图；
图6A-6D，本发明所述的复合型场效应晶体管不同实施例所示的剖面结构示意图。
具体实施方式
下面结合附图对本发明提供的复合型场效应晶体管及其制备方法、控制器做详细说明。
参考图2，本发明所述的复合型场效应晶体管第一实施例所示的俯视图。所述的复合型场效应晶体管包括横向扩散MOS晶体管21和结型场效应晶体管22，所述横向扩散MOS晶体管21和所述结型场效应晶体管22共用相同的漏端(Drain)211，所述结型场效应晶体管22位于所述横向扩散MOS晶体管21的边缘，所述结型场效应晶体管22漂移区的长度LD_JFET大于所述横向扩散MOS晶体管21漂移区的长度LD_LD。本实施例中，所述结型场效应晶体管22位于所述横向扩散MOS晶体管21的一侧面(图示为右侧区域)；在其它实施例中，所述结型场效应晶体管22也可以位于所述横向扩散MOS晶体管21的漏终端或顶部。本发明通过增加了JFET漂移区长度LD_JFET，提高了JFET的开态耐压(ON-BV)。图中，212为源端(Source)，213为栅电极(Sense)，214为n型漂移区。
可选的，所述横向扩散MOS晶体管21和所述结型场效应晶体管22均是增强型N型场效应晶体管。
优选的，所述结型场效应晶体管22漂移区的长度LD_JFET比所述横向扩散MOS晶体管21漂移区(即JFET以外区域)的长度LD_LD长10％-100％。优选的，所述横向扩散MOS晶体管21漂移区的长度LD_LD范围约为20μm-100μm；所述结型场效应晶体管22漂移区的长度LD_JFET范围约为25μm-140μm。所述结型场效应晶体管22的宽度Wch决定JFET开态时的电流大小，根据应用要求通常为20μm-200μm。这种结构带来的好处是较之传统结构，JFET的ON-BV显著增加，最大可达到OFF-BV的值，该结构适用于200V-900V器件。所述的复合型场效应晶体管剖面结构可以采用各种RESURF(Reduced SURface Field，降低表面电场)技术，见后文详述。
优选的，所述结型场效应晶体管22漂移区与所述横向扩散MOS晶体管21漂移区相接的两侧分别设有第一过渡区23和第二过渡区24，所述第一过渡区23和第二过渡区24的漂移区长度均为从所述横向扩散MOS晶体管21漂移区向所述结型场效应晶体管22漂移区逐渐增加。在JFET与LDMOS之间设置过渡区，过渡区的漂移区长度是逐渐变化的，使得高压关态下电场分布逐渐变化，且JFET高压开启时，越靠近主体LDMOS区域，电流越小。通过设置过渡区，避免了电场分布在不同漂移区边界突变造成的OFF-BV下降，以及避免了在JFET开启时无法稀释掉JFET电流的问题，进一步有效地提高ON-BV。
所述第一过渡区23和第二过渡区24的宽度Wtr均大于0μm。过渡区Wtr越宽，在固定LD_JFET尺寸下ON-BV提升幅度越大，反之就越小。具体地，在实际的芯片版图设计中，可以设置JFET对应的漂移区长度和宽度。优选的，所述第一过渡区23和第二过渡区24的宽度Wtr均大于或等于20μm。本实施例中，所述第一过渡区23和第二过渡区24的宽度Wtr相同，在其它实施例中，所述第一过渡区23和第二过渡区24的宽度Wtr也可以不相同。
请一并参考图2、图3，其中，图3为本发明所述的复合型场效应晶体管与传统结构复合型场效应晶体管的击穿特性实验测试结果曲线图，横坐标为电压Vds、竖坐标为电流Ids。由图2可见，本发明仅仅增大了整个器件的右上角区域的面积，其较之于整个功率管面积(高度通常大于1000μm，横向尺寸大于200μm)的增加是非常有限的。图3中，标号31为传统结构复合型场效应晶体管的开态耐压ON-BV，标号32为本发明所述的复合型场效应晶体管的开态耐压ON-BV，标号33为两复合型场效应晶体管的关态耐压OFF-BV；可以看出，对于同样的500V器件，OFF-BV约为546V，传统结构的ON-BV约为465V，本发明的ON-BV约为542V接近OFF-BV，比传统结构提升了约180V，即提升50％。
有上述可知，本发明仅仅增大了整个器件的边缘部分区域的面积，其较之于整个功率管面积(高度通常大于1000μm，横向尺寸大于200μm)的增加是非常有限的。带来的好处是提高了结型场效应晶体管的开态耐压，同时保持关态耐压不变。与传统漂移区长度相同的复合型场效应晶体管相比，显著提高了开态耐压，保持关态耐压不变；与传统独立型场效应晶体管相比，大大节省了芯片面积。且，本发明在结型场效应晶体管与横向扩散MOS晶体管之间设置过渡区，过渡区的漂移区长度逐渐变化，使得高压关态下电场分布逐渐变化，且结型场效应晶体管高压开启时，越靠近主体横向扩散MOS晶体管区域，电流越小。
参考图4，本发明所述的复合型场效应晶体管第二实施例所示的俯视图。其与图2所示实施例的不同之处在于，本实施例中，所述第一过渡区23位于所述横向扩散MOS晶体管21漂移区顶部至所述结型场效应晶体管22漂移区之间的拐角区域。也即，第一过渡区23利用LDMOS的拐角区域实现，未单独占用芯片面积。第一过渡区23利用LDMOS的顶端闲置的拐角区域实现，使得第一过渡区23中漂移区长度逐渐变化的区域面积更大，也即第一过渡区23的过渡区更长；在固定的结型场效应晶体管22漂移区的长度LD_JFET尺寸下，更加有利于ON-BV的提升。在其他结构中，还可以是第二过渡区24利用LDMOS的拐角区域实现。
参考图5，本发明所述的复合型场效应晶体管第三实施例所示的俯视图。其与图2所示实施例的不同之处在于，本实施例中，所述结型场效应晶体管22位于所述横向扩散MOS晶体管21的顶部。
在本实施例中，所述第一过渡区23位于所述横向扩散MOS晶体管21漂移区顶部至所述横向扩散MOS晶体管21漂移区一侧面之间的拐角区域，所述第二过渡区24位于所述横向扩散MOS晶体管21漂移区顶部至所述横向扩散MOS晶体管21漂移区另一侧面之间的拐角区域。也即，两个过渡区均利用LDMOS的拐角区域实现，未单独占用芯片面积，使得两过渡区中漂移区长度逐渐变化的区域面积更大，也即两过渡区的过渡区更长；在固定的长度LD_JFET尺寸下，更加有利于ON-BV的提升。
在其它实施例中，第一过渡区位于所述横向扩散MOS晶体管漂移区顶部至所述横向扩散MOS晶体管漂移区一侧面之间的拐角区域，或第二过渡区位于所述横向扩散MOS晶体管漂移区顶部至所述横向扩散MOS晶体管漂移区另一侧面之间的拐角区域；或者两个过渡区均未利用LDMOS的拐角区域实现。
本发明还提供了一种用于开关电源的控制器，所述控制器采用本发明所述的复合型场效应晶体管。所述控制器的工作电压范围可以为：200V-900V。
本发明还提供了一种LED驱动器，所述LED驱动器包括开关电源，所述开关电源的控制器采用本发明所述的复合型场效应晶体管。
本发明还提供了一种制备复合型场效应晶体管的方法，所述方法包括下述步骤：在p型衬底上注入n型离子，随后高温推结形成n型漂移区，其中复合型场效应晶体管中的结型场效应晶体管位于复合型场效应晶体管中的横向扩散MOS晶体管的边缘，所述结型场效应晶体管漂移区的长度大于所述横向扩散MOS晶体管漂移区的长度；淀积多晶硅，刻蚀形成所述横向扩散MOS晶体管的多晶硅栅区；通过自对准形成源区、漏区、N+保护环、P+保护环；刻蚀欧姆孔并淀积金属层形成源端、漏端以及栅电极。通过本发明所述的方法可以制备出本发明上述的复合型场效应晶体管，以下给出详细解释。
第一步，在p型衬底上注入n型离子，剂量2×1012/cm2到1×1013/cm2，随后高温推结形成n型漂移区(DNW)，结深4μm-16μm。通过设计不同漂移区长度的掩膜版图形实现不同长度的LDMOS漂移区、JFET漂移区。复合型场效应晶体管中的JFET位于复合型场效应晶体管中的LDMOS的边缘(侧面、漏终端或顶部)。JFET漂移区的长度大于LDMOS漂移区的长度。进一步，通过设计不同漂移区长度的掩膜版图形实现不同长度的过渡区。其中，JFET漂移区与LDMOS漂移区相接的两侧分别形成第一过渡区和第二过渡区，所述第一过渡区和第二过渡区的漂移区长度均为从LDMOS漂移区向JFET漂移区逐渐增加。所述第一过渡区和所述第二过渡区宽度可以相同，也可以不相同。
第二步，生长场氧化层，通过离子注入形成Ptop层(表面p型层)或Pbury层(p型隐埋层)；Pbury注入剂量需与第一步中DNW剂量相匹配，满足RESURF原理，注入剂量范围为：1×1012/cm2到1×1013/cm2。该步骤也可跳过，即选择不注入p型层，不同漂移区的P型层由版图绘制的形状来实现。
第三步，淀积多晶硅，刻蚀形成LDMOS的多晶硅栅区。
第四步，通过自对准形成源区、漏区、N+保护环、P+保护环；其注入剂量约为1×1015/cm2到1×1016/cm2。
第五步，刻蚀欧姆孔并淀积金属层形成源端、漏端以及栅电极。
参考图6A-6D，本发明所述的复合型场效应晶体管不同实施例所示的剖面结构示意图。本发明所述的复合型场效应晶体管可以采用各种RESURF技术，漂移区和沟道区不同结构有很多种组合。本发明示出的所述的复合型场效应晶体管沿JFET主体区域从漏端到栅电极端的剖面图主要有如下几种：漂移区分别为Single RESURF结构(如图6A所示)、DoubleRESURF结构(如图6B所示)和Triple RESURF结构(如图6C所示)，其沟道区也是深N阱层(DNW)，以及沟道区是N阱层(NWELL)结构(如图6D所示)。图示中，60为P形衬底、61为漏端、62为源端、63为栅电极、64为深N阱层、65为P阱层、66为表面P型层、67为P型隐埋层、68为N阱层。
如图6A所示，漂移区为DNW(无p型层)，沟道区也为DNW(无p型层)；如图6B所示，漂移区为DNW+Ptop，沟道区为DNW；如图6C所示，漂移区为DNW+Pbury，沟道区为DNW+Pbury；如图6D所示，漂移区为DNW+Pbury，沟道区为NWELL。也即，JFET漂移区如果是DNW也可能包含Ptop、Pbury或无p型层；JFET沟道区如果是DNW也可能包含Ptop、Pbury或无p型层，如果是NWELL则无需p型层。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种复合型场效应晶体管，所述复合型场效应晶体管包括横向扩散MOS晶体管和结型场效应晶体管，其特征在于，所述横向扩散MOS晶体管和所述结型场效应晶体管共用相同的漏端，所述结型场效应晶体管位于所述横向扩散MOS晶体管的边缘，所述结型场效应晶体管漂移区的长度大于所述横向扩散MOS晶体管漂移区的长度。
2.根据权利要求1所述的复合型场效应晶体管，其特征在于，所述结型场效应晶体管漂移区的长度比所述横向扩散MOS晶体管漂移区的长度长10％-100％。
3.根据权利要求1所述的复合型场效应晶体管，其特征在于，所述横向扩散MOS晶体管漂移区的长度范围为：20μm-100μm，所述结型场效应晶体管漂移区的长度范围为：25μm-200μm。
4.据权利要求1所述的复合型场效应晶体管，其特征在于，所述横向扩散MOS晶体管和所述结型场效应晶体管均是增强型N型场效应晶体管。
5.根据权利要求1所述的复合型场效应晶体管，其特征在于，所述结型场效应晶体管位于所述横向扩散MOS晶体管的一侧面、漏终端或顶部。
6.根据权利要求1所述的复合型场效应晶体管，其特征在于，所述结型场效应晶体管漂移区与所述横向扩散MOS晶体管漂移区相接的两侧分别设有第一过渡区和第二过渡区，所述第一过渡区和第二过渡区的漂移区长度均为从所述横向扩散MOS晶体管漂移区向所述结型场效应晶体管漂移区逐渐增加。
7.根据权利要求6所述的复合型场效应晶体管，其特征在于，所述第一过渡区和第二过渡区的宽度均大于或等于20μm。
8.根据权利要求6所述的复合型场效应晶体管，其特征在于，所述第一过渡区和所述第二过渡区宽度相同。
9.根据权利要求6所述的复合型场效应晶体管，其特征在于，当所述结型场效应晶体管位于所述横向扩散MOS晶体管的一侧面时，所述第一过渡区位于所述横向扩散MOS晶体管漂移区顶部至所述结型场效应晶体管漂移区之间的拐角区域。
10.根据权利要求6所述的复合型场效应晶体管，其特征在于，当所述结型场效应晶体管位于所述横向扩散MOS晶体管的顶部时，所述第一过渡区位于所述横向扩散MOS晶体管漂移区顶部至所述横向扩散MOS晶体管漂移区一侧面之间的拐角区域，和/或所述第二过渡区位于所述横向扩散MOS晶体管漂移区顶部至所述横向扩散MOS晶体管漂移区另一侧面之间的拐角区域。
11.一种用于开关电源的控制器，其特征在于，所述控制器采用权利要求1-10任意一项所述的复合型场效应晶体管。
12.根据权利要求11所述的控制器，其特征在于，所述控制器的工作电压范围为：200V-900V。
13.一种LED驱动器，包括开关电源，其特征在于，所述开关电源的控制器采用权利要求1-10任意一项所述的复合型场效应晶体管。
14.一种制备复合型场效应晶体管的方法，其特征在于，包括下述步骤：
1)在p型衬底上注入n型离子，随后高温推结形成n型漂移区，其中复合型场效应晶体管中的结型场效应晶体管位于复合型场效应晶体管中的横向扩散MOS晶体管的边缘，所述结型场效应晶体管漂移区的长度大于所述横向扩散MOS晶体管漂移区的长度；
2)淀积多晶硅，刻蚀形成所述横向扩散MOS晶体管的多晶硅栅区；
3)通过自对准形成源区、漏区、N+保护环、P+保护环；
4)刻蚀欧姆孔并淀积金属层形成源端、漏端以及栅电极。
15.根据权利要求14所述的方法，其特征在于，步骤1)进一步包括：通过设计掩膜版图形，使得所述结型场效应晶体管漂移区与所述横向扩散MOS晶体管漂移区相接的两侧分别形成第一过渡区和第二过渡区，所述第一过渡区和第二过渡区的漂移区长度均为从所述横向扩散MOS晶体管漂移区向所述结型场效应晶体管漂移区逐渐增加。
16.根据权利要求14所述的方法，其特征在于，步骤1)之后进一步包括下述步骤：生长场氧化层，通过离子注入形成表面p型层或p型隐埋层。
CN201610883828.5A 2016-10-10 2016-10-10 复合型场效应晶体管及其制备方法、控制器 Active CN106558619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610883828.5A CN106558619B (zh) 2016-10-10 2016-10-10 复合型场效应晶体管及其制备方法、控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610883828.5A CN106558619B (zh) 2016-10-10 2016-10-10 复合型场效应晶体管及其制备方法、控制器

Publications (2)

Publication Number Publication Date
CN106558619A true CN106558619A (zh) 2017-04-05
CN106558619B CN106558619B (zh) 2023-05-05

Family

ID=58418326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610883828.5A Active CN106558619B (zh) 2016-10-10 2016-10-10 复合型场效应晶体管及其制备方法、控制器

Country Status (1)

Country Link
CN (1) CN106558619B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005071A (zh) * 2006-11-24 2007-07-25 杭州士兰微电子股份有限公司 一种复合型的场效应晶体管结构
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
CN103811546A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 带面结型场效应管的ldmos复合管
JP2015126070A (ja) * 2013-12-26 2015-07-06 サンケン電気株式会社 半導体装置
CN105702678A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 Ldmos和jfet的集成结构及其制造方法
CN206098398U (zh) * 2016-10-10 2017-04-12 上海晶丰明源半导体股份有限公司 复合型场效应晶体管及控制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005071A (zh) * 2006-11-24 2007-07-25 杭州士兰微电子股份有限公司 一种复合型的场效应晶体管结构
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
CN103811546A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 带面结型场效应管的ldmos复合管
JP2015126070A (ja) * 2013-12-26 2015-07-06 サンケン電気株式会社 半導体装置
CN105702678A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 Ldmos和jfet的集成结构及其制造方法
CN206098398U (zh) * 2016-10-10 2017-04-12 上海晶丰明源半导体股份有限公司 复合型场效应晶体管及控制器

Also Published As

Publication number Publication date
CN106558619B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
TWI449175B (zh) 雙通道溝槽ldmos電晶體和bcd方法
US10777551B2 (en) Integrated semiconductor device and method for manufacturing the same
JP2010135791A (ja) 半導体素子及びその製造方法
US20160351704A1 (en) Nldmos device and method for manufacturing the same
US10872823B2 (en) Device integrated with junction field effect transistor and method for manufacturing the same
CN107123681A (zh) 半导体装置以及半导体装置的制造方法
CN106409883A (zh) 高压ldmos器件及其制作方法
JP2019531598A (ja) 接合電界効果トランジスタと統合されたデバイス、およびそれを製造するための方法
US11227948B2 (en) Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor
WO2021042582A1 (zh) 半导体功率器件
CN108305903B (zh) Jfet及其制造方法
WO2020125326A1 (zh) 半导体超结功率器件
CN107785365A (zh) 集成有结型场效应晶体管的器件及其制造方法
CN206098398U (zh) 复合型场效应晶体管及控制器
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN108198853A (zh) 一种双通道变掺杂ldmos器件及其制造方法
CN109830523B (zh) Nldmos器件及其制造方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN207896095U (zh) 一种双通道变掺杂ldmos器件
CN110323138A (zh) 一种ldmos器件的制造方法
CN106558619A (zh) 复合型场效应晶体管及其制备方法、控制器
US11552190B2 (en) High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
CN207896096U (zh) 一种高能注入埋层双通道ldmos器件
CN208240684U (zh) 一种半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant