CN106528457B - 可编程式逻辑控制器及其电源故障期间保存数据方法 - Google Patents
可编程式逻辑控制器及其电源故障期间保存数据方法 Download PDFInfo
- Publication number
- CN106528457B CN106528457B CN201510570714.0A CN201510570714A CN106528457B CN 106528457 B CN106528457 B CN 106528457B CN 201510570714 A CN201510570714 A CN 201510570714A CN 106528457 B CN106528457 B CN 106528457B
- Authority
- CN
- China
- Prior art keywords
- power
- cpu
- power failure
- element group
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Programmable Controllers (AREA)
- Power Sources (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
一种可编程逻辑控制器,包括:电源模块,其中包括保电电容器;第一元件组,包括CPU、外部存储器和电源故障检测单元,外部存储器包括外部RAM和非易失性存储器;以及第二元件组,包括除了第一元件组之外的元件,保电电容器通过低压差线性稳压器与第一元件组连接,并且通过分压元件与第二元件组连接,电源故障检测单元检测保电电容器的输出电压,在发生了电源故障的情况下,使第二元件组停止运转,如果数据保持在CPU的内部RAM,则关断外部RAM的电源;如果关键数据保持在外部RAM,则将其复制到CPU的内部RAM,关断外部RAM的电源。
Description
技术领域
本申请涉及一种可编程式逻辑控制器及其电源故障数据保存方法。特别涉及基于单一5V电源的电源故障数据保存方法。
背景技术
总的来说,大部分PLC(Programmable Logic Controller可编程式逻辑控制器)使用单独的24V电源来提供用于数据保存的电能。当出现电源故障(PF)时,电源电压从24V降至5V的期间被用于数据存储。
图1是以往的PLC的结构图以及在电源故障期间的时序图。图1中(a)部分的框图表示,在发生电源故障时,要求同时满足以6W功率、200ms时间来保存数据的情况下,在以往的PLC的电源中,采用具有24V输出和5V输出的电源对PLC控制器进行供电。其中单独使用24V输出与PF检测和用于数据保存的储能模块连接,对其供电;5V输出与PLC逻辑电路连接,对其供电。图1的(b)部分表示在发生电源故障时电压和电流变化的时序图。由该图可知,在发生电源故障时电源中的24V输出电压经过时间T1从24V降至PF检测阈值电压,接着经过200ms连续降至5V。其中200ms是用于保存数据的时间。在200ms之后,24V输出电压降至5V以下,成为5V装置停止工作电压。24V输出电路的电流在T1之前为160mA,而在T1之后降为0mA。而5V输出电路的电流在T1之前为290mA;在T1之后的200ms数据保存期间内电流为150mA。在此期间,CPU使外部设备停止运转,并将数据保存到ROM。
但是,如果在PLC中采用单独的24V电源来保存数据,会导致成本增加,并增大PLC的体积。
发明内容
本公开通过采用一系列降低功耗的处理动作,CPU以适当的时序实现所述动作,从而在电源故障阶段一步步地将PLC的功耗最小化。当全部功耗显著降低时,可以取消单独的24V电源来保电而仅使用PLC逻辑电路供电回路上的保电电容器的电能来进行数据保存。在使用PLC逻辑电路供电回路上的保电电容器进行电源故障时的数据存储时,能够接受在低于24V至5V的范围内进行数据存储。
根据本公开的一个方面,提供一种可编程逻辑控制器,其特征在于,包括:电源模块,其中包括提供在电源故障期间进行数据保存的电能的保电电容器;第一元件组,包括CPU、外部存储器和电源故障检测单元,所述外部存储器包括外部RAM和非易失性存储器;以及第二元件组,包括除了第一元件组之外的元件,所述保电电容器通过低压差线性稳压器与所述第一元件组连接,并且通过分压元件与所述第二元件组连接,所述电源故障检测单元检测所述保电电容器的输出电压,如果CPU根据所述输出电压判断发生了电源故障的情况,则使所述第二元件组停止运转,如果在发生了电源故障的情况下,关键数据保持在CPU的内部RAM,则CPU关断所述外部RAM的电源;如果关键数据保持在所述外部RAM,则首先将其复制到CPU的内部RAM,然后关断所述外部RAM的电源。
根据本公开的另一个方面,提供一种可编程逻辑控制器的在电源故障期间保存数据的方法,所述可编程逻辑控制器包括:电源模块,其中包括提供在电源故障期间进行数据保存的电能的保电电容器;第一元件组,包括CPU、包括外部RAM和非易失性存储器的外部存储器和电源故障检测单元;以及第二元件组,包括除了第一元件组之外的元件,所述保电电容器通过低压差线性稳压器与所述第一元件组连接,并且通过分压元件与所述第二元件组连接,所述方法包括以下步骤:所述电源故障检测单元检测所述保电电容器的输出电压;如果CPU根据所述输出电压判断发生了电源故障的情况,则使所述第二元件组停止运转;如果关键数据保持在CPU的内部RAM,则CPU关断所述外部RAM的电源;如果关键数据保持在所述外部RAM,则首先将其复制到CPU的内部RAM,然后关断所述外部RAM的电源。
由于去除了一组电源,所以本公开的PLC能够节约电源(PLC PS)成本中大约35%的成本。另外,在不增加保存时间的同时,有利于PLC的小型化设计。
附图说明
从本公开的具体实施例结合附图的以下描述中,其它优点和特征将变得更清楚明显,这些具体实施例仅是为了非限制性的目的,并在附图中示出,附图中同样的附图标记用于表示同样的部件或单元,其中:
图1(a)~图1(b)是以往的PLC的结构图以及在电源故障期间的时序图。
图2(a)~图2(b)是本公开的PLC的结构图以及在电源故障期间的时序图。
图3是说明本公开的PLC的一例具体结构图。
图4是说明本公开的PLC的另一例具体结构图。
图5是说明本公开的PLC在电源故障期间进行数据保存的机制图。
图6是说明本公开的PLC在电源故障期间进行数据保存的流程图。
图7是说明本公开的PLC在电源故障期间使用开关关闭用于不活动装置的电源的结构图。
图8是说明本公开的PLC在电源故障期间停止用于不活动元件的时钟的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的具体实施例。虽然附图中显示了本公开的多个具体实施例,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本公开被理解得更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
以下,给出PLC在发生电源故障时要求同时满足以6W功率、200ms时间来保存数据的解决方案的实施例。
图2是本公开的PLC的结构图以及在电源故障期间的时序图。
而如图2的(a)所示,与图1的(a)现有技术相比,在本公开的PLC电源中,取消了1路电源,且保电电容(用于数据保存的能量存储单元)直接连接到PLC逻辑电路的供电电源上。
为了取消1路电源,需要在保存数据的过程中面对以下技术困难并加以解决。
一、如何使保存时间足够长
(a)电流损耗
实际上,工作中的PLC的功耗非常巨大,电流可升至1~2A。但是在电源故障阶段,能够使很多设备掉电。具体来说,例如如图2的(b)所示,本公开的PLC控制器的消耗电流在输入电压降至PF检测阈值电压之前(T1之前)为1200mA,在T1之后的200ms数据保存期间内,首先通过CPU使外围设备停止运转,使消耗电流降至150mA。在此电流期间将数据从外部RAM复制到CPU内部RAM。接着,使外部RAM停止运转,从而使消耗电流降至120mA。进一步使CPU以更低的工作频率工作,从而消耗电流降为20-30mA。在此电流期间将数据保存到ROM。在200ms以后,电流降为0mA。如果如上面所示那样进行操作,消耗电流可一步步地降至20mA~30mA。从而有可能通过使用PLC逻辑电路供电回路上的保电电容器提供保存数据所需的电能。关于电流最佳化的细节,在后面叙述。
(b)输出电压
电源的输出电压越低,则越难进行数据保存。最困难的情况是输出电压为5V。
如果输出电压是5V,在电源故障期间活动元件可接受的电压最小值是2.93V,则在该情况下,以下给出例子,使得PF保存时间尽可能长。其中可接受的电压最小值是2.93V的原因是,一般地,该电压对于复位芯片来说是复位阈值。
图3是说明本公开的PLC的一例具体结构图。
如图3所示,本公开的PLC包括:电源模块1,其中包括提供在电源故障期间进行数据保存的电能的保电电容器2;第一元件组,其中至少包括CPU8、外部RAM6、非易失性存储器7和电源故障检测单元9;包括PLC5V装置5的第一元件组之外的第二元件组。保电电容器2通过低压差线性稳压器4(LDO)与所述第一元件组连接,并且通过分压元件3与第二元件组连接。电源故障检测单元9与保电电容器2的输出连接,检测保电电容器2的输出电压。当保电电容器2的输出电压低于电源故障阈值电压时,对CPU8输出指示信号。如果CPU8指示发生了电源故障的情况,则使第二元件组停止运转。如果关键数据保持在CPU8的内部RAM,则CPU8关断外部RAM6的电源;如果关键数据保持在所述外部RAM6,则首先将其复制到CPU8的内部RAM,然后关断外部RAM6的电源。
本公开主要通过以下3点使得数据保存时间尽可能长。
(1)将保电电容器2的输出电压设置得比5V高一些。
(2)使用二极管、晶体管或者MOSFET等分压元件3将输出电压分压,从而使提供给5V装置的电压实际上等于5V。这里仅提供一个使用二极管分压的简单的例子。
(3)使用低压差稳压装置4例如LDO(低压差线性稳压器)来驱动PLC的CPU和PF数据保存电路。
(c)保存时间的计算。
极长保存时间:200ms
设:
消耗电流I1=25mA
PF阈值V1=5V
LDO降低电压=100mv=0.1V,Vout标称电压V3=3.3V,可接受电压最小值V2=2.93+0.1=3.03V
效率P=0.8
要求保存时间Tsave=200ms
因为保电电容器2从V1降至V2所释放的电能大于等于在Tsave内保存数据所消耗的电能,于是:
1/2*C1*V12-1/2*C1*V22≥V3*I1*Tsave/P
=>C1≥2607uF
因此,对于200ms的保存时间来说,3000uF电容量的保电电容器2是足够大的。对于大多数应用来说,100ms的保存时间是足够长的,因此通过该方案,容易满足数据保存时间的要求。
二、如果负载变化剧烈,如何稳定输出电压
设:
如果2A的负载在100us内变化,计算:
1/2*C*V12-1/2*C*V22=V3*I1*Tsave
I1=2A
T1=100us
V3=5V
V1=5.7V
C=3000uF
=>V2=5.64V
所以,即使2A的负载变化剧烈,电压也仅有0.06V降低。并且2A电流变化对于PLC来说也足够大,因为这意味着50个继电器(40mA/继电器)在同一时间被驱动。
三、性能对比
表1.
由表1可知,与以前的方案相比,本方案实际上具有相同的性能并且节省35%的成本。
以下,说明在PF阶段如何最优化消耗电流
图4是说明本公开的PLC的另一例具体结构图。
1)如图4所示,将编程式逻辑控制器PLC的元件区分为第一元件组和第二元件组。
第一元件组是在电源故障阶段活动的元件,至少包括电源故障检测单元9、CPU8、外部RAM6(外部SRAM/SDRAM)和非易失性存储器7,还可以包括复位单元和电源LED。其它第一元件组之外的、在电源故障阶段不活动的元件属于第二元件组,也将其称为不活动元件组。第二元件组中例如可以包括:输入/输出/控制逻辑电路、输入/输出状态LED显示单元、通信链接电路、PLC状态LED等。保电电容器2通过低压差线性稳压器4(LDO)与第一元件组连接,并且通过二极管等分压元件与第二元件组连接。
2)电源故障检测单元9检测保电电容器2的输出电压是否低于电源故障检测阈值电压5V,并将结果输出到CPU8。在CPU8指示发生了电源故障的情况下,通过关断设置在上述二极管后的开关,停止保电电容器2对第二元件组的所有元件的供电,仅使保电电容器2对第一元件组供电。
3)使用CPU内部RAM保持关键的数据,让外部SRAM/SDRAM6进入掉电模式。如果关键的数据保持在外部SRAM/SDRAM6,则首先将其复制到CPU的内部RAM。
4)除了用于存储器访问CPU的时钟外,关闭每个外围设备的时钟。
通过上述处理,可以使电源故障阶段的消耗电流降至最低。
下面说明本解决方案的原理和步骤。
图5是说明本公开的PLC在电源故障期间在第一元件组中进行的数据保存的机制图。
由图5可知,CPU8通过数据线分别与外部ROM6、非易失性存储器7连接。在发生电源故障期间,
(1)首先,CPU通过控制关断SRAM或SDRAM的电源。
(2)接着,CPU进入低功耗模式。
(3)最后,CPU将数据从自身的内部RAM写入非易失性存储器。
图6是说明本公开的PLC在电源故障期间进行数据保存的流程图。
在步骤S1中,检测保电电容器的输出电压。
在步骤S2中,如果CPU根据输出电压判断发生了电源故障的情况,则使第二元件组停止运转。
在步骤S3中,判断关键数据是否保持在CPU的内部RAM中。
在步骤S4中,当判断为关键数据保持在CPU的内部RAM时,CPU关断所述外部RAM的电源。
在步骤S5中,当判断为关键数据保持在所述外部RAM时,则首先将其复制到CPU的内部RAM,然后关断所述外部RAM的电源。
在步骤S6中,使CPU自身进入低功耗模式。
在步骤S7中,将数据从CPU内部RAM写入所述非易失性存储器。
下面参照图7说明如何关断不活动装置的供电。
图7是说明本公开的PLC在电源故障期间使用开关关断用于不活动装置的电源的结构图。
在图7中,输入电压VCC通过开关与不活动元件连接。CPU与输入电压VCC连接并通过IO端口对开关输出控制信号,控制开关的接通和关断。在正常情况下,CPU使开关接通,使输入电压对不活动元件供电;在发生电源故障的情况下,CPU使开关关断,不使输入电压对不活动元件供电。
另外,如下所述,还有几种使在电源故障状况下不活动的元件停止运转的方法。
·在电源故障阶段停止用于不活动元件的时钟。如图8所示。
·使芯片选择信号无效。例如,如果使芯片选择信号无效,则SRAM/SDRAM将进入掉电模式。
下面说明如何使CPU进入低功耗操作模式。
因为在电源故障状态下,CPU需要将数据保存到非易失性存储器,所以不能使CPU进入休眠模式,以下列出一些方案,使CPU在电源故障阶段的功耗大幅降低。
·使CPU系统时钟减慢。总的来说,CPU的功耗包括2部分,一部分是静态功耗,这与工作频率无关,一般来说非常小;一部分是工作功耗,与其工作频率成正比,如果CPU在正常操作下以100MHz运行,但是在电源故障阶段以1MHz工作,则功耗减少100倍。
·进入低功率操作状态。例如下表中示出的CPU具有该功能。
·关闭所有不使用的CPU的外围设备的时钟。
以下说明通过上述处理获得的电流消耗的优化结果
表2.
由表2可知,通过采取一系列降低功耗的处理动作,CPU以适当的时序实现所述动作,从而在电源故障阶段一步步地将PLC的功耗降至最低。3.3V下的电流损耗(mA)的计算值可达到24mA,测量值可达到19mA。从而本公开可以在发生电源故障时,可以取消单独的24V电源来保电,而采用PLC逻辑电路供电回路上的保电电容器的电能来进行数据保存。
本公开的各个实施例中的各个单元(功能模块、芯片等)的连接关系和构成关系不对本公开的保护范围构成限制,它们可以合并为单独一个单元来实现,或者其中的特定单元也可以被分割为功能更小的多个单元来实现。
附图中的各个框图显示了根据本公开实施例的PLC装置可能实现的结构、功能和操作。在这点上,框图中的每个方框可以代表一个模块,所述模块包含一个或多个用于实现规定的逻辑功能的可执行指令。在作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图中的每个方框可以用执行规定功能或动作的专用的基于硬件的ASIC来实现,或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各个实施例。在不偏离所说明的各个实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各个实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各个实施例。
工业适用性
本公开的PLC装置通过采用一系列降低功耗的处理动作,CPU以适当的时序实现所述动作,从而在电源故障阶段一步步地将PLC的功耗降至最低。从而取消单独的24V电源来保电,而采用PLC逻辑电路供电回路上的保电电容器的电能来进行数据保存,节约了成本,同时能够进行小型化的设计。
Claims (10)
1.一种可编程逻辑控制器,其特征在于,包括:
电源模块,其中包括提供在电源故障期间进行数据保存的电能的保电电容器;
第一元件组,包括CPU、外部存储器和电源故障检测单元,所述外部存储器包括外部RAM和非易失性存储器;以及
第二元件组,包括除了第一元件组之外的元件,
所述保电电容器通过低压差线性稳压器与所述第一元件组连接,并且通过分压元件与所述第二元件组连接,
所述电源故障检测单元检测所述保电电容器的输出电压,如果CPU根据所述输出电压判断发生了电源故障的情况,则使所述第二元件组停止运转,
如果在发生了电源故障的情况下,关键数据保持在CPU的内部RAM,则CPU关断所述外部RAM的电源;如果关键数据保持在所述外部RAM,则首先将其复制到CPU的内部RAM,然后关断所述外部RAM的电源,
在发生了电源故障的情况下,使CPU自身进入低功耗运转模式,将数据从CPU内部RAM写入所述非易失性存储器。
2.如权利要求1所述的可编程逻辑控制器,其特征在于,
当所述保电电容器的输出电压低于电源故障阈值电压时,CPU指示发生了电源故障的情况。
3.如权利要求1所述的可编程逻辑控制器,其特征在于,
通过以下处理中的至少一个使CPU自身进入低功耗运转模式:使CPU的系统时钟减慢、或者使CPU进入低功率操作状态、或者关闭所有不使用的CPU的外围的时钟。
4.如权利要求1所述的可编程逻辑控制器,其特征在于,
通过以下处理中的至少一个使所述第二元件组停止运转:在电源故障阶段使用开关关闭用于不活动装置的电源、或者在电源故障阶段停止用于不活动元件的时钟、或者使芯片选择信号无效。
5.如权利要求1所述的可编程逻辑控制器,其特征在于,
所述保电电容器的电容值被设计为:
在保电电容器的电压从所述电源故障阈值电压降至维持所述第一元件组活动的可接受的电压最小值时所释放的电能,大于所述第一元件组在数据保存期间进行数据保存所需要的电能。
6.如权利要求5所述的可编程逻辑控制器,其特征在于,
所述保电电容器的电容值C1满足以下关系:
1/2*C1*V12-1/2*C1*V22≥V3*I1*T1/P
其中,
V1为电源故障阈值电压,
V2为维持所述第一元件组活动的可接受的电压最小值,
V3为进行数据保存时的标称电压,
I1为进行数据保存时的消耗电流,
T1为数据保存时的要求保存时间,
P为效率。
7.一种可编程逻辑控制器的在电源故障期间保存数据的方法,
所述可编程逻辑控制器包括:电源模块,其中包括提供在电源故障期间进行数据保存的电能的保电电容器;第一元件组,包括CPU、包括外部RAM和非易失性存储器的外部存储器和电源故障检测单元;以及第二元件组,包括除了第一元件组之外的元件,所述保电电容器通过低压差线性稳压器与所述第一元件组连接,并且通过分压元件与所述第二元件组连接,
所述方法包括以下步骤:
所述电源故障检测单元检测所述保电电容器的输出电压;
如果CPU根据所述输出电压判断发生了电源故障的情况,则使所述第二元件组停止运转;
如果关键数据保持在CPU的内部RAM,则CPU关断所述外部RAM的电源;
如果关键数据保持在所述外部RAM,则首先将其复制到CPU的内部RAM,然后关断所述外部RAM的电源;
在发生了电源故障的情况下,使CPU自身进入低功耗运转模式;
将数据从CPU内部RAM写入所述非易失性存储器。
8.如权利要求7所述的可编程逻辑控制器的在电源故障期间保存数据的方法,其特征在于,
当所述保电电容器的输出电压低于电源故障阈值电压时,CPU指示发生了电源故障的情况。
9.如权利要求7所述的可编程逻辑控制器的在电源故障期间保存数据的方法,其特征在于,
通过以下处理中的至少一个使CPU自身进入低功耗运转模式:使CPU系统时钟减慢、或者使CPU进入低功率操作状态、或者关闭所有不使用的CPU的外围的时钟。
10.如权利要求7所述的可编程逻辑控制器的在电源故障期间保存数据的方法,其特征在于,
通过以下处理中的至少一个使所述第二元件组中的元件停止运转:在电源故障阶段使用开关关闭用于不活动装置的电源、或者在电源故障阶段停止用于不活动元件的时钟、或者使芯片选择信号无效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510570714.0A CN106528457B (zh) | 2015-09-09 | 2015-09-09 | 可编程式逻辑控制器及其电源故障期间保存数据方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510570714.0A CN106528457B (zh) | 2015-09-09 | 2015-09-09 | 可编程式逻辑控制器及其电源故障期间保存数据方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106528457A CN106528457A (zh) | 2017-03-22 |
CN106528457B true CN106528457B (zh) | 2020-05-29 |
Family
ID=58346958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510570714.0A Active CN106528457B (zh) | 2015-09-09 | 2015-09-09 | 可编程式逻辑控制器及其电源故障期间保存数据方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106528457B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990003611A2 (en) * | 1988-09-23 | 1990-04-05 | Henry Jamieson Riddoch | Computer memory backup system |
CN1650271A (zh) * | 2002-04-29 | 2005-08-03 | 汤姆森特许公司 | 在断电状态下保持使能电可擦除可编程只读存储器的系统 |
CN101208647A (zh) * | 2005-03-31 | 2008-06-25 | 美高森美股份有限公司-模拟混合信号集团有限公司 | 计算机易失性存储器电源后备系统 |
CN202771180U (zh) * | 2012-04-10 | 2013-03-06 | 福州耐特电子科技有限公司 | 一种断电可保存的可编程控制器 |
CN202918041U (zh) * | 2012-10-25 | 2013-05-01 | 施耐德电器工业公司 | 电子设备的后备供电电路 |
CN103886902A (zh) * | 2012-12-19 | 2014-06-25 | 比亚迪股份有限公司 | 一种eeprom存储装置及其数据存储方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7000146B2 (en) * | 2001-05-31 | 2006-02-14 | Intel Corporation | Power loss memory back-up |
US7990797B2 (en) * | 2009-02-11 | 2011-08-02 | Stec, Inc. | State of health monitored flash backed dram module |
-
2015
- 2015-09-09 CN CN201510570714.0A patent/CN106528457B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990003611A2 (en) * | 1988-09-23 | 1990-04-05 | Henry Jamieson Riddoch | Computer memory backup system |
CN1650271A (zh) * | 2002-04-29 | 2005-08-03 | 汤姆森特许公司 | 在断电状态下保持使能电可擦除可编程只读存储器的系统 |
CN101208647A (zh) * | 2005-03-31 | 2008-06-25 | 美高森美股份有限公司-模拟混合信号集团有限公司 | 计算机易失性存储器电源后备系统 |
CN202771180U (zh) * | 2012-04-10 | 2013-03-06 | 福州耐特电子科技有限公司 | 一种断电可保存的可编程控制器 |
CN202918041U (zh) * | 2012-10-25 | 2013-05-01 | 施耐德电器工业公司 | 电子设备的后备供电电路 |
CN103886902A (zh) * | 2012-12-19 | 2014-06-25 | 比亚迪股份有限公司 | 一种eeprom存储装置及其数据存储方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106528457A (zh) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3183663B1 (en) | Low power connection detect method and system for usb charging | |
KR101844206B1 (ko) | 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브 | |
US7143298B2 (en) | Methods and apparatus for backing up a memory device | |
DE102012017780B4 (de) | Standby-Betrieb mit zusätzlichem Mikrocontroller | |
US8090988B2 (en) | Saving information to flash memory during power failure | |
US9213397B2 (en) | Changing power modes of a microcontroller system | |
CN107667326B (zh) | 双存储器平台中的功率管理 | |
US20150370296A1 (en) | Power Sequencing by Slave Power Sequencers Sharing a Command Bus | |
CN105807885B (zh) | 一种掉电保护方法及装置 | |
US9395775B2 (en) | Control scheme to temporarily raise supply voltage in response to sudden change in current demand | |
US20110252245A1 (en) | Power scaling module and power scaling unit of an electronic system | |
US20170220354A1 (en) | Server node shutdown | |
CN106528457B (zh) | 可编程式逻辑控制器及其电源故障期间保存数据方法 | |
CN110827866B (zh) | 一种eeprom上电读写保护电路 | |
WO2013186888A1 (ja) | プログラマブルコントローラおよび電源切断対処方法 | |
US6888267B2 (en) | Battery backed memory with low battery voltage trip, disconnect and lockout | |
US6822346B2 (en) | Battery backed memory with battery disconnect for improved battery life | |
KR20210012114A (ko) | 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 | |
US20230185351A1 (en) | Power management integrated circuit device having multiple initialization/power up modes | |
US10564701B2 (en) | System and method for operating a microcomputer in sleep-mode and awake mode with low power event processing | |
JP6477535B2 (ja) | 電子制御装置 | |
US9270174B2 (en) | Integrated circuit power management module | |
CN116665732A (zh) | 一种低休眠功耗的eMMC闪存控制器及其方法 | |
CN118017805A (zh) | 电源供电系统、车辆、方法、装置和存储介质 | |
CN115586827A (zh) | 一种Wi-Fi芯片的供电系统、方法及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |