CN106527577A - 调整时钟信号的方法和装置 - Google Patents
调整时钟信号的方法和装置 Download PDFInfo
- Publication number
- CN106527577A CN106527577A CN201510570446.2A CN201510570446A CN106527577A CN 106527577 A CN106527577 A CN 106527577A CN 201510570446 A CN201510570446 A CN 201510570446A CN 106527577 A CN106527577 A CN 106527577A
- Authority
- CN
- China
- Prior art keywords
- clock
- chip
- parameter
- clock chip
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明实施例提供了一种调整时钟信号的方法和装置，高速芯片接收时钟芯片输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数反馈给所述时钟芯片或控制模块，使得所述时钟芯片或所述控制模块根据所述检测参数调整所述时钟芯片的电路参数，从而调整所述时钟芯片输出的时钟信号。这样，根据高速芯片反馈的参数，无需手动测试，即可调整时钟相噪，降低了时钟设计成本和难度。
Description
技术领域
本发明涉及通信技术领域，尤其涉及调整时钟信号的方法和装置。
背景技术
高速芯片由于时钟信号的相位噪声(英文：Phase noise)，也简称为“相噪”，不达标，通常会出现很多问题，因此对时钟芯片输出的时钟信号要求越来越高。时钟信号的相噪是指时钟信号的相位所发生的跳变或抖动。
通常高速芯片厂家不会提供高速芯片内部的时钟滤波能力的估算方法，或者因为涉及内部机密只将无时钟滤波情况下的要求对外提供。由于无法准确获知高速芯片内部的时钟滤波能力，为了保证高速芯片输出的数字信号的质量，例如，误码率、抖动等满足要求，增加了使用该高速芯片的设备在设计时钟芯片时的难度。此外，由于高速芯片批次性工艺的波动也会影响高速芯片的时钟滤波能力，更增加了设计和调试时钟芯片的难度，往往需要留出设计余量，并手动分批次测试时钟芯片，不可避免的造成过设计。
发明内容
本发明实施例提供了一种调整时钟信号的方法和装置，能够自动调整时钟芯片输出的时钟信号，从而使时钟相噪满足高速芯片输出的数字信号的质量要求，可以降低时钟设计成本和难度。
第一方面，提供一种调整时钟信号的装置，包括：高速芯片，时钟芯片和控制模块；其中，
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数发送给所述控制模块；
所述控制模块，用于接收所述检测参数，并根据所述检测参数调整所述时钟芯片的第一电路参数，以调整所述时钟芯片输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽。
在第一方面的第一种可能实施方式中，所述高速芯片包括时钟转换模块、高速接口模块和第一检测模块；
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述控制模块。
根据第一方面的第一种可能实施方式，在第一方面的第二种可能实施方式中，所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述控制模块，具体用于在所述第一眼宽小于预设眼宽值时，确定需要调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
根据第一方面的第二种可能实施方式，在第一方面的第三种可能实施方式中，所述检测参数还包括第一均方根RMS抖动；
所述控制模块，具体还用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
根据第一方面的第一种可能实施方式，在第一方面的第四种可能实施方式中，所述第一检测模块具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；
所述控制模块，具体用于在所述误码率不为0时，确定调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
根据第一方面的第一种至第四种可能实施方式中的任一种，在第一方面的第五种可能实施方式中，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述时钟芯片的电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
根据第一方面的第一种至第五种可能实施方式中的任一种，在第一方面的第六种可能实施方式中，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并将所述时钟参数发送给所述控制模块；
所述控制模块，还用于接收所述时钟参数，并根据所述时钟参数调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
根据第一方面的第六种可能实施方式，在第一方面的第七种可能实施方式中，所述高速芯片还包括第二检测模块；
所述第二检测模块包括眼图，用于检测所述第一转换时钟信号得到时钟参数，并将所述时钟参数发送给所述控制模块，所述时钟参数包括第二眼高；
所述控制模块，具体用于在所述第二眼高不在预设眼高范围内时，确定调整所述第二电路参数，则根据所述时钟参数生成第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
第二方面，提供一种调整时钟信号的装置，包括：高速芯片和时钟芯片；其中，
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并根据所述检测参数向所述时钟芯片输出第一调整指令，所述第一调整指令用于调整所述时钟芯片的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
所述时钟芯片，还用于根据所述第一调整指令调整输出的时钟信号。
在第二方面的第一种可能实施方式中，所述高速芯片包括控制模块，时钟转换模块，高速接口模块和第一检测模块；
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述控制模块；
所述控制模块，用于根据所述检测参数确定需要调整所述第一电路参数时，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
根据第二方面的第一种可能实施方式，在第二方面的第二种可能实施方式中，所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述控制模块，具体用于在所述第一眼宽小于所述预设眼宽值时，确定需要调整所述第一电路参数，并生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
根据第二方面的第二种可能实施方式，在第二方面的第三种可能实施方式中，所述检测参数还包括第一均方根RMS抖动；
所述控制模块，具体用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
根据第二方面的第一种可能实施方式，在第二方面的第四种可能实施方式中，所述第一检测模块具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；
所述控制模块，具体用于在所述误码率不为0时，确定调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
根据第二方面的第一种至第四种可能实施方式中的任一种，在第二方面的第五种可能实施方式中，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
根据第二方面的第一种至第五种可能实施方式中的任一种，在第二方面的第六种可能实施方式中，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并根据所述时钟参数向所述时钟芯片发送第二调整指令，所述第二调整指令用于调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅，以使所述时钟芯片输出的时钟信号满足所述时钟参数的要求。
根据第二方面的第六种可能实施方式，在第二方面的第七种可能实施方式中，所述高速芯片还包括第二检测模块；
所述第二检测模块中包括眼图，用于检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述控制模块，所述时钟参数包括第二眼高；
所述控制模块，还用于在所述第二眼高不在预设眼高范围内时，生成所述第二调整指令，向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
第三方面，提供一种调整时钟信号的装置，包括：高速芯片和时钟芯片；其中，
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数发送给所述时钟芯片；
所述时钟芯片，用于接收所述检测参数，并根据所述检测参数调整所述时钟芯片的第一电路参数，以调整输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽。
在第三方面的第一种可能实施方式中，所述时钟芯片包括调整模块，用于根据所述检测参数确定需要调整所述第一电路参数时，输出第一调整指令，以调整所述第一电路参数，使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
根据第三方面的第一种可能实施方式，在第三方面的第二种可能实施方式中，所述高速芯片包括时钟转换模块，高速接口模块和第一检测模块；
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述时钟芯片。
根据第三方面的第二种可能实施方式，在第三方面的第三种可能实施方式中，所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述调整模块，具体用于在所述第一眼宽小于所述预设眼宽值时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
根据第三方面的第三种可能实施方式，在第三方面的第四种可能实施方式中，所述检测参数还包括第一均方根RMS抖动；
所述调整模块，具体用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
根据第三方面的第二种可能实施方式，在第三方面的第五种可能实施方式中，所述第一检测模块具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；
所述调整模块，具体用于在所述数据流的误码率不为0时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
根据第三方面的第一种至第五种可能实施方式中的任一种，在第三方面的第六种可能实施方式中，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
根据第三方面的第一种至第六种可能实施方式中的任一种，在第三方面的第七种可能实施方式中，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并将所述时钟参数发送给所述时钟芯片；
所述时钟芯片，还用于根据所述时钟参数调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
根据第三方面的第七种可能实施方式，在第三方面的第八种可能实施方式中，所述高速芯片还包括第二检测模块；
所述第二检测模块中包括眼图，用于检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述时钟芯片，所述时钟参数包括第二眼高；
所述调整模块，用于在所述第二眼高不在预设眼高范围内时，确定调整所述第二电路参数，并根据所述时钟参数生成第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
第四方面，提供了一种调整时钟的方法，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片将所述检测参数发送给控制模块；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数，以调整所述时钟芯片输出的时钟信号，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽；
所述高速芯片，所述时钟芯片和所述控制模块之间相互连接。
在第四方面的第一种可能的实现方式中，所述根据所述第一时钟信号得到检测参数具体包括：
根据所述第一时钟信号得到第一转换时钟信号；
根据所述第一转换时钟信号生成数据流，模拟所述数据流所属业务的属性发送所述数据流；
对所述数据流进行检测，得到所述检测参数。
根据第四方面的第一种可能的实现方式，在第四方面的第二种可能的实现方式中，所述检测参数包括第一眼宽；
所述对所述数据流进行检测，得到所述检测参数具体包括：对所述数据流进行眼图检测，得到所述第一眼宽；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数具体包括：
若所述第一眼宽小于预设眼宽值，所述控制模块确定需要调整所述第一电路参数，生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
根据第四方面的第一种可能的实现方式，在第四方面的第三种可能的实现方式中，所述对所述数据流进行检测，得到所述检测参数具体包括：对所述数据流进行误码率检测，得到所述数据流的误码率；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数具体包括：
若所述误码率不为0，所述控制模块确定需要调整所述第一电路参数，生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
第五方面，提供了一种调整时钟信号的方法，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片根据所述检测参数向所述时钟芯片输出第一调整指令，所述第一调整指令用于调整所述时钟芯片的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
所述时钟芯片根据所述第一调整指令调整输出的时钟信号；
所述高速芯片，所述时钟芯片和所述控制模块之间相互连接。
在第五方面的第一种可能实现方式中，所述检测参数包括第一眼宽；
所述高速芯片根据所述检测参数向所述时钟芯片发送第一调整指令具体包括：
若所述第一眼宽小于预设眼宽值，所述高速芯片确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
在第五方面的第二种可能实现方式中，所述检测参数包括第一眼宽；
所述高速芯片根据所述检测参数向所述时钟芯片发送第一调整指令具体包括：
若所述第一眼宽小于预设眼宽值，所述高速芯片确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
第六方面，提供了一种调整时钟信号的方法，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片将所述检测参数发送给所述时钟芯片；
所述时钟芯片根据所述检测参数，调整第一电路参数，以调整输出的时钟信号，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽；
所述高速芯片和所述时钟芯片之间相互连接。
在第六方面的第一种可能实现方式中，所述检测参数包括第一眼宽；
所述时钟芯片根据所述检测参数，调整第一电路参数具体包括：
若所述第一眼宽小于预设眼宽值，所述时钟芯片确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
在第六方面的第二种可能实现方式中，所述检测参数包括误码率；
所述时钟芯片根据所述检测参数，调整第一电路参数具体包括：
若所述误码率不为0，所述时钟芯片确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
本发明实施例提供的技术方案，基于时钟芯片输出的时钟信号得到检测参数来调整时钟芯片内部的电路参数，从而自动调整时钟芯片输出的时钟信号，以使时钟相噪达到高速芯片的信号质量要求，简化时钟芯片设计难度。
附图说明
图1A和1B为本发明实施例提供的一种调整时钟信号的装置结构图；
图2A和2B为本发明实施例提供的另一种调整时钟信号的装置结构图；
图3A和3B为本发明实施例提供的又一种调整时钟信号的装置结构图；
图4为本发明实施例提供的一种调整时钟信号的方法流程图；
图5为本发明实施例提供的另一种调整时钟信号的方法流程图；
图6为本发明实施例提供的又一种调整时钟信号的方法流程图。
具体实施方式
为使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。
图1A和1B，为本发明实施例提供的一种调整时钟信号的装置，包括：高速芯片101，时钟芯片102和控制模块103；所述高速芯片101，所述时钟芯片102和所述控制模块103之间通过总线104相互连接；
所述时钟芯片102，用于输出第一时钟信号；
所述高速芯片101，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，将所述检测参数发送给所述控制模块103；
所述控制模块103，用于接收所述检测参数，并根据所述检测参数，调整所述时钟芯片102的第一电路参数，以调整所述时钟芯片102输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽。
所述高速芯片是指具有高速接口，例如速率为10吉比特每秒(英文：gigabitper second，符号：Gbit/s或Gbps)接口的芯片，例如，交换芯片、中央处理单元(central processing unit，简称CPU)，网络处理器(network processor，简称NP)等。
所述总线104可以包括地址总线、数据总线、控制总线等。为便于表示，图1A和1B中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。所述总线104可以是内部集成电路(inter-integrated circuit，简称I2C)总线，外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。
所述控制模块103可以是独立芯片，例如处理器，包括微处理器(MicroControl Unit，or microcontroller，简称MCU)，CPU，NP，数字信号处理器(DSP)，专用集成电路(ASIC)，现场可编程门阵列(FPGA)等。
所述控制模块103，具体用于根据所述检测参数确定是否需要调整所述第一电路参数；若确定需要，则根据所述检测参数生成第一调整指令，例如，寄存器写指令，并向所述时钟芯片102发送所述第一调整指令，以调整所述时钟芯片102输出的时钟信号；若确定不需要，可以结束处理。
所述时钟芯片102，还用于根据所述第一调整指令调整输出的时钟信号。
所述控制模块103可以通过所述总线104，或者与所述时钟芯片102之间的专用控制通道，向所述时钟芯片102发送所述第一调整指令。
如图1A所示，所述高速芯片101包括时钟转换模块1011，高速接口模块1012和第一检测模块1013。
所述时钟转换模块1011，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块1012，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块1013；
所述第一检测模块1013，用于检测所述数据流得到所述检测参数，并向所述控制模块103发送所述检测参数。
所述时钟转换模块1011可以包括如下任意一个或多个时钟处理功能：滤波，频点转换，锁相等。
所述第一检测模块1013可以通过所述总线104，或者通过与所述控制模块103之间连接的专用通道，将所述检测参数发送给所述控制模块103。
一般来说高速芯片上各个高速接口模块上都会配置相应的业务。所述高速接口模块1012可以根据所述第一转换时钟信号生成其上所配业务的数据流，发送所述数据流，使所述数据流经过所述第一检测模块1013，这样所述第一检测模块1013根据所述数据流检测得到的所述检测参数可以更真实的反映出时钟相噪。具体实现中，所述高速接口模块1012可以生成其上所配业务的数据流，并模拟业务属性将数据流在所述高速芯片内部环回，环回经过所述第一检测模块1013之后，所述第一检测模块1013就可以检测获得该检测参数。
一种可能实现方式中，所述第一检测模块1013中包括眼图(英文：eyepattern)，用于检测所述数据流。
眼图是通信系统的一种示波器显示，看起来像几个并排在一起的眼睛，故此得名。从眼图上可以看出出许多系统的性能和问题，例如信号太长或太短、和时脉的同步不佳、信号电压太高或太低、太多噪声、变化太慢、或是有过冲或下冲(undershoot)。若眼图的“眼睛”部分越大，表示信号失真的幅度越小，若因噪声或是符码间干扰造成的信号失真，会使眼图的“眼睛”部分变小。从眼图中可以得到很多量测，包括时间量测(英文：Time Measurements)和振幅量测(英文：Amplitude Measurements)。其中时间量测包括：眼延迟，眼宽(英文：Eye Width)，眼下降时间，上升降时间，随机抖动，均方根(root mean square，简称RMS)抖动等；振幅量测包括眼状振幅，眼高，眼交叉幅度等。
所述检测参数包括：第一眼宽。眼宽等时间量测可以反映所述第一转换时钟信号的相噪，作为调整所述时钟芯片的依据。眼宽越大表示信号因噪声干扰造成的失真幅度越小。
具体地，所述控制模块103用于确定所述第一眼宽是否小于预设眼宽值；若所述第一眼宽小于所述预设眼宽值，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片102发送所述第一调整指令，以调整所述时钟芯片的第一电路参数(即，数字滤波环路带宽和/或模拟滤波环路带宽)，从而调整所述时钟芯片102输出的时钟信号，使调整后的时钟信号满足所述预设眼宽值的要求，即，大于等于所述预设眼宽值。若所述第一眼宽大于等于所述预设眼宽值，表示不需要调整所述第一电路参数，可以结束处理。
所述第一调整指令用于调整所述时钟芯片的第一电路参数，即，数字滤波环路带宽和/或模拟滤波环路带宽；具体的，所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
时钟芯片厂商通常都会提供时钟芯片的参数信息，例如，参数的取值，参数是否允许修改等。如果时钟芯片只允许修改数字滤波环路带宽，而不允许修改模拟滤波环路带宽，则所述第一调整指令仅包括所述第一寄存器写指令；反之，如果时钟芯片只允许修改模拟滤波环路带宽，而不允许修改数字滤波环路带宽，则所述第一调整指令仅包括所述第二寄存器写指令。如果时钟芯片对数字滤波环路带宽和模拟滤波环路带宽均允许修改，则所述第一调整指令可以同时包括所述第一寄存器写指令和所述第二寄存器写指令，当然也可以根据具体情况，仅包括所述第一寄存器写指令或所述第二寄存器写指令，也即仅调整数字滤波环路带宽或仅调整模拟滤波环路带宽。
具体实现中，所述控制模块103可以遍历时钟芯片厂商提供的数字滤波环路带宽和/或模拟滤波环路带宽的每个取值，并记录对应的第一眼宽。可以选择第一眼宽最大时所对应的数字滤波环路带宽和/或模拟滤波环路带宽，生成所述第一调整指令。也可以在第一眼宽满足要求(即，大于等于所述预设眼宽值)的多个(组)数字滤波环路带宽和/或模拟滤波环路带宽中，选择中间的取值，这样可以抵消由于工艺偏差或环境影响造成的相噪漂移。例如，有如下多组数字滤波环路带宽和模拟滤波环路带宽的取值均满足第一眼宽大于等于预设眼宽值，可以选择中间值(110兆比特每秒(megabits per second，符号：Mbps或Mbit/s)，105Mbit/s)，生成所述第一调整指令，即往所述数字滤波环路带宽对应的寄存器中写入110Mbit/s，往所述模拟滤波环路带宽对应的寄存器中写入105Mbit/s。
(数字滤波环路带宽，模拟滤波环路带宽)
(95Mbit/s，100Mbit/s)
(100Mbit/s，100Mbit/s)
(110Mbit/s，105Mbit/s)
(115Mbit/s，105Mbit/s)
(115Mbit/s，110Mbit/s)
可选地，所述检测参数还包括RMS抖动等。RMS抖动越小表示信号因噪声干扰造成的失真幅度越小。所述控制模块103具体还用于确定所述RMS抖动是否大于预设抖动值；若所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片102发送所述第一调整指令，以调整所述时钟芯片的第一电路参数(即，数字滤波环路带宽和/或模拟滤波环路带宽)，从而调整所述时钟芯片102输出的时钟信号，使调整后的时钟信号满足所述预设抖动值的要求，即，小于等于所述预设抖动值。若所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
所述控制模块103可以同时确定所述第一眼宽和所述RMS抖动是否满足具体地，所述控制模块103确定所述第一眼宽是否小于预设眼宽值，所述RMS抖动是否大于预设抖动值；若所述第一眼宽小于所述预设眼宽值，或者所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片102发送所述第一调整指令。若所述第一眼宽大于等于所述预设眼宽值，且所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
具体实现中，所述控制模块103可以遍历时钟芯片厂商提供的数字滤波环路带宽和/或模拟滤波环路带宽的每个取值，并记录对应的第一眼宽和RMS抖动；然后，选择所述第一眼宽和所述RMS均满足要求时，所对应的数字滤波环路带宽和/或模拟滤波环路带宽，生成所述第一调整指令。如果有多个(组)满足要求的数字滤波环路带宽和/或模拟滤波环路带宽，可以选择中间的取值，这样可以抵消由于工艺偏差或环境影响造成的相噪漂移。当然也可以任选其中一组取值。例如，有如下多个数字滤波环路带宽的取值同时满足第一眼宽和RMS抖动的要求(即，第一眼宽大于等于预设眼宽值，且RMS抖动小于等于预设抖动值)：105Mbit/s，110Mbit/s，120Mbit/s，125Mbit/s，130Mbit/s；可以选取中间的取值120Mbit/s，生成所述第一调整指令，以抵消由于工艺偏差或环境影响造成的相噪漂移。
另一种可能实现方式中，所述第一检测模块1013具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；所述检测参数包括误码率。通常是不允许有误码的，也即，要求误码率为0。通过检测所述数据流得到的误码率可以间接反映所述第一转换时钟信号的相噪，虽然相对于眼图的精度和准确度较低，但是简单易实现，成本也比较低。
具体地，所述控制模块103用于确定所述误码率是否为0；若所述误码率不为0，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片102发送所述第一调整指令，以调整所述时钟芯片的第一电路参数(即，数字滤波环路带宽和/或模拟滤波环路带宽)，从而调整所述时钟芯片102输出的时钟信号，使调整后的时钟信号满足误码率要求，即，误码率为0；若所述误码率为0，表示不需要调整所述第一电路参数，可以结束处理。
同上，所述第一调整指令用于调整所述时钟芯片的第一电路参数，即，数字滤波环路带宽和/或模拟滤波环路带宽；具体的，所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
具体实现中，所述控制模块103可以遍历时钟芯片厂商提供的数字滤波环路带宽和/或模拟滤波环路带宽的每个取值，并记录对应的误码率；然后，选择误码率为0时所对应的数字滤波环路带宽和/或模拟滤波环路带宽，生成所述第一调整指令。如果有多个(组)满足要求的数字滤波环路带宽和/或模拟滤波环路带宽，可以选择中间的取值，这样可以抵消由于工艺偏差或环境影响造成的相噪漂移。当然也可以任选其中一组取值。例如，有如下多组数字滤波环路带宽和模拟滤波环路带宽的取值均满足误码率为0的要求，可以选取中间的取值(105Mbit/s，105Mbit/s)生成所述第一调整指令。
(数字滤波环路带宽，模拟滤波环路带宽)
(95Mbit/s，100Mbit/s)
(95Mbit/s，105Mbit/s)
(105Mbit/s，105Mbit/s)
(110Mbit/s，110Mbit/s)
(115Mbit/s，110Mbit/s)
由于所述第一检测模块1013是对所述高速接口模块1012产生的所述数据流进行检测，因此需要满足高速接口的速率，例如10Gbps的要求。
可选地，所述第一电路参数还包括所述时钟芯片102的电荷泵电流等。所述控制模块103调整所述第一电路参数，还包括调整所述电荷泵电流的大小；
所述第一调整指令还用于调整所述时钟芯片的电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数(眼宽或误码率)的要求。所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
在调整数字滤波环路带宽和/或模拟滤波环路带宽不能使得眼宽(可选还有RMS抖动)，或不能使得误码率满足要求的情况下，如果时钟芯片厂商允许调整电荷泵电流，可以根据所述检测参数调整电荷泵电流的大小。具体实现中，所述控制模块103可以遍历时钟芯片厂商提供的电荷泵电流的每个取值，并记录对应的第一眼宽(可选还有RMS抖动)，或者误码率；然后，选择第一眼宽(可选还有RMS抖动)，或者误码率满足要求时所对应的电荷泵电流的取值，生成所述第一调整指令。具体可以参照上述调整数字滤波环路带宽和/或模拟滤波环路带宽的方法。
除了上述给出的遍历所述第一电路参数的各个取值的实现方式之外，所述控制模块也可以在所述第一电路参数的当前取值基础上以递增或递减的方式调整，再根据所述高速芯片反馈的所述检测参数判断是否继续调整。当然，本领域技术人员也可以根据经验值调整所述第一电路参数。对此本发明不做限定。
可选地，所述高速芯片101，还用于根据所述第一时钟信号得到时钟参数，并将所述时钟参数发送给所述控制模块103；
所述控制模块103，还用于接收所述时钟参数，并根据所述时钟参数调整所述时钟芯片102的第二电路参数，所述第二电路参数包括所述时钟芯片102的摆幅。
如图1B所示，所述高速芯片101还可以包括第二检测模块1014。
所述第二检测模块1014中包括眼图，用于直接检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述控制模块103，所述时钟参数包括第二眼高。
所述第二检测模块1014可以通过所述总线104，或者通过与所述控制模块103之间连接的专用通道，将所述时钟参数发送给所述控制模块103。
具体地，所述控制模块103用于确定所述第二眼高是否在预设眼高范围内；眼高过大或过小都表示信号因噪声干扰有失真，因此眼高会有一个范围要求，不能过大也不能过小。若所述第二眼高不在所述预设眼高范围内，表示需要调整所述时钟芯片102的摆幅，则生成第二调整指令，并向所述时钟芯片102发送所述第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求，即，在所述预设眼高范围内。若所述第二眼高在所述预设眼高范围内，表示不需要调整所述时钟芯片102的摆幅，可以结束处理。
所述第二调整指令包括第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片102中摆幅对应的寄存器中写入调整后的边沿值。
具体实现中，所述控制模块103可以遍历时钟芯片厂商提供的摆幅的每个取值，并记录对应的第二眼高。可以选择第二眼高在所述预设眼高范围内时所对应的摆幅，生成所述第二调整指令。也可以在第二眼高满足要求的多个(组)摆幅中，选择中间的取值，这样可以抵消由于工艺偏差或环境影响造成的相噪漂移。
可选地，所述第二电路参数还包括所述时钟芯片102的边沿；所述时钟参数还包括第二眼宽。
所述控制模块103，具体还用于确定所述第二眼宽是否小于预设眼宽值；若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片102的边沿，则生成第三调整指令，并向所述时钟芯片102发送所述第三调整指令，以调整所述时钟芯片的第二电路参数(即，边沿)，从而调整所述时钟芯片102输出的时钟信号，使调整后的时钟信号满足所述预设眼宽值的要求，即，大于等于所述预设眼宽值。若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片102的边沿，可以结束处理。
所述第三调整指令包括第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片102中边沿对应的寄存器中写入调整后的边沿值。
本发明实施例提供的调整时钟信号的装置，高速芯片接收时钟芯片输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数反馈给控制模块，以使控制模块根据所述检测参数输出调整指令，自动调整所述时钟芯片内部的电路参数，从而自动调整所述时钟芯片输出的时钟信号。
图2A和2B，为本发明实施例提供的另一种调整时钟信号的装置，包括：高速芯片201和时钟芯片202；所述高速芯片201和所述时钟芯片202通过总线203相互连接；
所述时钟芯片202，用于输出第一时钟信号；
所述高速芯片201，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并根据所述检测参数向所述时钟芯片202输出第一调整指令，所述第一调整指令用于调整所述时钟芯片202的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
所述时钟芯片202，还用于根据所述第一调整指令调整输出的时钟信号。
如图2A所示，所述高速芯片201包括时钟转换模块2011，高速接口模块2012，第一检测模块2013和控制模块2014；
所述时钟转换模块2011，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块2012，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块1013；
所述第一检测模块2013，用于检测所述数据流得到所述检测参数，并向所述控制模块2010发送所述检测参数；
所述控制模块2014，用于根据所述检测参数生成所述第一调整指令，并向所述时钟芯片202发送所述第一调整指令，以调整所述时钟芯片的第一电路参数，从而调整所述时钟芯片202输出的时钟信号，使调整后的时钟信号满足所述检测参数的要求。
所述控制模块2014具体用于根据所述检测参数确定是否需要调整所述第一电路参数；若确定需要，则根据所述检测参数生成所述第一调整指令，例如，寄存器写指令，并向所述时钟芯片202发送所述第一调整指令；若确定不需要，可以结束处理。
所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
与图1A和1B所示装置不同的是，图2A和2B所示装置中所述控制模块2014不是独立芯片，而是所述高速芯片201内部负责管理、控制的模块；所述控制模块2014可以是微处理器MCU。
所述第一检测模块2013可以通过所述高速芯片201内部的线路将所述检测参数发送给所述控制模块2014。
一种可能的实施方式中，所述第一检测模块2013中包括眼图，用于检测所述数据流；所述检测参数包括：第一眼宽。
具体地，所述控制模块2014用于确定所述第一眼宽是否小于预设眼宽值；若所述第一眼宽小于所述预设眼宽值，表示需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片202发送所述第一调整指令，以调整所述时钟芯片202的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。若所述第一眼宽大于等于所述预设眼宽值，表示不需要调整所述第一电路参数，可以结束处理。
可选地，所述检测参数还包括RMS抖动等。所述控制模块2014具体用于确定所述RMS抖动是否大于预设抖动值；若所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片202发送所述第一调整指令，以调整所述时钟芯片202的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设抖动值的要求。若所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
所述控制模块2014可以同时确定所述第一眼宽和所述RMS抖动是否满足具体地，所述控制模块2014确定所述第一眼宽是否小于预设眼宽值，所述RMS抖动是否大于预设抖动值；若所述第一眼宽小于所述预设眼宽值，或者所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片202发送所述第一调整指令。若所述第一眼宽大于等于所述预设眼宽值，且所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
另一种可能实现方式中，所述第一检测模块2013中包括误码率检测，用于检测所述数据流的误码率；所述检测参数包括误码率。通过检测所述数据流得到的误码率可以间接反映所述第一转换时钟信号的相噪，虽然相对于眼图的精度和准确度较低，但是简单易实现，成本也比较低。
具体地，所述控制模块2014用于确定所述误码率是否为0；若所述误码率不为0，表示需要调整所述第一电路参数，则生成所述第一调整指令，并向所述时钟芯片202发送所述第一调整指令，以调整所述时钟芯片202的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足误码率的要求。若所述误码率为0，表示不需要调整所述第一电路参数，可以结束处理。
可选地，所述第一电路参数还包括所述时钟芯片202的电荷泵电流等。所述控制模块2014调整所述第一电路参数还包括：调整所述电荷泵电流的大小；所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数(眼宽或误码率)的要求。所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
具体地，调整所述第一电路参数的方式可以参考上述图1A和1B所示实施例中的描述，在此不再赘述。
所述控制模块2014可以通过所述总线203，或者通过与所述时钟芯片202之间的专用通道，向所述时钟芯片202发送所述第一调整指令。
可选地，所述高速芯片201，还用于根据所述第一时钟信号得到时钟参数，，并根据所述时钟参数向所述时钟芯片发送第二调整指令，所述第二调整指令用于调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅，以使所述时钟芯片输出的时钟信号满足所述时钟参数的要求；
所述时钟芯片202还用于根据所述第二调整指令调整输出的时钟信号。
具体地，所述控制模块2014还用于接收所述时钟参数，根据所述时钟参数确定是否需要调整所述第二电路参数；若确定需要，则根据所述时钟参数生成所述第二调整指令，并向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片输出的时钟信号；若确定不需要，可以结束处理。
所述第二调整指令包括：第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片202中摆幅对应的寄存器中写入调整后的摆幅值。
如图2B所示，所述高速芯片201还包括第二检测模块2015。
所述第二检测模块2015中包括眼图，用于直接检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述控制模块2014；所述时钟参数包括第二眼高。
所述第二检测模块2015可以通过所述高速芯片内部的线路将所述时钟参数发送给所述控制模块2014。
所述控制模块2014具体用于确定所述第二眼高是否在预设眼高范围内；若所述第二眼高不在所述预设眼高范围内，表示需要调整所述第二电路参数(即，所述时钟芯片202的摆幅)，则生成所述第二调整指令，向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。若所述第二眼高在所述预设眼高范围内，表示不需要调整所述第二电路参数(即，所述时钟芯片202的摆幅)，可以结束处理。
可选地，所述第二电路参数还包括所述时钟芯片202的边沿；相应地，所述时钟参数还包括第二眼宽。
所述控制模块2104，具体还用于确定所述第二眼宽是否小于预设眼宽值；若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片202的边沿，则生成第三调整指令，并向所述时钟芯片202发送所述第三调整指令，以调整所述时钟芯片的边沿，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片202的，可以结束处理。
所述第三调整指令还包括第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片202中边沿对应的寄存器中写入调整后的边沿值
本实施例中未尽之细节可参见本发明图1A和1B所示实施例中的描述，在此不再赘述。
本发明实施例提供的调整时钟信号的装置，高速芯片接收时钟芯片输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并根据所述检测参数向所述时钟芯片发送调整指令，调整所述时钟芯片内部的电路参数，从而自动调整所述时钟芯片输出的时钟信号。
如图3A和3B所示，本发明实施例提供了又一种调整时钟信号的装置，包括：高速芯片301和时钟芯片302；所述高速芯片301和所述时钟芯片302通过总线303相互连接；
所述高速芯片301，用于接收所述时钟芯片302输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数发送给所述时钟芯片302；
所述时钟芯片302，用于接收所述检测参数，并根据所述检测参数调整第一电路参数，以调整输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽。
与上述图1A和1B，以及图2A和2B所提供的装置不同的是，本实施例提供的调整时钟信号的装置是由时钟芯片直接根据高速芯片反馈的参数调整时钟信号。
所述时钟芯片302中包括调整模块3021；所述调整模块3021用于根据所述检测参数确定是否需要调整所述第一电路参数；若确定需要，则根据所述检测参数输出第一调整指令，例如，寄存器写指令，以调整所述第一电路参数，使所述时钟芯片输出的时钟信号满足所述检测参数的要求；若确定不需要，则结束处理。
所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
所述调整模块3021可以是微处理器MCU。
具体地，如图3A所示，所述高速芯片301包括时钟转换模块3011，高速接口模块3012和第一检测模块3013。
所述时钟转换模块3011，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块3012，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块3013；
所述第一检测模块3013，用于检测所述数据流得到所述检测参数，并向所述时钟芯片302发送所述检测参数。
所述第一检测模块3013可以通过所述总线303，或者通过与所述时钟芯片302之间的专用通道，将所述检测参数发送给所述时钟芯片302。
一种可能的实施方式中，所述第一检测模块3013中可以包括眼图，用于检测所述数据流；所述检测参数包括：第一眼宽。
所述调整模块3021具体用于确定所述第一眼宽是否小于预设眼宽值；若所述第一眼宽小于所述预设眼宽值，表示需要调整所述第一电路参数，则输出所述第一调整指令，以调整所述时钟芯片302的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片302输出的时钟信号，使调整后输出的时钟信号满足满足所述预设眼宽值的要求。若所述第一眼宽大于等于所述预设眼宽值，表示不需要调整所述第一电路参数，可以结束处理。
如果时钟芯片只允许修改数字滤波环路带宽，而不允许修改模拟滤波环路带宽，则所述第一调整指令仅包括所述第一寄存器写指令；反之，如果时钟芯片只允许修改模拟滤波环路带宽，而不允许修改数字滤波环路带宽，则所述第一调整指令仅包括所述第二寄存器写指令。如果时钟芯片对数字滤波环路带宽和模拟滤波环路带宽均允许修改，则所述第一调整指令可以同时包括所述第一寄存器写指令和所述第二寄存器写指令，当然也可以根据具体情况，仅包括所述第一寄存器写指令或所述第二寄存器写指令，也即仅调整数字滤波环路带宽或仅调整模拟滤波环路带宽。
可选地，所述检测参数还包括RMS抖动等。所述调整模块3021具体用于确定所述RMS抖动是否大于预设抖动值；若所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，则输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设抖动值的要求。若所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
所述调整模块3021可以同时确定所述第一眼宽和所述RMS抖动是否满足具体地，所述调整模块3021确定所述第一眼宽是否小于预设眼宽值，所述RMS抖动是否大于预设抖动值；若所述第一眼宽小于所述预设眼宽值，或者所述RMS抖动大于所述预设抖动值，表示需要调整所述第一电路参数，则输出所述第一调整指令，以调整所述时钟芯片302输出的时钟信号。若所述第一眼宽大于等于所述预设眼宽值，且所述RMS抖动小于等于所述预设抖动值，表示不需要调整所述第一电路参数，可以结束处理。
具体实现中，调整所述第一电路参数的方式可以参考上述图1A和1B所示实施例中的描述，在此不再赘述。
另一种可能实现方式中，所述第一检测模块3013中包括误码率检测，用于检测所述数据流的误码率；所述检测参数包括误码率。通过检测所述数据流得到的误码率可以间接反映所述第一转换时钟信号的相噪，虽然相对于眼图的精度和准确度较低，但是简单易实现，成本也比较低。
具体地，所述调整模块3021用于确定所述误码率是否为0；若所述误码率不为0，表示需要调整所述第一电路参数，则输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设抖动值的要求。若所述误码率为0，表示不需要调整所述第一电路参数，可以结束处理。
可选地，所述第一电路参数还包括所述时钟芯片302的电荷泵电流等。所述调整模块3021调整所述第一电路参数时还包括：调整所述电荷泵电流的大小。所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数(眼宽或误码率)的要求。所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
所述调整模块3021可以通过所述时钟芯片302的内部线路发送所述第一调整指令，来修改所述时钟芯片302中各个寄存器的值。
可选地，所述高速芯片301，还用于根据所述第一时钟信号得到时钟参数；将所述时钟参数发送给所述时钟芯片302；
所述时钟芯片302，还用于接收所述时钟参数，并根据所述时钟参数调整第二电路参数，以调整输出的时钟信号；所述第二电路参数包括所述时钟芯片302的摆幅。
所述调整模块3021，还用于根据所述时钟参数确定是否需要调整所述第二电路参数；若确定需要，则根据所述检测参数输出第二调整指令，调整所述时钟芯片的摆幅，使调整后输出的时钟信号满足所述时钟参数要求。若确定不需要，可以结束处理。
所述第二调整指令包括：第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片302中摆幅对应的寄存器中写入调整后的摆幅值。
如图3B所示，所述高速芯片301还可以包括第二检测模块3014。
所述第二检测模块3014包括眼图，用于直接检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述时钟芯片302；所述时钟参数包括第二眼高。
所述第二检测模块3014可以通过所述总线104，或者通过与所述时钟芯片302之间的专用通道，将所述时钟参数发送给所述时钟芯片302。
具体地，所述调整模块3021，用于确定确定所述第二眼高是否在预设眼高范围内；若所述第二眼高不在所述预设眼高范围内，表示需要调整所述第二电路参数(即，所述时钟芯片302的摆幅)，则输出所述第二调整指令，调整所述时钟芯片的摆幅，以调整所述时钟芯片302输出的时钟信号，使调整后输出的时钟信号满足所述预设眼高范围的要求。若所述第二眼高在所述预设眼高范围内，表示不需要调整所述第二电路参数(即，所述时钟芯片302的摆幅)，可以结束处理。
可选地，所述第二电路参数还包括所述时钟芯片302的边沿；相应地，所述时钟参数还包括第二眼宽。
所述调整模块3021，具体还用于确定所述第二眼宽是否小于预设眼宽值；若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片302的边沿，则输出第三调整指令，调整所述时钟芯片的边沿，以调整所述时钟芯片302输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片302的边沿，可以结束处理。
所述第三调整指令还包括第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片302中边沿对应的寄存器中写入调整后的边沿值。
本实施例中未尽之细节可参见本发明图1A和1B所示实施例中的描述，在此不再赘述。
本发明实施例提供的调整时钟信号的装置，高速芯片接收时钟芯片输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数反馈给所述时钟芯片，使得所述时钟芯片根据所述检测参数自动调整所述时钟芯片内部的电路参数，从而自动调整所述时钟芯片输出的时钟信号。
如图4所示，本发明实施例提供了一种调整时钟信号的方法，用于如图1A和1B所示的装置中，所述方法包括：
401、高速芯片接收时钟芯片输出的第一时钟信号；
402、所述高速芯片根据所述第一时钟信号得到检测参数；
403、所述高速芯片将所述检测参数发送给控制模块；
404、所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数，以调整所述时钟芯片输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽。
具体地，步骤402包括：
4021、根据所述第一时钟信号得到第一转换时钟信号；
4022、根据所述第一转换时钟信号生成数据流，模拟所述数据流所属业务的属性发送所述数据流；
4023、对所述数据流进行检测，得到所述检测参数。
如图1A和1B所示的装置，所述控制模块是独立芯片。
步骤404具体包括：若所述控制模块根据所述检测参数确定需要调整所述第一电路参数，则根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述第一电路参数，从而调整所述时钟芯片输出的时钟信号，使满足所述检测参数的要求。
所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
所述方法还可以包括：若所述控制模块根据所述检测参数确定不需要调整所述第一电路参，可以结束处理。
一种可能的实施方式中，步骤4023具体包括：对所述数据流进行眼图检测，得到所述检测参数；所述检测参数包括第一眼宽。
相应地，步骤404具体包括：若所述第一眼宽小于预设眼宽值，则所述控制模块确定需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
所述控制模块根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述第一眼宽大于等于所述预设眼宽值，则所述控制模块确定不需要调整所述第一电路参数。
进一步地，所述检测参数还可以包括RMS抖动。步骤404具体还包括：若所述RMS抖动大于预设抖动值，则所述控制模块确定需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
所述控制模块根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述RMS抖动小于等于所述预设抖动值，则所述控制模块确定不需要调整所述第一电路参数。
另一种可能的实施方式中，步骤4023具体包括：对所述数据流进行误码率检测，得到所述检测参数；所述检测参数包括误码率。
相应地，步骤404具体包括：若所述误码率不为0，则所述控制模块确定需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述误码率的要求。
所述控制模块根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述误码率为0，则所述控制模块确定不需要调整所述第一电路参数。
当然，除了眼图和误码率检测，也可以采用其他方法来获得反映时钟信号相噪的检测参数，本发明对此不做限定。
可选地，所述第一电路参数还包括所述时钟芯片的电荷泵电流等。相应地，调整所述第一电路参数，还包括：调整所述电荷泵电流的大小，以使所述时钟芯片输出的时钟信号满足所述检测参数(眼宽或误码率)的要求；所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
具体地，调整第一电路参数的方式可以参考上述图1A和1B所示实施例中的描述，在此不再赘述。
可选地，所述方法还包括：
405、所述高速芯片根据所述第一时钟信号得到时钟参数，所述时钟参数包括第二眼高；
406、所述高速芯片将所述时钟参数发送给所述控制模块；
407、所述控制模块根据所述时钟参数，调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
步骤405具体包括：
根据所述第一时钟信号得到第一转换时钟信号；
对所述第一转换时钟信号进行眼图检测，得到所述时钟检测参数。
步骤405～407可以在步骤401～404之前或之后执行，也可以同步执行。
步骤407具体包括：若所述第二眼高不在预设眼高范围内，则所述控制模块确定需要调整所述时钟芯片的摆幅，生成第二调整指令，并向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，从而调整所述时钟芯片输出的时钟信号，使调整输出的时钟信号满足所述眼高范围的要求。
所述第二调整指令包括：第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片中摆幅对应的寄存器中写入调整后的摆幅值。
所述方法还可以包括：若所述第二眼高不在所述预设眼高范围内，则所述控制模块确定不需要调整所述时钟芯片的摆幅，可以结束处理。
可选地，所述第二电路参数还包括所述时钟芯片的边沿；相应地，所述时钟参数还包括第二眼宽；所述方法还包括：
若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片的边沿，则所述控制模块生成第三调整指令，并向所述时钟芯片发送所述第三调整指令，以调整所述时钟芯片的边沿，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。所述第三调整指令包括：第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片中边沿对应的寄存器中写入调整后的边沿值。
若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片的边沿，可以结束处理。
本实施例中未尽之细节可参见图1A和1B所示装置实施例中的描述，在此不再赘述。
本发明实施例提供的调整时钟信号的方法，高速芯片根据时钟芯片输出的第一时钟信号，得到检测参数反馈给控制模块或所述时钟芯片，以使所述控制模块或所述时钟芯片根据所述检测参数自动调整所述时钟芯片的电路参数，从而自动调整时钟芯片输出的时钟信号。
如图5所示，本发明实施例提供了另一种调整时钟信号的方法，用于如本发明图2A和2B所示的装置中，所述方法包括：
501、高速芯片接收时钟芯片输出的第一时钟信号；
502、所述高速芯片根据所述第一时钟信号得到检测参数；
503、所述高速芯片根据所述检测参数向所述时钟芯片输出第一调整指令，所述第一调整指令用于调整所述时钟芯片的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
504、所述时钟芯片根据所述第一调整指令调整输出的时钟信号。
本实施例中，所述时钟芯片和所述高速芯片处于如图2A和2B所示的装置中，且所述高速芯片包括控制模块。所述控制模块可以是微处理器MCU。
步骤502具体包括：
5021、根据所述第一时钟信号得到第一转换时钟信号；
5022、根据所述第一转换时钟信号生成数据流，模拟所述数据流所属业务的属性发送所述数据流；
5023、对所述数据流进行检测，得到所述检测参数。
步骤503具体包括：若所述高速芯片的控制模块根据所述检测参数确定需要调整所述第一电路参数，则根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述第一电路参数，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述检测参数的要求。
所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
所述方法还可以包括：若所述控制模块根据所述检测参数确定不需要调整所述第一电路参数，可以结束处理。
一种可能的实施方式中，步骤5023具体包括：对所述数据流进行眼图检测，得到所述检测参数；所述检测参数包括第一眼宽。
步骤503具体包括：若所述第一眼宽小于预设眼宽值，所述控制模块确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后的时钟信号满足所述预设眼宽值的要求。
根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述第一眼宽大于等于所述预设眼宽值，则确定不需要调整所述第一电路参数。
进一步地，所述检测参数还可以包括RMS抖动。步骤503具体还包括：若所述RMS抖动大于预设抖动值，所述控制模块确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后的时钟信号满足所述预设抖动值的要求。
根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述第一眼宽大于等于所述预设眼宽值且所述RMS抖动小于等于所述预设抖动值，则确定不需要调整所述第一电路参数。
另一种可能的实施方式中，步骤5023具体包括：对所述数据流进行误码率检测，得到所述检测参数；所述检测参数包括误码率。
相应地，步骤503具体包括：若所述误码率不为0，则确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后的时钟信号满足误码率的要求。
根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述误码率为0，则确定不需要调整所述第一电路参数。
当然，除了眼图和误码率检测，也可以采用其他方法来获得反映时钟信号相噪的检测参数，本发明对此不做限定。
可选地，所述第一电路参数还包括所述时钟芯片的电荷泵电流等。相应地，调整所述第一电路参数，还包括调整所述电荷泵电流的大小；所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
具体地，调整第一电路参数的方式可以参考上述图1A和1B所示实施例中的描述，在此不再赘述。
可选地，所述方法还包括：
505、所述高速芯片根据所述第一时钟信号得到时钟参数，所述时钟参数包括第二眼高；
506、所述高速芯片根据所述时钟参数向所述时钟芯片输出第二调整指令，所述第二调整指令用于调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅；
507、所述时钟芯片根据所述第二调整指令调整输出的时钟信号。
步骤505具体包括：
根据所述第一时钟信号得到第一转换时钟信号；
对所述第一转换时钟信号进行眼图检测，得到所述时钟参数。
步骤505～507可以在步骤501～504之前或之后执行，也可以同步执行。
步骤506具体包括：若所述第二眼高不在预设眼高范围内，则所述控制模块确定需要调整所述第二电路参数(即，所述时钟芯片的摆幅)，生成第二调整指令，并向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼高范围的要求。所述第二调整指令包括：第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片中摆幅对应的寄存器中写入调整后的摆幅值。
所述方法还可以包括：若所述第二眼高大于等于预设眼高值，则所述控制模块确定不需要调整所述时钟芯片的摆幅，可以结束处理。
可选地，所述第二电路参数还包括所述时钟芯片的边沿；相应地，所述时钟参数还包括第二眼宽；所述方法还包括：
若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片的边沿，则所述控制模块生成第三调整指令，并向所述时钟芯片发送所述第三调整指令，以调整所述时钟芯片的边沿，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。所述第三调整指令包括：第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片中边沿对应的寄存器中写入调整后的边沿值。
若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片的边沿，可以结束处理。
本实施例中未尽之细节可参见图2A和2B所示装置实施例中的描述，在此不再赘述。
本发明实施例提供的调整时钟信号的方法，高速芯片接收时钟芯片输出的第一时钟信号，根据所述第一时钟信号得到检测参数，并根据所述检测参数向所述时钟芯片输出第一调整指令，调整所述时钟芯片的第一电路参数，从而自动调整所述时钟芯片输出的时钟信号。
如图6所示，本发明实施例提供了一种调整时钟信号的方法，用于如图3A和3B所示的装置中，所述方法包括：
601、高速芯片接收时钟芯片输出的第一时钟信号；
602、所述高速芯片根据所述第一时钟信号得到检测参数；
603、所述高速芯片将所述检测参数发送给所述时钟芯片；
604、所述时钟芯片根据所述检测参数，调整第一电路参数，以调整输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽。
具体地，步骤602包括：
6021、根据所述第一时钟信号得到第一转换时钟信号；
6022、根据所述第一转换时钟信号生成数据流，模拟所述数据流所属业务的属性发送所述数据流；
6023、对所述数据流进行检测，得到所述检测参数；
如图3A和3B所示的装置，所述时钟芯片中包括调整模块。
步骤604具体包括：若所述时钟芯片中的调整模块根据所述检测参数确定需要调整所述第一电路参数，则输出第一调整指令，调整所述第一电路参数，从而调整所述时钟芯片输出的时钟信号。所述第一调整指令包括：第一寄存器写指令和/或第二寄存器写指令；所述第一寄存器写指令用于往所述数字滤波环路带宽对应的寄存器中写入调整后的带宽值，所述第二寄存器写指令用于往所述模拟滤波环路带宽对应的寄存器中写入调整后的带宽值。
所述方法还可以包括：若所述调整模块根据所述检测参数确定不需要调整所述第一电路参数，可以结束处理。
所述调整模块可以通过所述时钟芯片内部的线路发送调整指令，来修改所述时钟芯片中各个寄存器的值。
一种可能的实施方式中，步骤6023具体包括：对所述数据流进行眼图检测，得到所述检测参数；所述检测参数包括第一眼宽。
步骤604具体包括：若所述第一眼宽小于预设眼宽值，则所述调整模块确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。
根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述第一眼宽大于等于所述预设眼宽值，则所述调整模块确定不需要调整所述第一电路参数。
进一步地，所述检测参数还可以包括RMS抖动。步骤604具体还包括：若所述RMS抖动大于预设抖动值，则所述调整模块确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设抖动值的要求。
所述调整模块根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述第一眼宽大于等于所述预设眼宽值且所述RMS抖动小于等于所述预设抖动值，则所述调整模块确定不需要调整所述第一电路参数。
另一种可能的实施方式中，步骤6023具体包括：对所述数据流进行误码率检测，得到所述检测参数；所述检测参数包括误码率。
步骤604具体包括：若所述误码率不为0，则所述调整模块确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足误码率的要求。
根据所述检测参数确定不需要调整所述第一电路参数具体包括：若所述误码率为0，则所述调整模块确定不需要调整所述第一电路参数。
当然，除了眼图和误码率检测，也可以采用其他方法来获得反映时钟信号相噪的检测参数，本发明对此不做限定。
可选地，所述第一电路参数还包括所述时钟芯片的电荷泵电流等。相应地，调整所述第一电路参数，还包括调整所述电荷泵电流的大小；所述第一调整指令还包括：第三寄存器写指令，用于往所述电荷泵电流对应的寄存器中写入调整后的电流值。
具体地，调整第一电路参数的方式可以参考上述图1A和1B所示实施例中的描述，在此不再赘述。
可选地，所述方法还包括：
605、所述高速芯片根据所述第一时钟信号得到时钟参数；
606、所述高速芯片将所述时钟参数发送给所述时钟芯片；
607、所述时钟芯片根据所述时钟参数，调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
步骤605～607可以在步骤601～604之前或之后执行，也可以同步执行。
步骤605具体包括：
根据所述第一时钟信号得到第一转换时钟信号；
对所述第一转换时钟信号进行眼图检测，得到所述时钟参数，所述时钟参数包括第二眼高。
步骤607具体包括：若所述第二眼高不在预设眼高范围内，则所述调整模块确定需要调整所述第二电路参数(即，所述时钟芯片的摆幅)，输出第二调整指令，以调整所述时钟芯片的摆幅，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼高范围的要求。所述第二调整指令包括：第四寄存器写指令；所述第四寄存器写指令用于往所述时钟芯片中摆幅对应的寄存器中写入调整后的摆幅值。
所述方法还可以包括：若所述第二眼高在所述预设眼高范围内，则所述调整模块确定不需要调整所述时钟芯片的摆幅，可以结束处理。
可选地，所述第二电路参数还包括所述时钟芯片的边沿；相应地，所述时钟参数还包括第二眼宽；所述方法还包括：
若所述第二眼宽小于所述预设眼宽值，表示需要调整所述时钟芯片的边沿，则所述调整模块输出第三调整指令，以调整所述时钟芯片的边沿，从而调整所述时钟芯片输出的时钟信号，使调整后输出的时钟信号满足所述预设眼宽值的要求。所述第三调整指令包括：第五寄存器写指令，所述第五寄存器写指令用于往所述时钟芯片中边沿对应的寄存器中写入调整后的边沿值。
若所述第二眼宽大于等于所述预设眼宽值，表示不需要调整所述时钟芯片的边沿，可以结束处理。
本实施例中未尽之细节可参见图3A和3B所示装置实施例中的描述，在此不再赘述。
本发明实施例提供的调整时钟信号的方法，高速芯片根据时钟芯片输出的第一时钟信号，得到检测参数反馈给控制模块或所述时钟芯片，以使所述控制模块或所述时钟芯片根据所述检测参数自动调整所述时钟芯片的电路参数，从而自动调整时钟芯片输出的时钟信号。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (35)
1.一种调整时钟信号的装置，其特征在于，包括：高速芯片，时钟芯片和控制模块；
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数发送给所述控制模块；
所述控制模块，用于接收所述检测参数，并根据所述检测参数调整所述时钟芯片的第一电路参数，以调整所述时钟芯片输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽。
2.如权利要求1所述的装置，其特征在于，所述高速芯片包括时钟转换模块、高速接口模块和第一检测模块；
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述控制模块。
3.如权利要求2所述的装置，其特征在于，
所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述控制模块，具体用于在所述第一眼宽小于预设眼宽值时，确定需要调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
4.如权利要求3所述的装置，其特征在于，所述检测参数还包括第一均方根RMS抖动；
所述控制模块，具体还用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
5.如权利要求2所述的装置，其特征在于，
所述第一检测模块具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；
所述控制模块，具体用于在所述误码率不为0时，确定调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
6.如权利要求2至5任一项所述的装置，其特征在于，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述时钟芯片的电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
7.如权利要求2至6任一项所述的装置，其特征在于，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并将所述时钟参数发送给所述控制模块；
所述控制模块，还用于接收所述时钟参数，并根据所述时钟参数调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
8.如权利要求7所述的装置，其特征在于，所述高速芯片还包括第二检测模块；
所述第二检测模块包括眼图，用于检测所述第一转换时钟信号得到时钟参数，并将所述时钟参数发送给所述控制模块，所述时钟参数包括第二眼高；
所述控制模块，具体用于在所述第二眼高不在预设眼高范围内时，确定调整所述第二电路参数，则根据所述时钟参数生成第二调整指令，并向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
9.一种调整时钟信号的装置，其特征在于，包括：高速芯片和时钟芯片；
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并根据所述检测参数向所述时钟芯片发送第一调整指令，所述第一调整指令用于调整所述时钟芯片的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
所述时钟芯片，还用于根据所述第一调整指令调整输出的时钟信号。
10.如权利要求9所述的装置，其特征在于，所述高速芯片包括控制模块，时钟转换模块，高速接口模块和第一检测模块。
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述控制模块；
所述控制模块，用于根据所述检测参数确定需要调整所述第一电路参数时，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
11.如权利要求10所述的装置，其特征在于，
所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述控制模块，具体用于在所述第一眼宽小于所述预设眼宽值时，确定需要调整所述第一电路参数，生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
12.如权利要求11所述的装置，其特征在于，所述检测参数还包括第一均方根RMS抖动；
所述控制模块，具体用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
13.如权利要求10所述的装置，其特征在于，
所述第一检测模块具体用于对所述数据流进行误码率检测，获得所述数据流的误码率；
所述控制模块，具体用于在所述误码率不为0时，确定调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
14.如权利要求10至13任一项所述的装置，其特征在于，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
15.如权利要求10至14任一项所述的装置，其特征在于，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并根据所述时钟参数向所述时钟芯片发送第二调整指令，所述第二调整指令用于调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅，以使所述时钟芯片输出的时钟信号满足所述时钟参数的要求。
16.如权利要求15所述的装置，其特征在于，所述高速芯片还包括第二检测模块；
所述第二检测模块中包括眼图，用于检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述控制模块，所述时钟参数包括第二眼高；
所述控制模块，还用于在所述第二眼高不在预设眼高范围内时，生成所述第二调整指令，向所述时钟芯片发送所述第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
17.一种调整时钟信号的装置，其特征在于，包括：高速芯片和时钟芯片；
所述时钟芯片，用于输出第一时钟信号；
所述高速芯片，用于接收所述第一时钟信号，根据所述第一时钟信号得到检测参数，并将所述检测参数发送给所述时钟芯片；
所述时钟芯片，用于接收所述检测参数，并根据所述检测参数调整所述时钟芯片的第一电路参数，以调整输出的时钟信号；所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽。
18.如权利要求17所述的装置，其特征在于，所述时钟芯片包括调整模块，用于根据所述检测参数确定需要调整所述第一电路参数时，输出第一调整指令，以调整所述第一电路参数，使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
19.如权利要求18所述的装置，其特征在于，所述高速芯片包括时钟转换模块，高速接口模块和第一检测模块。
所述时钟转换模块，用于根据所述第一时钟信号得到第一转换时钟信号；
所述高速接口模块，用于根据所述第一转换时钟信号生成数据流，发送所述数据流，使所述数据流经过所述第一检测模块；
所述第一检测模块，用于检测所述数据流得到所述检测参数，并将所述检测参数发送给所述时钟芯片。
20.如权利要求19所述的装置，其特征在于，
所述第一检测模块中包括眼图，用于检测所述数据流获得所述检测参数，所述检测参数包括：第一眼宽；
所述调整模块，具体用于在所述第一眼宽小于所述预设眼宽值时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
21.如权利要求20所述的装置，其特征在于，所述检测参数还包括第一均方根RMS抖动；
所述调整模块，具体用于在所述RMS抖动大于所述预设抖动值时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设抖动值的要求。
22.如权利要求19所述的装置，其特征在于，
所述第一检测模块对所述数据流进行误码率检测，获得所述数据流的误码率；
所述调整模块，具体用于在所述数据流的误码率不为0时，确定调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
23.如权利要求18至22任一项所述的装置，其特征在于，所述第一电路参数还包括所述时钟芯片的电荷泵电流；
所述第一调整指令还用于调整所述电荷泵电流，以使所述时钟芯片输出的时钟信号满足所述检测参数的要求。
24.如权利要求18至23任一项所述的装置，其特征在于，所述高速芯片，还用于根据所述第一时钟信号得到时钟参数，并将所述时钟参数发送给所述时钟芯片；
所述时钟芯片，还用于根据所述时钟参数调整所述时钟芯片的第二电路参数，所述第二电路参数包括所述时钟芯片的摆幅。
25.如权利要求24所述的装置，其特征在于，所述高速芯片还包括第二检测模块；
所述第二检测模块中包括眼图，用于检测所述第一转换时钟信号得到所述时钟参数，并将所述时钟参数发送给所述时钟芯片，所述时钟参数包括第二眼高；
所述调整模块，用于在所述第二眼高不在预设眼高范围内时，确定调整所述第二电路参数，并根据所述时钟参数生成第二调整指令，以调整所述时钟芯片的摆幅，使所述时钟芯片输出的时钟信号满足所述预设眼高范围的要求。
26.一种调整时钟信号的方法，其特征在于，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片将所述检测参数发送给控制模块；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数，以调整所述时钟芯片输出的时钟信号，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽；
所述高速芯片，所述时钟芯片和所述控制模块之间相互连接。
27.如权利要求26所述的方法，其特征在于，所述根据所述第一时钟信号得到检测参数具体包括：
根据所述第一时钟信号得到第一转换时钟信号；
根据所述第一转换时钟信号生成数据流，模拟所述数据流所属业务属性发送所述数据流；
对所述数据流进行检测，得到所述检测参数。
28.如权利要求27所述的方法，其特征在于，所述检测参数包括第一眼宽；
所述对所述数据流进行检测，得到所述检测参数具体包括：对所述数据流进行眼图检测，得到所述第一眼宽；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数具体包括：
若所述第一眼宽小于预设眼宽值，所述控制模块确定需要调整所述第一电路参数，生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
29.如权利要求27所述的方法，其特征在于，所述检测参数包括误码率；
所述对所述数据流进行检测，得到所述检测参数具体包括：对所述数据流进行误码率检测，得到所述数据流的误码率；
所述控制模块根据所述检测参数，调整所述时钟芯片的第一电路参数具体包括：
若所述误码率不为0，所述控制模块确定需要调整所述第一电路参数，生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
30.一种调整时钟信号的方法，其特征在于，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片根据所述检测参数向所述时钟芯片发送第一调整指令，所述第一调整指令用于调整所述时钟芯片的第一电路参数，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和模拟滤波环路带宽；
所述时钟芯片根据所述第一调整指令调整输出的时钟信号；
所述高速芯片，所述时钟芯片和所述控制模块之间相互连接。
31.如权利要求30所述的方法，其特征在于，所述检测参数包括第一眼宽；
所述高速芯片根据所述检测参数向所述时钟芯片发送第一调整指令具体包括：
若所述第一眼宽小于预设眼宽值，所述高速芯片确定需要调整所述第一电路参数，根据所述检测参数生成所述第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
32.如权利要求30所述的方法，其特征在于，所述检测参数包括误码率；
所述高速芯片根据所述检测参数向所述时钟芯片发送第一调整指令具体包括：
若所述误码率不为0，所述高速芯片确定需要调整所述第一电路参数，根据所述检测参数生成第一调整指令，并向所述时钟芯片发送所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
33.一种调整时钟信号的方法，其特征在于，包括：
高速芯片接收时钟芯片输出的第一时钟信号；
所述高速芯片根据所述第一时钟信号得到检测参数；
所述高速芯片将所述检测参数发送给所述时钟芯片；
所述时钟芯片根据所述检测参数，调整第一电路参数，以调整输出的时钟信号，所述第一电路参数包括所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽；
所述高速芯片和所述时钟芯片之间相互连接。
34.如权利要求33所述的方法，其特征在于，所述检测参数包括第一眼宽；
所述时钟芯片根据所述检测参数，调整第一电路参数具体包括：
若所述第一眼宽小于预设眼宽值，所述时钟芯片确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足所述预设眼宽值的要求。
35.如权利要求33所述的方法，其特征在于，所述检测参数包括误码率；
所述时钟芯片根据所述检测参数，调整第一电路参数具体包括：
若所述误码率不为0，所述时钟芯片确定需要调整所述第一电路参数，输出所述第一调整指令，以调整所述时钟芯片的数字滤波环路带宽和/或模拟滤波环路带宽，使所述时钟芯片输出的时钟信号满足误码率的要求。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510570446.2A CN106527577B (zh) | 2015-09-09 | 2015-09-09 | 调整时钟信号的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510570446.2A CN106527577B (zh) | 2015-09-09 | 2015-09-09 | 调整时钟信号的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106527577A true CN106527577A (zh) | 2017-03-22 |
| CN106527577B CN106527577B (zh) | 2020-10-23 |
Family
ID=58345452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510570446.2A Active CN106527577B (zh) | 2015-09-09 | 2015-09-09 | 调整时钟信号的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106527577B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1437855A1 (en) * | 2002-12-30 | 2004-07-14 | Alcatel | Method of determining an eye diagram of a digital signal |
| US6766154B2 (en) * | 2001-03-07 | 2004-07-20 | Northrop Grumman Corporation | Fast settling fine stepping phase locked loops |
| CN1705234A (zh) * | 2004-05-26 | 2005-12-07 | 华为技术有限公司 | 时钟合成方法及系统 |
| CN1867119A (zh) * | 2005-12-02 | 2006-11-22 | 华为技术有限公司 | 一种射频远端模块中时钟恢复方法和装置 |
| US20090168931A1 (en) * | 2007-12-28 | 2009-07-02 | International Business Machines Corporation | Method and apparatus for jitter compensation in receiver circuits using nonlinear dynamic phase shifting technique based on bit history pattern |
| CN101572543A (zh) * | 2008-05-04 | 2009-11-04 | 华为技术有限公司 | 一种稳定时钟的方法和装置 |
| CN102208911A (zh) * | 2011-03-02 | 2011-10-05 | 北京航天测控技术有限公司 | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 |
| CN102315889A (zh) * | 2011-09-30 | 2012-01-11 | 华为技术有限公司 | 一种高速信号测试方法、装置和系统 |
| CN102510283A (zh) * | 2011-11-18 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 调整时钟晶振的频率的方法及装置、晶振模块、芯片 |
| US8306176B2 (en) * | 2002-06-19 | 2012-11-06 | Texas Instruments Incorporated | Fine-grained gear-shifting of a digital phase-locked loop (PLL) |
| CN103200040A (zh) * | 2012-11-08 | 2013-07-10 | 盛科网络（苏州）有限公司 | 基于专用芯片的接口信号质量的测试方法及系统 |
| CN103377105A (zh) * | 2013-07-04 | 2013-10-30 | 曙光信息产业(北京)有限公司 | 一种串行总线测试方法 |
| CN104122936A (zh) * | 2014-07-21 | 2014-10-29 | 深圳市芯海科技有限公司 | 一种mcu芯片分频时钟校正装置及方法 |
| CN104866008A (zh) * | 2015-05-13 | 2015-08-26 | 中国电子科技集团公司第四十一研究所 | 一种时钟系统 |
-
2015
- 2015-09-09 CN CN201510570446.2A patent/CN106527577B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766154B2 (en) * | 2001-03-07 | 2004-07-20 | Northrop Grumman Corporation | Fast settling fine stepping phase locked loops |
| US8306176B2 (en) * | 2002-06-19 | 2012-11-06 | Texas Instruments Incorporated | Fine-grained gear-shifting of a digital phase-locked loop (PLL) |
| EP1437855A1 (en) * | 2002-12-30 | 2004-07-14 | Alcatel | Method of determining an eye diagram of a digital signal |
| CN1705234A (zh) * | 2004-05-26 | 2005-12-07 | 华为技术有限公司 | 时钟合成方法及系统 |
| CN1867119A (zh) * | 2005-12-02 | 2006-11-22 | 华为技术有限公司 | 一种射频远端模块中时钟恢复方法和装置 |
| US20090168931A1 (en) * | 2007-12-28 | 2009-07-02 | International Business Machines Corporation | Method and apparatus for jitter compensation in receiver circuits using nonlinear dynamic phase shifting technique based on bit history pattern |
| CN101572543A (zh) * | 2008-05-04 | 2009-11-04 | 华为技术有限公司 | 一种稳定时钟的方法和装置 |
| CN102208911A (zh) * | 2011-03-02 | 2011-10-05 | 北京航天测控技术有限公司 | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 |
| CN102315889A (zh) * | 2011-09-30 | 2012-01-11 | 华为技术有限公司 | 一种高速信号测试方法、装置和系统 |
| CN102510283A (zh) * | 2011-11-18 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 调整时钟晶振的频率的方法及装置、晶振模块、芯片 |
| CN103200040A (zh) * | 2012-11-08 | 2013-07-10 | 盛科网络（苏州）有限公司 | 基于专用芯片的接口信号质量的测试方法及系统 |
| CN103377105A (zh) * | 2013-07-04 | 2013-10-30 | 曙光信息产业(北京)有限公司 | 一种串行总线测试方法 |
| CN104122936A (zh) * | 2014-07-21 | 2014-10-29 | 深圳市芯海科技有限公司 | 一种mcu芯片分频时钟校正装置及方法 |
| CN104866008A (zh) * | 2015-05-13 | 2015-08-26 | 中国电子科技集团公司第四十一研究所 | 一种时钟系统 |
Non-Patent Citations (1)
| Title |
|---|
| 韦雪明: "高速SERDES接口芯片设计关键技术研究", 《中国博士学位论文全文数据库信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106527577B (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8744012B1 (en) | On-chip eye viewer architecture for highspeed transceivers | |
| US6816987B1 (en) | Apparatus and method for built-in self-test of a data communications system | |
| US8040940B2 (en) | Transmitter/receiver device that converts serial and parallel signals and method of testing thereof | |
| US8451883B1 (en) | On-chip full eye viewer architecture | |
| EP2343557B1 (en) | Dynamic oscilloscope triggering | |
| CN104052694A (zh) | 使用裸片上仪器的数字均衡器适配 | |
| CN103427918B (zh) | 用于标准符合性抖动容限测试的片上干扰 | |
| CN105790736B (zh) | 一种用于频率信号发生芯片的修调装置 | |
| CN109766232A (zh) | 一种PCIe压力眼图测试校准方法 | |
| CN102931920A (zh) | 适用于输入输出接口的传输电路及其讯号传输方法 | |
| JP2023101589A (ja) | 電子回路のビルトインセルフテストのためのシステム及び方法 | |
| CN104365024A (zh) | 确定电气互连的信号质量 | |
| CN106209492B (zh) | 一种背板的误码测试方法及系统 | |
| CN105956322A (zh) | 数字电路的工艺角检测装置和方法 | |
| JP2009294164A (ja) | 半導体装置 | |
| CN106527577A (zh) | 调整时钟信号的方法和装置 | |
| CN107453784A (zh) | 通信接口灵敏度测试方法和系统 | |
| CN108984451B (zh) | 信号驱动方法及通信设备 | |
| CN107271890A (zh) | 一种序列脉冲部分下降沿加抖的装置 | |
| CN115065429B (zh) | 一种基于眼图的高速信号频率测试方法 | |
| Barrientos et al. | Multiple register synchronization with a high-speed serial link using the aurora protocol | |
| CN109586964A (zh) | 双向通信的本地端口及端口训练方法 | |
| CN103401734B (zh) | 高速数据总线的信号质量调试的方法和装置 | |
| CN213637693U (zh) | 时钟自测fpga | |
| US5867041A (en) | Clock signal testing apparatus for use in a synchronous transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |