CN105790736B - 一种用于频率信号发生芯片的修调装置 - Google Patents

Abstract

本发明公开了一种用于频率信号发生芯片的修调装置，包括高速计数电路、2选1电路、修调译码电路和修调控制电路；高速计数电路一方面接收来自集成电路自动测试设备的寄存器输入信号，另一方面接收来自待测试的频率信号发生芯片的频率输出信号，高速计数电路输出的计数值传递给2选1电路；2选1电路的一端连接集成电路自动测试设备，另一端连接修调译码电路；修调译码电路连接修调控制电路，修调控制电路通过修调控制通道连接待测试的频率信号发生芯片的修调管脚。利用本发明，可以实现实时频率测试和修调，可多路并行测试，满足高速低成本的量产测试要求。

Description

一种用于频率信号发生芯片的修调装置

技术领域

本发明涉及一种用于频率信号发生芯片的修调装置，属于集成电路测试技术领域。

背景技术

在混合集成电路的设计中，特别是振荡器、V/F转换器和多媒体芯片中，常常需要有输出频率信号的管脚。这些管脚因为使用材料的差别、生产工艺的影响，会造成芯片的实际输出参数与设计者仿真设计的期望值存在较大偏差，特别是电阻值、电容值的偏差可达10％。为了降低成本、确保输出参数的可靠性，很多新出品的芯片内部设计了修调电路，即在出厂前对芯片内部的电阻值或电容值进行微调(即修调)。通过修调电路的处理，可以使芯片的实际输出参数符合预期的范围。

修调电路的种类虽然较多，但出于成本等方面的考虑，大多数芯片厂商都采用熔丝修调。它的基本原理是在待修调的熔丝两端施加一个合适修调的电压差(该数值一般由设计公司设定)，进而产生一段时间(如十几毫秒)的大电流或大电压值，从而熔断熔丝。熔丝相当于一个开关，通过修调来改变开关状态，即可增大或者减小通路电阻/电容，使最终的电阻或电容特性达到符合设计要求的精确值。

熔丝修调因工艺简单、速度快，被广泛用于混合集成电路的测试中。但在熔丝修调过程中，某段熔丝一旦熔断，其电路阻值就会发生变化，并且不可恢复，因此熔丝修调中最重要的工作就是准确计算测量值与预期值的差，并准确判断需要修调的熔丝段。在实践中，熔丝修调往往存在精度不易控制，测试效率低等缺陷。

在申请号为201310567758.9的中国专利申请中，公开了一种熔丝修调电路，包括开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块，修调模块包括PMOS管、第一电阻、熔丝、NMOS管、第二电阻以及D触发器，其中：PMOS管的源极与稳压电源连接，PMOS管的栅极与开关控制模块连接，PMOS管的漏极与第一电阻的一端连接，第一电阻的另一端与熔丝的一端连接，熔丝的另一端与NMOS管的源极连接，NMOS管的栅极与熔丝熔断控制模块连接，NMOS管的漏极接地，第二电阻的一端与NMOS管的源极连接，第二电阻的另一端接地，D触发器的CP端口与修调值载入模块连接，D端口与NMOS管的源极连接。该技术方案的特点是在晶圆封装好后再进行修调，从而降低成本，并提高修调精度。

另一方面，针对频率信号发生芯片的修调测试需要频率测试模块和修调模块两个核心组件。其中，频率测试模块负责对修调前后的芯片管脚输出的频率信号进行检测。为了保证频率测试的可靠性，通常需要频谱分析仪等设备，但该类设备成本较高、结构复杂且通道少，在量产测试中效率较低。现有的集成电路自动测试设备(简称为ATE，下同)具有数据采集和分析功能，但采样频率较低。受此限制，只能通过多次扫描的方法才能完成频率信号发生芯片的采集，不但增加了测试时间，而且对噪声信号的处理能力也比较差。修调模块一般需要测试数据经ATE计算后才能完成修调动作，不能实时完成，因此修调效率较低，不能满足量产测试的要求。

发明内容

本发明所要解决的技术问题在于提供一种面向频率信号发生芯片的修调装置。

为实现上述发明目的，本发明采取下述技术方案：

一种用于频率信号发生芯片的修调装置，包括高速计数电路、2选1电路、修调译码电路和修调控制电路；

所述高速计数电路一方面接收来自集成电路自动测试设备的寄存器输入信号，另一方面接收来自待测试的频率信号发生芯片的频率输出信号，所述高速计数电路输出的计数值传递给所述2选1电路；

所述2选1电路的一端连接所述集成电路自动测试设备，另一端连接所述修调译码电路；

所述修调译码电路连接所述修调控制电路，所述修调控制电路通过修调控制通道连接待测试的频率信号发生芯片的修调管脚。

其中较优地，所述集成电路自动测试设备通过修调电源向所述修调控制电路供电。

其中较优地，当所述频率输出信号的测试频率在规定范围内时，所述2选1电路将测试结果发送给所述集成电路自动测试设备，否则将测试结果发送给修调译码电路。

其中较优地，所述高速计数电路利用锁相环产生采样信号，对待修调的频率输出信号进行扫描；

所述高速计数电路一方面利用频段配置好的滤波电路去除低频噪声叠加对采样的影响，另一方面利用高频信号计数器计算给定阈值内的高频噪声个数，通过差分电路扣除高频噪声计数。

其中较优地，所述高速计数电路将采样值传递给所述修调译码电路，所述修调译码电路产生与被测频率对应的修调代码，根据所述修调代码的内容和所述集成电路自动测试设备发出的修调类型代码结合，产生修调控制代码。

其中较优地，所述高速计数电路包括主计数器、高频信号计数器、差分器和除法器；其中，所述主计数器和所述高频信号计数器连接所述差分器；所述差分器连接所述除法器以产生输出的采样值。

其中较优地，所述主计数器的计数值和所述高频信号计数器的计数值分别输入所述差分器中，所述差分器的输出值为二者差值。

其中较优地，所述修调译码电路接收所述高速计数电路的最终输出值，通过比较器确定该最终输出值所处的代码段，并根据预存的修调代码数值选通译码电路，启动所述修调控制电路。

其中较优地，所述修调控制电路由通道选择继电器阵列、串并转换继电器阵列及修调电源组阵列组成；其中，所述通道选择继电器阵列连接所述串并转换继电器阵列，并由所述修调电源组阵列提供修调电源。

其中较优地，所述修调电源组阵列接收所述集成电路自动测试设备的电源控制信号，所述通道选择继电器阵列通过继电器矩阵连接修调电源和每个所述修调管脚，所述串并转换继电器阵列通过继电器矩阵切换修调控制通道与GND，以适应串行修调或并行修调的需求。

与现有技术相比较，本发明所提供的修调装置可以设定高频和低频噪声滤波窗口，将频率信号转换为修调信号。修调信号经修调译码电路、修调控制电路将频率信号测试和电路修调结合起来，由ATE实现整个修调过程的统一管理。利用本发明，可以实现实时频率测试和修调，可多路并行测试，满足高速低成本的量产测试要求。

附图说明

图1为本发明所提供的修调装置的整体连接框图；

图2为带有滤波电路的高速计数电路的一个实施例框图；

图3为修调控制电路的内部连接框图；

图4为修调控制电路的实施例示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。

集成电路自动测试设备是进行芯片功能测试、直流参数测试和测试进程管理的基本设备。它由程控电源模块、精密电压电流测量模块、高速图形发生模块、管脚电路模块和外部接口模块组成。其中，程控电源模块为待测芯片提供电源信号，高速图形发生模块根据需要发出预定速率的测试图形，管脚电路模块用于提供激励向量和接受响应向量，精密电压电流测量模块可以根据外部修调电路的需要提供修调所需的电压源或电流源，外部接口模块用于实现对外部修调电路的继电器矩阵控制。

本发明针对频率信号发生芯片进行批量化修调测试的实际需求，提供了一种可与ATE紧密结合，实现快速测试频率输出信号，并实时完成修调处理的修调装置。在图1所示的一个实施例中，该修调装置由带有滤波电路的高速计数电路、2选1电路、修调译码电路和修调控制电路组成。在实际使用时，该修调装置与ATE连接，由ATE提供电源信号和输入输出控制信号。其中，ATE连接带有滤波电路的高速计数电路，向其输入寄存器输入信号。该带有滤波电路的高速计数电路一方面连接待测芯片，以便对待测芯片的频率输出信号进行采样，另一方面连接2选1电路，以便将计数值传递给该2选1电路。2选1电路的一端连接ATE，另一端连接修调译码电路。该2选1电路的作用在于当频率输出信号的测试频率在规定范围内时，将测试结果发送给ATE，否则将测试结果发送给修调译码电路完成修调。该修调译码电路连接修调控制电路。修调控制电路通过修调控制通道连接待测芯片的修调管脚。ATE提供的修调电源直接向修调控制电路供电。

本发明所提供的修调装置的工作原理是这样的：当ATE无法完成高频周期性信号的测试时，利用待修调的频率信号发生芯片输出频率范围已知的特点，用专门的频率测试电路，按照预设要求产生规定误差范围内的频率测试值，并根据预存数值产生修调代码。其中，修调装置中的高速计数电路利用锁相环产生高速采样信号，对待修调的频率输出信号进行扫描。该高速计数电路结合待修调的频率信号发生芯片的频率变化范围固定的特点，对被测的频率输出信号用频段配置好的滤波电路，去除低频噪声叠加对采样的影响。该高速计数电路还利用高频信号计数器计算给定阈值内的高频噪声个数，通过差分电路扣除高频噪声计数，达到高频滤波的目的。通过计数器将被测波形计数值取平均以降低采样频率造成的误差，最终将采样值通过寄存器传递给修调译码电路，由修调译码电路产生与被测频率对应的修调代码，并根据此代码内容和ATE发出的修调类型代码结合，产生修调控制代码，以此控制修调控制电路实现修调目的。

该修调装置在频率测试中降低了ATE的负担，使ATE只需完成与待测芯片的接口通信和辅助模块管理功能，所有测试和修调代码产生均由修调装置本身的电路产生，具有信号实时测试的特性，速度快，易于扩展。

下面，分别介绍该修调装置的具体组成电路及其工作原理。

图2为带有滤波电路的高速计数电路的一个实施例框图。该高速计数电路包括主计数器、高频信号计数器、差分器和除法器。其中，主计数器和高频信号计数器连接差分器；差分器连接除法器产生输出的采样值。主计数器是针对频率输出信号的计数装置，它记录采样周期内所有计数值总和。高频信号计数器记录采样周期内出现的高频信号的计数和。差分器计算主计数器和高频信号计数器的差值；除法器计算所有采样计数在一个周期内的平均值。

在主计数器中，由振荡器经锁相环高速信号产生器产生的高速信号作为测试采样信号，由使能控制电路作为计数使能选通信号。当使能控制电路输出高电平时，主计数器按照测试采样信号计数，否则不计数。

该使能控制电路由周期计数电路、窗口电路、非门及与门组成。其中，周期计数电路连接非门，非门输出连接到与门(与门1)的A输入端；窗口电路连接与门1的B输入端；与门1的输出端连接主计数器的使能端。周期计数电路记录在设定的被测信号周期数内，在设定的起滤波作用的窗口有效时电路选通。

在上述使能控制电路中，周期计数电路由周期数寄存器和计数器1组成，周期数寄存器连接计数器1。周期数寄存器接收测试周期数，该测试周期数是为达到指定误差，所需取样的待测信号的最小取样周期个数。计数器1的输入分别连接上述周期数寄存器和经整形之后的测试采样信号。该测试采样信号由被测芯片输出，经过比较器形成，比较电压由ATE或外部电路中的DA转换器提供。计数器1在整形信号输入后开始计数，在计数满后产生标识作为其输出。

在上述使能控制电路中，窗口电路由窗口带宽寄存器、计数器2电路和与门2组成。其中，窗口带宽寄存器存储滤波带宽数值，其输出连接计数器2。在计数器2中，以振荡器经锁相环高速信号产生器产生的高速信号作为测试采样信号，以计数器2中的计数满标识和经整形之后的测试采样信号连接到与门2的输入端。与门2的输出信号作为计数器2的复位标识。当每个被测信号采样周期达到窗口带宽寄存器所存储的数值时，计数器2复位。

主计数器的采样时钟由高速信号产生单元给出，该单元以锁相环实现。与门1的输入端A端与非门连接，作为主计数器的使能开关。非门的输入端连接主计数器的计满标识位。主计数器的使能信号控制计数何时发生。锁相环高速信号产生器以普通频率的振荡器作为输入，经过FPGA等器件或专用锁相环电路产生频率已知的高速信号，作为主计数器和高频信号计数器的测试采样信号。该测试采样信号的频率值可由锁相环事先设定。为保证测试的准确性，该数值至少达到被测的频率输出信号的10倍频率以上。以该测试采样信号作为对频率输出信号采样的时钟信号，其周期数值为T1。

根据锁相环产生的采样频率，计算其周期数值为T2。以T2为采样周期的测试可能会带来测试误差，对标准信号最大可能产生MSB(最高有效位)为1的错误计数，其误差为K＝T1/T2。为保证修调成功，需要预先根据测试要求给出测试误差为M。如果K大于M，进一步通过求平均值法降低其误差。

在周期数寄存器中设置预制周期数NUM，其中NUM为K/NUM<M时的整数值。由于该值越小所需测试周期数越小，测试速度越快，因此NUM优先取符合范围的最小值。在本发明的一个实施例中，将NUM值事先存储在周期数寄存器中，与计数器1相连。当计数周期达到NUM时，计数器1发送计数满标识。计数器未计数满时，非门都处于低状态，即与门A输入端为高状态。

由于频率信号发生芯片在测试过程中往往受到信号延迟、反射等作用的影响，容易产生低次谐波的信号反射，其幅度值往往较高，容易造成采样过程中的误计数。虽然低次谐波影响的位置并不固定，但可根据修调范围做初步估值。根据经验估算，计数器修调前后的信号误差值在10％～20％，以k％(k为正整数)计算。滤波窗口的长度可设定为M＝T2*k％/T1，将M的数值存储在窗口宽度寄存器中，该寄存器的输出端与计数器2相连。计数器2以采样时钟作为计数时钟，输出值连接与门B端。当计数满标识信号产生时，对与门的B端产生高电平，即计数信号达到指定的窗口长度之前，该值为低。

待测芯片的频率输出信号连接电压比较器，产生数字化的被测信号。该被测信号由待测芯片输出，经过电压比较器产生。该电压比较器的比较电压信号由ATE或外部电路中的DA转换器提供，输出信号分别接入与门2和计数器3的输入端。

计数器2的计数满标识信号和被测信号通过与门2到达计数器2的复位端，每个周期产生计数归零。计数器2使得每个被测信号输入周期在滤波窗口到达计数满标识之前不产生高电平。与门为输入信号的NUM个周期中的每个周期设定窗口值计数之后为高，即仅当信号达到预估值附近才允许主计数器采样。

高频信号计数器由高频带宽寄存器、计数器3和比较器组成。其中，高频带宽寄存器接收用于滤波的高频信号宽度值。该高频带宽寄存器和计数器3连接比较器。在计数器3中，由振荡器经锁相环高速信号产生器产生的高速信号作为测试采样信号输入，以周期数寄存器和经整形之后的测试采样信号作为使能信号，其采样值发送给比较器。当两个相邻计数点之间的采样个数小于高频噪声宽度寄存器的预存数值时，将其计数值发送给高频信号计数器。高频信号计数器记录待测芯片发生高频信号输入的采样点个数。

在图2所示的高速计数电路中，滤波电路分两部分：由计数器2构成的窗口计数器和由高频信号计数器构成的高频滤波电路。其中，高频信号计数器用于记录采样过程中出现的高频信号的计数值。

在频率信号发生芯片的测试过程中，高频信号附加在被测信号上会产生很多噪声。当这些值的幅度接近比较器预设的幅度时，会产生高频窄脉冲。当该高频窄脉冲引起主计数器处于使能高状态时，就会产生误计数。为此，首先对高频噪声宽度寄存器配置高频噪声宽度值L，该高频噪声宽度寄存器的输出端分别连接计数器3和比较器。计数器3由锁相环产生的高频信号作为计数时钟信号，以每两次信号输入的间隔作为窗口，产生使能信号，记录两次输入信号之间的计数脉冲个数。该数值送入比较器，与比较器中的预存宽度L比较，当该数值小于预设宽度L时，将两个周期信号的宽度送入高频信号计数器。高频信号计数器记录了待取样的整个测试信号范围内，当被测信号的两个周期信号宽度小于预设宽度L时高频采样信号的个数。该高频信号计数器可以由累加器构成。与门构成的输出端连接高频信号计数器的使能端，当所有待采样信号输出完成后，高频信号计数器复位。

接下来，将主计数器的计数值和高频信号计数器的计数值分别输入差分器中，其输出为二者差值。该数值为滤除了高频信号后的N个信号周期的采样数值(即计数值)。差分器的输出端接入除法器的输入端，除法器的输出数值为带有滤波电路的高速计数电路的最终输出值。

如图1所示，上述高速计数电路的最终输出值接入2选1电路中。该2选1电路的两个输出端分别连接ATE和修调译码电路。在2选1电路的内部设置比较器。该比较器将输入值(即上述高速计数电路的最终输出值)和预存在内部存储器或寄存器中的数值进行比较，若比较符合，则将该输入值发送给ATE，否则将该输入值发送给修调译码电路。

当输入值发送给ATE时，由ATE读取该输出值。如果该输出值位于指定范围之外，则重新设定滤波范围。具体过程如下：一个完整波形的采样点个数为T2/T1。若读出值>T2/T1(1+k％)读出值<T2/T1(1+k％)，则说明测试过程中产生了信号误计数，由ATE重新给定滤波窗口值，即减小滤波窗口M和增加高频分量窗口值L。重复执行上述过程，直至误差值<k％。

修调译码电路接收启动信号后开始译码，该启动信号由ATE发出。ATE发出修调操作的启动信号后，将2选1电路中的计数值传给修调译码电路，同时开始译码。在进行译码时，该修调译码电路接收上述高速计数电路的最终输出值，通过比较器确定该最终输出值所处的代码段，并根据预存的修调代码数值选通译码电路，启动修调控制电路。表1所示为某电路频率值与修调代码的对应关系示例。

表1

在比较器中，预存各个频率段的2进制代码，当比较结果一致，发送预先存储在内部存储器中的修调代码。该修调代码由修调控制电路设定。

本发明中的修调控制电路如图3所示。该修调控制电路由通道选择继电器阵列、串并转换继电器阵列及修调电源组阵列组成。其中，通道选择继电器阵列连接串并转换继电器阵列，二者均由修调电源组阵列提供修调电源。修调电源组阵列接收ATE的电源控制信号。通道选择继电器阵列通过继电器矩阵连接修调电源和每个修调控制通道的管脚；串并转换继电器阵列通过继电器矩阵切换修调控制通道与GND，以适应串行修调或并行修调的需求。

在本发明的一个实施例中，串并转换继电器阵列由单端继电器矩阵组成，负责控制将测试电流施加的位置是两个PAD之间还是PAD和GND之间，其控制信号由ATE发出。修调电源组阵列的电路结构中有N(N为自然数)个单元模块，分别负责N个电路以实现并行修调。

在本发明的另一个实施例中，通道选择继电器阵列由双端继电器矩阵控制修调段，控制信号由ATE提供的控制字Ki(i表示测试段序号)决定。某个继电器闭合，即修调的PAD(焊盘)和ATE中负责修调的电源接通，可以通过施加恒压源烧断熔丝。

熔丝修调电路组合方式有共地和不共地两种，共地方式多为并行连接，不共地方式一般是熔丝彼此首尾相连形成的串行结构。并行修调电路中各个修调段的电阻作用相等，没有优先级之分。实际上，可以预先一次性计算出测试误差值与修调段的对照表。串行修调电路中阻值大的电阻对修调测试结果的影响大，所以要优先处理。不论采用哪种结构，使用修调的电阻段数n(n为正整数)越大，修调精度越高，实践中一共可得到2ⁿ种电阻值组合。

前已述及，修调的基本原理是在待修调的熔丝两端施加一个合适修调的电压差(该数值一般由设计公司设定)，进而产生一段时间(如十几毫秒)的大电流或大电压值，从而熔断熔丝。但针对不同的修调结构，ATE修调用电路设计也不相同。如图4所示，为了满足通用性的要求，本发明中以对6个修调管脚的单芯片修调电路为例，提供了一种通用的修调控制电路，用来配合ATE达到快速修调的目的。

在上述修调控制电路中，单端继电器RELAY SPDT负责控制将测试电流施加的位置是两个PAD之间还是PAD和地之间，其控制信号由K-决定，双端继电器RELAY DPDT负责控制修调段，控制信号由ATE提供的控制字Ki(i表示测试段序号)决定，某个继电器闭合，即修调的PAD和ATE负责的修调电源(即图4中的Trimming Power)接通，可以通过施加恒压源烧断熔丝。

由于修调测试具有不可恢复性，所以必须要确保测试效率和测试成品率的统一，尤其是防止瞬时修调能量不足造成熔丝没有被彻底烧断或由于电流、电压过大造成过修调使器件内部结构发生损坏。这两种情况很容易发生，且对成品率影响很大。

为保证可靠性，本发明中使用ATE本身的电源提供电流源或电压源，通过施加时间上的精确控制，达到熔断某段熔丝的目的。另外，在给定电压的情况下设置钳位电流，使之符合修调的设计要求。具体地说，ATE通过电源和控制信号与待测芯片连接，根据其要求发送测试向量，使待测芯片进入相应模式，即频率输出管脚产生频率输出信号，用于进一步测试及修调。修调结果最终传送给ATE，由ATE做结果统计。由于ATE具备多个电压源或电流源，因此可以通过并行修调进一步提高测试效率。

在修调测试中，由设计厂商给出参数预期值，该值为在同一工艺条件下根据理论数值对一批样片预先修调后得到的平均值，将该值作为期望数值。具体的修调过程如下：

(1)设置测试条件，使待测芯片运行于相应的状态，测试相关管脚的数值，得到实测值。

(2)计算误差△＝期望值－实测值。

(3)根据△和修调Pad的关系表，决定修调管脚。

(4)通过ATE控制修调控制电路，选择修调控制通道。

(5)ATE修调电源加电熔断熔丝。

(6)重新测试该管脚的数值(实测值2)。

(7)比较期望值和实测值2。当两者误差在允许范围内时，即修调成功。

本发明所提供的修调装置可以与ATE连接，完成现有产品无法实现的高频信号测试功能，并针对待测芯片的输出信号频率范围已知的特点，设定滤波窗口大小。该修调装置可以降低高频干扰，通过设定高频和低频噪声滤波窗口，可测试输出信号的频率，进而将频率测试值转换为修调信号。修调信号经修调译码电路、修调控制电路将修调代码的产生与修调装置的控制统一起来，由ATE实现整个修调过程的统一管理。利用本发明，可实现实时频率测试和修调，可多路并测，满足高速低成本的量产测试要求。

上面对本发明所提供的用于频率信号发生芯片的修调装置进行了详细的说明，但显然本发明的具体实现形式并不局限于此。对于本领域的一般技术人员来说，在不背离本发明的精神和权利要求范围的情况下对它进行的各种显而易见的改变都在本发明的保护范围之内。

Claims (10)

1.一种用于频率信号发生芯片的修调装置，其特征在于包括高速计数电路、2选1电路、修调译码电路和修调控制电路；

所述高速计数电路一方面接收来自集成电路自动测试设备的寄存器输入信号，另一方面接收来自待测试的频率信号发生芯片的频率输出信号，所述高速计数电路输出的计数值传递给所述2选1电路；

所述2选1电路的一端连接所述集成电路自动测试设备，另一端连接所述修调译码电路；

所述修调译码电路连接所述修调控制电路，所述修调控制电路通过修调控制通道连接待测试的频率信号发生芯片的修调管脚。

2.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

所述集成电路自动测试设备通过修调电源向所述修调控制电路供电。

3.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

当所述频率输出信号的测试频率在规定范围内时，所述2选1电路将测试结果发送给所述集成电路自动测试设备，否则将测试结果发送给修调译码电路。

4.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

所述高速计数电路利用锁相环产生采样信号，对待修调的频率输出信号进行扫描；

所述高速计数电路一方面利用频段配置好的滤波电路去除低频噪声叠加对采样的影响，另一方面利用高频信号计数器计算给定阈值内的高频噪声个数，通过差分电路扣除高频噪声计数。

5.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

所述高速计数电路将采样值传递给所述修调译码电路，所述修调译码电路产生与被测频率对应的修调代码，根据所述修调代码的内容和所述集成电路自动测试设备发出的修调类型代码结合，产生修调控制代码。

6.如权利要求4或5所述用于频率信号发生芯片的修调装置，其特征在于：

所述高速计数电路包括主计数器、高频信号计数器、差分器和除法器；其中，所述主计数器和所述高频信号计数器连接所述差分器；所述差分器连接所述除法器以产生输出的采样值。

7.如权利要求6所述用于频率信号发生芯片的修调装置，其特征在于：

所述主计数器的计数值和所述高频信号计数器的计数值分别输入所述差分器中，所述差分器的输出值为所述主计数器和所述高频信号计数器的计数值的差值。

8.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

所述修调译码电路接收所述高速计数电路的最终输出值，通过比较器确定该最终输出值所处的代码段，并根据预存的修调代码数值选通译码电路，启动所述修调控制电路。

9.如权利要求1所述用于频率信号发生芯片的修调装置，其特征在于：

所述修调控制电路由通道选择继电器阵列、串并转换继电器阵列及修调电源组阵列组成；其中，所述通道选择继电器阵列连接所述串并转换继电器阵列，并由所述修调电源组阵列提供修调电源。

10.如权利要求9所述用于频率信号发生芯片的修调装置，其特征在于：

所述修调电源组阵列接收所述集成电路自动测试设备的电源控制信号，所述通道选择继电器阵列通过继电器矩阵连接修调电源和每个所述修调管脚，所述串并转换继电器阵列通过继电器矩阵切换修调控制通道与GND，以适应串行修调或并行修调的需求。