CN106521619B

CN106521619B - 一种具有高自旋极化电子通道的拓扑绝缘体复合薄膜及其制备

Info

Publication number: CN106521619B
Application number: CN201510573826.1A
Authority: CN
Inventors: 王晓雄; 高海齐
Original assignee: Nanjing University of Science and Technology
Current assignee: Nanjing University of Science and Technology
Priority date: 2015-09-10
Filing date: 2015-09-10
Publication date: 2019-04-16
Anticipated expiration: 2035-09-10
Also published as: CN106521619A

Abstract

本发明公开了一种具有高自旋极化电子输运通道的拓扑绝缘体异质复合薄膜，由6H‑SiC(0001)或SrTiO₃基片，和在基片上面利用分子束外延技术在超高真空系统中依次生长的拓扑绝缘体6QL Bi₂Se₃和普通半导体3QL Sb₂S₃组成。通过在拓扑绝缘体Bi₂Se₃表面覆盖Sb₂S₃，使复合薄膜的电学性能相较于单纯的Bi₂Se₃薄膜的性能有了显著的提升；狄拉克点由低于价带顶0.1eV变成了高于价带顶0.09eV，费米速度由提升到了，自旋极化率也由0.65提高至0.91；同时，自旋极化电子输运通道宽度由1nm左右提高至3nm，并可根据需要通过增加Sb₂S₃覆盖层的厚度进一步拓宽；Sb₂S₃覆盖层还能减小表面污染，如氧化等，对自旋极化电子流输运通道的影响。

Description

一种具有高自旋极化电子通道的拓扑绝缘体复合薄膜及其制备

技术领域

本发明属于凝聚态物理领域，涉及一种用于自旋电子器件的拓扑绝缘体复合薄膜及其制备。

背景技术

利用电子的自旋特性工作的自旋电子器件相对于依赖电荷特性工作的传统微电子器件具有运作速度高、能耗低的优点。2006年发现的拓扑绝缘体(Topologicalinsulator)(Bernevig B.A.et al.,Quantum spin Hall effect and topological phasetransition in HgTe quantum wells.Science 2006,314:1757-1761.)是制作自旋电子器件的理想材料。这类材料具有受拓扑对称性保护的高度自旋极化的拓扑表面态，这种表面态可以作为自旋极化电子流的输运通道，因而可以被用来实现自旋电子器件的功能(PesinD.et al.,Spintronics and pseudospintronics in graphene and topologicalinsulators.Nat.Mater.2012,11:409-416.)。Bi₂Se₃系列拓扑绝缘体是目前研究最多的拓扑绝缘体材料。其薄膜通常利用分子束外延技术在超真空系统中通过电子束加热蒸发Bi、Se等原料在6H-SiC(0001)、SrTiO₃等基片上制备。(Chen Y.L.et al.Experimentalrealization of a three-dimensional topological insulator,Bi₂Te₃.Science 2009,325:178-181.)然而，单一的拓扑绝缘体薄膜表面自旋极化电子通道存在以下不足：(1)目前常见的第二代拓扑绝缘体，如Bi₂Se₃、Bi₂Te₃等，虽然表面能带结构简单，但是其狄拉克点位于价带顶之下。如Bi₂Se₃的狄拉克点在价带顶以下0.1eV处，导致工作点不能设置在狄拉克点附近，否则体内非自旋极化导电通道也会被开启，传输电子的自旋极化率会因此而降低，从而引起电阻和热损耗。再者，在狄拉克点附近，能量色散并非理想的线性，这会降低载流子费米速度。(2)如果利用远离狄拉克点的电子态作为自旋流输运通道，则又会由于等能面的扭曲导致背向散射而影响器件性能。(Alpichshev Z.et al.,STM imaging ofelectronic waves on the surface of Bi₂Te₃:Topologically protected surfacestates and hexagonal warping effects.Phys.Rev.Lett.2010,104:16401-16404.)(3)纯粹的拓扑绝缘体薄膜，由于其自旋流输运通道局限在最外侧1QL(quintuple layer，五原子层)的范围内，因此表面的微量污染就会对自旋流输运通道造成显著的影响，从而使器件电学性能退化。(Kong D.et al.,Rapid surface oxidation as a source of surfacedegradation factor for Bi₂Se₃.ACS Nano 2011,5:4698-4703.)(4)由于单一拓扑绝缘体表面的自旋流通道局限在很窄的表面层，其电荷传输能力也非常有限。

发明内容

本发明提出的拓扑绝缘体异质复合薄膜结构有效地解决了前面列出的单一拓扑绝缘体薄膜存在的诸多弊端，可有效提升器件的工作性能。

本发明的原理是：本发明提出的拓扑绝缘体异质复合薄膜以6H-SiC(0001)或SrTiO₃为基片，利用分子束外延技术在超高真空系统中依次在基片上生长6QL Bi₂Se₃和3QL的Sb₂S₃而制成复合薄膜。由于Sb₂S₃为拓扑平庸绝缘体，Bi₂Se₃和Sb₂S₃的界面处必然存在拓扑非平庸的界面态。与此同时，Bi₂Se₃和Sb₂S₃的导带、价带之间的错位较小，对电子的限域作用弱，所以高度自旋极化的Bi₂Se₃拓扑态可以延伸至整个Sb₂S₃覆盖层，使Sb₂S₃成为理想的自旋极化电子流输运通道，从而这一结构的薄膜可以在自旋电子器件中被加以应用。

本发明的技术方案是：

一种具有高自旋极化电子流输运通道的拓扑绝缘体复合薄膜，所述复合薄膜由依次连接的6H-SiC(0001)基片、Bi₂Se₃薄膜和Sb₂S₃薄膜组成，Bi₂Se₃薄膜和Sb₂S₃薄膜的厚度分别为6QL和3QL。

本发明所述的复合薄膜的制备方法，包括如下步骤：

(1)在分子束外延系统的束源炉中分别装上高纯的Bi、Se、Sb、S原料，将6H-SiC(0001)基片固定于样品架上；

(2)将系统抽至超高真空，并对6H-SiC基片和原料进行除气处理；

(3)给6H-SiC基片通以直流电，将其加热到1300℃，使表面硅原子蒸发，从而在其表面形成石墨烯薄膜以便进行Bi₂Se₃的外延生长；

(4)保持6H-SiC基片在220℃，先在其上沉积厚度为6QL的Bi₂Se₃薄膜，Bi₂Se₃薄膜沉积过程中Bi、Se蒸发源的温度分别为550℃和230℃；再将6H-SiC基片温度降至100℃，再在Bi₂Se₃薄膜上外延生长3QL的Sb₂S₃薄膜，Sb₂S₃薄膜沉积过程中，Sb、S蒸发源的温度分别为500℃和150℃。

步骤(2)中，所述的超高真空为(2-3)×10^-10Torr。

与现有技术相比，本发明的有益效果为：(1)可将狄拉克点位置从低于价带顶调节至带隙之中，在Bi₂Se₃体系中可将狄拉克点从低于价带顶0.1eV调节至高于价带顶0.09eV，处于禁带的中心区域，从而可以抑制非自旋极化电子参与导电而引起的热耗散。(2)可以提高狄拉克点附近能量的色散线性度，纯Bi₂Se₃薄膜狄拉克点附近价带的费米速度为而表面覆盖厚度为3QL的Sb₂S₃之后费米速度提升至提升了40％。(3)电子自旋极化率也从0.65提升至了0.91，提高了40％。(4)可以将自旋极化电子流输运通道宽度从原来的1QL增加至3QL，从而提高自旋流输运能力。(5)由于Sb₂S₃的存在，可以有效减小表面污染等因素对自旋极化电子输运通道输运能力的影响，从而提高器件的稳定性和可靠度。

附图说明

图1为3QL Sb₂S₃覆盖的6QL Bi₂Se₃复合薄膜结构示意图。

图2为3QL Sb₂S₃覆盖的6QL Bi₂Se₃复合薄膜能带图。

图3为3QL Sb₂S₃覆盖6QL Bi₂Se₃Dirac点附近价带的自旋分辨电荷密度图。

图4为3QL Sb₂S₃覆盖的3QL Bi₂Se₃复合薄膜能带图。

图5为9QL Bi₂Se₃薄膜的能带图(a)和自旋分辨电荷密度图(b)。

图6为3QL As₂S₃覆盖6QL Bi₂Se₃薄膜的自旋分辨电荷密度图。

具体实施方式

下面将结合附图及具体实施例对本发明提供的复合拓扑绝缘薄膜结构及其优点作进一步的详细说明。

本发明的提供了一种拓扑绝缘体复合薄膜结构，如图1所示，其包括由6H-SiC(0001)或SrTiO₃构成的基片，用于支撑生长在其上的拓扑绝缘体复合薄膜，在基片上依次外延生长的6QL Bi₂Se₃拓扑绝缘体薄膜和3QL Sb₂S₃普通半导体薄膜。基片材料的选取并非非常严苛，以能在其上外延生长Bi₂Se₃薄膜为准。Bi₂Se₃系列拓扑绝缘体，包括Bi₂Se₃、Bi₂Te₃、Sb₂Te₃，都具有层状的结构，由一个个五原子层(quintuple layer,QL)这样基本的单元堆积而成。每一个五原子层中，由2个金属原子，如Bi或Sb，和3个硫族元素，如Se、Te，依次交替结合而成。每个五层中最外侧的原子都是硫族元素。在五层之层内金属元素Bi、Sb与硫族元素Se、Te通过化学键结合，而相邻的五层之间则通过作用力较弱的范德华力结合。由于这类材料的层状特性，通常利用分子束外延技术在超高真空系统中进行制备，而且可以制备出高质量的单晶薄膜样品。

拓扑绝缘体相对于普通的半导体或绝缘体具有明显的差别，它们体能带的拓扑序参数是不一样的，并由此衍生出一系列截然不同的电子性质。拓扑绝缘体的内部是绝缘的，具有有限的禁带宽度，这一点类似于普通的绝缘体或半导体。但是，在拓扑绝缘体的表面(拓扑绝缘体与真空的界面)，由于真空可视为禁带宽度很大的普通绝缘体，因此，拓扑绝缘体的表面处由于拓扑序参数的突变导致体内有限大小的禁带必然在表面处闭合，从而导致在表面出现无能隙的金属态，如图5(b)所示。可以看出，拓扑表面态的电荷密度基本分布于最外层的1QL之中。同时，表面态自旋向上和自旋向下电荷密度是不相等的，这就导致高度的电子自旋极化，这一点对于自旋电子器件是非常重要的。自旋电子器件的一个特点就是可以有选择性地传输某一自旋取向的电子。另一方面，如图5(a)所示，单纯Bi₂Se₃薄膜的狄拉克点是位于价带顶之下的，色散关系也并非理想的线性，而这些问题我们可以通过在其表面沉积一定厚度的普通半导体实现。由于普通半导体与拓扑绝缘体具有不同的拓扑序，在它们的界面处会存在拓扑态，当我们选择合适的半导体材料时，可以使拓扑态扩展至整个普通半导体构成的覆盖层，形成理想的自旋电子通道。要在Bi₂Se₃表面外延生长半导体薄膜则这种半导体必须跟Bi₂Se₃具有相似的结构，这样才不会导致由于晶格适配过大而不能形成原子级平整的外延膜；其次，还需要有较小的自旋轨道耦合系数，也即构成元素的原子序数要比较小，这样，它的能带才不会反转，才会是普通半导体。经过反复筛选，我们得到了最佳的组合，即Bi₂Se₃-Sb₂S₃复合薄膜。这一复合体系的能带结构示于图2，其拓扑态的自旋分辨电荷密度分布示于图3。显然，这一体系具有我们希望的特性，狄拉克点位于禁带之中，拓扑态几乎无衰减地分布在Sb₂S₃层中，狄拉克点附近色散具有很高的线性度。

下面具体介绍在6H-SiC(0001)基片上外延制备3QL Sb₂S₃/6QL Bi₂Se₃复合薄膜的步骤。

实施例1

(1)在分子束外延系统束源炉的三氧化二铝坩埚中分别装上高纯的Bi、Se、Sb、S原料，这些原料的纯度至少为99.999％；将6H-SiC(0001)切割成5mm×10mm左右的长条基片，并依次利用去离子水和酒精进行超声清洗，完后用氮气吹干，固定于样品托上，并一起安装于系统的样品架上；

(2)将系统抽至超高真空，并对6H-SiC基片和蒸发源进行除气处理。6H-SiC基片的除气温度为600℃，蒸发源Bi、Se、Sb、S的除气温度分别为600℃、280℃、550℃和200℃，以除去它们表面吸附的气体分子或者氧化物以获得干净的蒸发源；

(3)给6H-SiC基片通以直流电流，利用电阻产生的热量将其自身加热到1300℃并维持30秒，使表面硅原子蒸发，从而在其表面形成高质量的石墨烯薄膜以便进行Bi₂Se₃的外延生长；

(4)保持6H-SiC基片在220℃，先在其上沉积厚度为6QL的Bi₂Se₃薄膜，Bi₂Se₃薄膜沉积过程中Bi、Se蒸发源的温度分别为550℃和230℃，再将6H-SiC基片温度降至100℃，再在Bi₂Se₃薄膜上外延生长3QL的Sb₂S₃薄膜，Sb₂S₃薄膜沉积过程中，Sb、S蒸发源的温度分别为500℃和150℃。在表面生长过程中，石英晶振测厚仪显示薄膜的生长速率为0.3QL/min左右。

对比例1

基底为3QL Bi₂Se₃，再在其上外延生长3QL Sb₂S₃形成的复合薄膜。

拓扑绝缘体薄膜由于两侧表面存在自旋取向相反的拓扑态，当薄膜的厚度很小时，比如Bi₂Se₃薄膜的临界厚度为6QL，由于量子隧穿效应，上下表面态会相互作用，导致在狄拉克点产生能隙，同时自旋极化率也会相应的降低。作为与3QL Sb₂S₃覆盖6QL Bi₂Se₃薄膜的对照我们可以制备基底为3QL Bi₂Se₃的复合薄膜样品。制备过程与实施例相似，唯一不同就是在沉积Bi₂Se₃时需要缩短沉积时间，通过石英晶振测厚仪可以精确地控制其厚度。仿真模拟的结果如图4所示，由于厚度太小，上下表面态相互作用导致在狄拉克点产生了0.006eV的能隙，自旋极化率也由0.91将为0.90。变化并不是非常突出，主要是应为表面Sb₂S₃覆盖层的存在使拓扑态的主要电荷密度分布都转移到了Sb₂S₃层中，因此上下表面态的实际空间间隔大于3QL，所以，相互作用导致的影响较弱。由此我们也可以看出，Bi₂Se₃的基底不能太薄，综合考虑了它的性能与器件微型化的需要之后6QL是比较合理的厚度。当然，更厚一些也可以，只是对于性能的提升并无效果。

对比例2

基底为6QL Bi₂Se₃，再在其上外延生长3QL Bi₂Se₃，等效为9QL Bi₂Se₃，也即单一的Bi₂Se₃薄膜。

为了显示表面覆盖Sb₂S₃薄膜对于提升性能的重要性，我们提供了两个对比例，一个是本例，即在Bi₂Se₃上再覆盖Bi₂Se₃，实质为单一的Bi₂Se₃薄膜；和下一对比例。本例的样品制备过程与实施例一样，唯一不同在于Bi₂Se₃薄膜的厚度，由6QL增加至9QL，这只需增加Bi、Se的沉积时间即可，准确厚度可通过晶振测厚仪实时监测。将表面的3QL由Sb₂S₃换为Bi₂Se₃时，其能带如图5(a)所示，自旋分辨电荷密度示于图5(b)。可以看出，单一Bi₂Se₃薄膜时狄拉克点位于价带顶之下，狄拉克点附近能带的色散线性度也不好，存在弯折。

对比例3

基底为6QL Bi₂Se₃，再在其上外延生长3QL As₂S₃形成的复合薄膜。

在上一对比例中我们将Sb和S分别用自旋轨道耦合效应更强的Bi和Se进行替换，在此例中我们则用比Sb更轻的As元素进行替换。当Sb用As替换后，As₂S₃的带隙将比Sb₂S₃更大。Bi₂Se₃拓扑态与As₂S₃的导带、价带之间的错位变大，从而对电子的限制作用增大，使得电子都集中在Bi₂Se₃-As₂S₃的界面处，这一点可从图6非常清楚地看出；另外一方面，As₂S₃比基底的Bi₂Se₃的晶格常数小很多，不利于进行高质量外延薄膜的生长。而Sb₂S₃与Bi₂Se₃之间晶格失配很小，利于进行外延，所以选用Bi₂Se₃-Sb₂S₃构成复合薄膜是最理想的组合。

结合上述实施例和对比例，可知：

当Bi₂Se₃基底厚度由6QL减至3QL时，由于上下表面态的相互作用会在狄拉克点产生0.006eV的带隙，同时自旋极化率也略有减小，由0.91变为0.90。

当表面覆盖材料与基底材料一样时，即在6QL Bi₂Se₃基底上再生长3QL Bi₂Se₃，所得为9QL Bi₂Se₃时，狄拉克点位于价带顶之下0.1eV处，若将费米能级调至狄拉克点处，则体能带也将参与导电过程，将会引起电阻和热损耗。同时狄拉克点附近价带的费米速度为电子自旋极化率为0.65，这相对于覆盖3QL Sb₂S₃时复合薄膜的性能参数都变差了。

当6QL Bi₂Se₃表面覆盖3QL As₂S₃时，狄拉克点仅高于价带顶0.04eV；电荷密度主要集中在Bi₂Se₃/As₂S₃界面处，随着离界面处距离的增大电荷密度指数衰减，因而不能充分利用整个As₂S₃覆盖层进行自旋极化电子的输运，难以应用于大信号传输的场合。其次As元素对人体健康有害，并不利于实际应用。

Claims

1.一种具有高自旋极化电子流输运通道的拓扑绝缘体复合薄膜，其特征在于，所述复合薄膜由依次连接的6H-SiC(0001)基片、Bi₂Se₃薄膜和Sb₂S₃薄膜组成，在分子束外延系统的束源炉中分别装上高纯的Bi、Se、Sb、S原料，将6H-SiC(0001)基片固定于样品架上；所述薄膜通过如下步骤制备：

（1）在分子束外延系统的束源炉中分别装上高纯的Bi、Se、Sb、S原料，将6H-SiC(0001)基片固定于样品架上；

（2）将系统抽至超高真空，并对6H-SiC基片和原料进行除气处理；

（3）给6H-SiC基片通以直流电，将其加热到1300℃，使表面硅原子蒸发，从而在其表面形成石墨烯薄膜以便进行Bi₂Se₃的外延生长；

（4）保持6H-SiC基片在220℃，先在其上沉积厚度为6QL的Bi₂Se₃薄膜，Bi₂Se₃薄膜沉积过程中Bi、Se蒸发源的温度分别为550℃和230℃；再将6H-SiC基片温度降至100℃，再在Bi₂Se₃薄膜上外延生长厚度为3QL的Sb₂S₃薄膜，Sb₂S₃薄膜沉积过程中，Sb、S蒸发源的温度分别为500℃和150℃。

2.如权利要求1所述的复合薄膜的制备方法，其特征在于，包括如下步骤：

（4）保持6H-SiC基片在220℃，先在其上沉积厚度为6QL的Bi₂Se₃薄膜，Bi₂Se₃薄膜沉积过程中Bi、Se蒸发源的温度分别为550℃和230℃；再将6H-SiC基片温度降至100℃，再在Bi₂Se₃薄膜上外延生长3QL的Sb₂S₃薄膜，Sb₂S₃薄膜沉积过程中，Sb、S蒸发源的温度分别为500℃和150℃。

3.如权利要求2所述的复合薄膜的制备方法，其特征在于，步骤（2）中，所述的超高真空为（2-3）×10^-10Torr。