CN106502943A - 一种next系列产品的高速同步数据采集仪 - Google Patents

Abstract

本发明公开了一种NEXT系列产品的高速同步数据采集仪，该系统由输入信号预处理电路、输出信号预处理电路、同步A/D转换电路、同步D/A转换电路、FPGA主控芯片、CPCI控制总线、上位机构成，其中FPGA主控芯片包括FIFO模块和RAM模块；输入信号预处理电路及输出信号预处理电路分别与同步A/D转换电路和同步D/A转换电路连接，分别用于输入模拟信号的缓冲和输出模拟信号的滤波；同步A/D转换电路以及同步D/A转换电路同FPGA主控芯片之间采用I/O口连接，分别用于完成信号的模数转换以及模数转换；FPGA主控芯片作为系统的主控制器与CPCI控制总线之间通过PCI接口电路连接；上位机作为系统交互端与CPCI控制总线连接，同系统进行通讯；该发明可实现多通道同步数据的高速采集。

Description

一种 NEXT 系列产品的高速同步数据采集仪

技术领域

本发明属于仪器的数据采集领域的具体应用，尤其涉及一种NEXT系列产品的高速同步数据采集仪。

背景技术

数据采集系统的任务是将由传感器将物理信号转换成的模拟电信号进行采集、处理并转换成计算机能识别的数字信号，再由计算机来进行相应的计算和处理得出所需的数据。判断一个数据采集系统性能的好坏，注重的是它的精度和速度。在保证精度的前提下，应尽量提高的采样速度，以满足生产生活中对采集系统有实时采集、处理和控制的要求。数据采集系统起始于20世纪50年代，在1956年美国首先研究出用在军事上的测试系统，目标是由非熟练人员进行操作并且由测试设备自动控制完成。经过60多年的发展，由于工业计算机、单片机和大规模集成电路的组合，使用软件管理，使得数据采集系统的成本降低、体积减少、功能增加、采集处理能力不断加强。目前，数据采集技术已经在军事、航空电子设备及宇航技术、工业领域被广泛应用。

国外数据采集技术在近些年已经有了长足发展，美国的安杰伦公司、美国的NI公司、比利时的LMS公司、丹麦的B&K公司等世界知名公司的软件和硬件都走在世界的前列。在发达国家，基于GPS同步的数据采集系统同步技术也了有比较成熟的设计。在国内，阿尔泰公司生产的PXI8008高速同步16路数据采集卡，可提供最高 100KSPS采样率和14位的采样分辨率，每个通道带有8k的FIFO存储区。研华公司生产的PCI-1714高速同步4路数据采集卡，可提供最高30MSPS采样率和12位的采样分辨率，每个模拟量通道使用了4个相同的电路和模数转换器以实现同步采样功能。基于FPGA组成形式灵活，而且可以集成外围控制、译码和接口电路，速度快、效率高，非常适于大数据量的高速传输控制的特点，本发明采用LFXP2-5E-5TN144C作为系统的核心控制芯片，其时钟频率高，内部时延小，全部的控制逻辑都可由硬件完成，容易实现硬件上的并行工作该发明将多通道数据采集与处理的实时性与同步性要求和FPGA芯片设计的灵活性结合起来，实现高精度的多通道同步的数据采集，对于基于FPGA的高速同步数据采集系统的研究具有非常重要的意义。本发明的采样精度可达到16位高精度采集，能够进行多个通道的数据采集和数据输出，并具有一致的高同步性，单通道采样率和单通道输出频率都可达250KHz，可满足实验室光电测量系统对信号采集同步、高速和高精度的要求。

发明内容

为了进一步解决仪器的数据高同步采集以及实时传输的问题。本发明的目的在于提供一种NEXT系列产品的高精度、多通道同步的数据采集仪，该发明具有结构简单、兼容性好、实时性强、成本低廉的特点。

为了实现上述系统，本发明采取的技术方案是：

一种NEXT系列产品的高速同步数据采集仪，其特征在于该系统由输入信号预处理电路、输出信号预处理电路、同步A/D转换电路、同步D/A转换电路、FPGA主控芯片、CPCI控制总线、上位机构成,其中，FPGA主控芯片内部包括FIFO模块和RAM模块；首先，模拟信号经输入信号预处理电路后输入到同步A/D转换电路完成对模拟信号的采样，转换出的数字信号在FPGA内部构建的FIFO模块中进行缓存，然后，通过CPCI总线将FIFO中的数据传送到上位机中，实现数据的同步采集及传输，同样的，上位机通过CPCI总线将发送给D/A的信号数据传输给FPGA，存储在其内部构建的模块RAM模块中，FPGA控制RAM中的数据传输给同步D/A转换电路进行数字信号到模拟信号的转换，最后，通过滤波和电压放大电路进行预处理，减小输出信号的干扰，实现电压信号的准确输出。

在该高速同步数据采集仪中，所述输入信号预处理电路采用AD712芯片来完成对输入模拟信号的预处理，实现输入的模拟信号与后级电路的缓冲隔离，并且防止输入信号与后级电路信号之间的相互干扰；AD712是一种高速、高精度、双极型并且低成本的运算放大器，其采用激光晶片修剪技术使得芯片具有非常低的偏移电压漂移，最高为5uV/C，AD712提供卓越的动态响应特性和处理高精度的直流特性，转换速率为16V/us，建立时间为1us，在0.1Hz到10Hz的范围内，AD712最大的电压噪声4uV。AD712优越的交流和直流性能使它非常适合作为ADC和DAC的缓冲器。

在该高速同步数据采集仪中，所述输出信号预处理电路同样采用AD712芯片，将电压进行放大并降低输出信号的杂波干扰；所以系统中采用两片AD712作为DAC的缓冲器。系统中同样采样同相比例放大电路可以使电路具有高输入电阻和低输出电阻，同时在信号的输入端可以进行调零，在调试电路时具有重要意义，在反馈电路中，设计可调电阻进行微调，更加确保了输出信号的精度。

在该高速同步数据采集仪中，所述同步A/D转换电路选用美国ADI公司的AD7656芯片，系统中采用硬件配置的方式，选用6通道采集三通道串口传输的方式对数据进行采集及传输来进行模数转换；基于对转换位数、转换速率以及多个通道同步性因素的综合考虑，在AD7656在芯片内部集成了6个16位、快速、低功耗、逐次逼近型ADC，最高采样速率可达250KSPS。AD7656适合于进行高精度、较高速、多通道的同步数据采集。芯片内部集成了低噪声、宽带宽采样保持放大器，最高可处理8MHz的输入频率。AD7656同时具有一个高速并行接口和一个高速串行接口，可以微处理器连接。AD7656的6个通道是独立的，每个通道包含1个采样保持电路和1个16位逐次逼近寄存器(SAR)、1个模数转换器，由CONVSTA、B、C三个启动信号控制3对通道同时采样和转换，将3个信号连接在一起，便可实现6路的同时采样和转换。

在该高速同步数据采集仪中，所述同步D/A转换电路用于完成高精度的模数转换；基于分辨率、建立时间和工作温度范围方面的考虑，D/A转换芯片采用美国ADI公司生产的16位的数模转换芯片DA7644；该芯片接受16位并行输入数据，具有四路的模拟量输出以及双缓冲DAC输入逻辑（允许所有DAC同时更新），同时该芯片的建立时间为10us，快速响应信号输出，功耗为20mW，在-40～85摄氏度的温度范围内性能可靠，非常适合用于多路同步数据采集系统。

在该高速同步数据采集仪中，所述FPGA主控芯片采用Lattice公司的芯片LFXP2-5E-5TN144C作为系统的核心控制芯片，用于整个系统的数据交换与控制；Lattice XP2系列FPGA的最大特点是将基于FPGA结构的查找表(LUT)与闪存非易失单元组合在一个被称为FlexiFLASH的架构中，使得LatticeXP2系列FPGA具备了非易失的特性，而且还提供了高保密性。另外，该器件还支持采用TransFR的现场更新。

在该高速同步数据采集仪中，所述CPCI控制总线采用桥接芯片PCI9056，配置芯片EEPROM选用的是128×16bit的串行EEPROM 93LC56B芯片，完成FPGA主控芯片的通信；PCI9056提供三种物理总线接口：CPCI总线接口，本地总线接口和串行EEPROM接口，PCI9056起到桥接的作用，将系统端的地址映射到本地总线上；PCI9056提供的CPCI总线接口引脚与CPCI总线协议中的接口信号引脚一致，只需要将PCI9056的系统端信号的对应引脚与接插件上的CPCI对应的信号引脚相连即可。在本系统中，PCI9056的配置芯片EEPROM选用的是128×16bit的串行EEPROM 93LC56B芯片，该芯片可以直接与PCI9056连接。

在该高速同步数据采集仪中，Lattice FPGA ispLEVER对于FPGA主控芯片的开发流程大致分为设计输入、功能仿真、综合、数据库生成、映射、布局布线、静态时序分析/时序仿真、生成位流文件和下载调试几个步骤。

本发明的有益效果是：

一种NEXT系列产品的高速同步数据采集仪，其特征在于，系统由输入信号预处理电路、输出信号预处理电路、同步A/D转换电路、同步D/A转换电路、FPGA主控芯片、CPCI控制总线、上位机构成,其中，FPGA主控芯片内部包括FIFO模块和RAM模块；输入信号预处理电路及输出信号预处理电路分别用于输入模拟信号的缓冲和输出模拟信号的滤波；同步A/D转换电路以及同步D/A转换电路分别用于完成信号的模数转换以及模数转换；FPGA主控芯片作为系统的主控制器，使用Lattice FPGA ispLEVER软件对其进行开发使其具备了控制数据同步采集和同步输出的功能；上位机作为系统交互端与CPCI控制总线连接，同系统进行通讯；该发明可实现多通道同步数据的高速采集；该发明具有结构简单、兼容性好、实时性强、成本低廉的特点。

附图说明

以下结合附图和具体实施方式对本发明作进一步的解释说明。

图1是一种NEXT系列产品的高速同步数据采集仪总体框架图；

图2是输入信号的预处理电路图；

图3是输出信号的预处理电路图；

图4是同步A/D转换电路设计图；

图5是同步D/A转换电路设计图；

图6是CPCI总线接口示意图；

图7是PCI9056配置电路图；

图8是FPGA主控芯片的开发流程图。

具体实施方式

本发明的具体实施方式为：所述的一种NEXT系列产品的高速同步数据采集仪，首先，模拟信号经输入信号预处理电路后输入到同步A/D转换电路完成对模拟信号的采样，转换出的数字信号在FPGA内部构建的FIFO模块中进行缓存，然后，通过CPCI总线将FIFO中的数据传送到上位机中，实现数据的同步采集及传输，同样的，上位机通过CPCI总线将发送给D/A的信号数据传输给FPGA，存储在其内部构建的模块RAM模块中，FPGA控制RAM中的数据传输给同步D/A转换电路进行数字信号到模拟信号的转换，最后，通过滤波和电压放大电路进行预处理，减小输出信号的干扰，实现电压信号的准确输出。

图1是一种NEXT系列产品的高速同步数据采集仪总体框架图，该系统由由输入信号预处理电路、输出信号预处理电路、同步A/D转换电路、同步D/A转换电路、FPGA主控芯片、CPCI控制总线、上位机构成,其中，FPGA主控芯片内部包括FIFO模块和RAM模块；输入信号预处理电路及输出信号预处理电路分别与同步A/D转换电路和同步D/A转换电路连接，分别用于输入模拟信号的缓冲和输出模拟信号的滤波；同步A/D转换电路以及同步D/A转换电路同FPGA主控芯片之间采用I/O口连接，分别用于完成信号的模数转换以及模数转换；FPGA主控芯片作为系统的主控制器与CPCI控制总线之间通过PCI接口电路连接；上位机作为系统交互端与CPCI控制总线连接，同系统进行通讯；该发明可实现多通道同步数据的高速采集。

图2是输入信号的预处理电路图，所述输入信号预处理电路采用AD712芯片来完成对输入模拟信号的预处理，实现输入的模拟信号与后级电路的缓冲隔离，并且防止输入信号与后级电路信号之间的相互干扰；AD712是一种高速、高精度、双极型并且低成本的运算放大器，其采用激光晶片修剪技术使得芯片具有非常低的偏移电压漂移，最高为5μV/C，AD712提供卓越的动态响应特性和处理高精度的直流特性，转换速率为16V/μs，建立时间为1μs，在0.1Hz到10Hz的范围内，AD712最大的电压噪声4μV。AD712优越的交流和直流性能使它非常适合作为ADC和DAC的缓冲器

图3所述输出信号预处理电路同样采用AD712芯片，将电压进行放大并降低输出信号的杂波干扰；所以系统中采用两片AD712作为DAC的缓冲器。系统中同样采样同相比例放大电路可以使电路具有高输入电阻和低输出电阻，同时在信号的输入端可以进行调零，在调试电路时具有重要意义，在反馈电路中，设计可调电阻进行微调，更加确保了输出信号的精度。

图4是同步A/D转换电路设计图，所述同步A/D转换电路选用美国ADI公司的AD7656芯片，系统中采用硬件配置的方式，选用6通道采集三通道串口传输的方式对数据进行采集及传输来进行模数转换；基于对转换位数、转换速率以及多个通道同步性因素的综合考虑，在AD7656在芯片内部集成了6个16位、快速、低功耗、逐次逼近型ADC，最高采样速率可达250KSPS。AD7656适合于进行高精度、较高速、多通道的同步数据采集。芯片内部集成了低噪声、宽带宽采样保持放大器，最高可处理8MHz的输入频率。AD7656同时具有一个高速并行接口和一个高速串行接口，可以微处理器连接。AD7656的6个通道是独立的，每个通道包含1个采样保持电路和1个16位逐次逼近寄存器(SAR)、1个模数转换器，由CONVSTA、B、C三个启动信号控制3对通道同时采样和转换，将3个信号连接在一起，便可实现6路的同时采样和转换。

图5是同步D/A转换电路设计图，所述同步D/A转换电路用于完成高精度的模数转换；基于分辨率、建立时间和工作温度范围方面的考虑，D/A转换芯片采用美国ADI公司生产的16位的数模转换芯片DA7644；该芯片接受16位并行输入数据，具有四路的模拟量输出以及双缓冲DAC输入逻辑（允许所有DAC同时更新），同时该芯片的建立时间为10us，快速响应信号输出，功耗为20mW，在-40～85摄氏度的温度范围内性能可靠，非常适合用于多路同步数据采集系统。

图6是CPCI总线接口示意图，所述CPCI控制总线支持32位PCI2.2标准，总线操作速率可达到66MHz，所需内核电压较小同时芯片封装尺寸较小的PCI9056桥接芯片进行设计；配置芯片EEPROM选用的是128×16bit的串行EEPROM 93LC56B芯片，完成FPGA主控芯片的通信；PCI9056提供三种物理总线接口：CPCI总线接口，本地总线接口和串行EEPROM接口，PCI9056起到桥接的作用，将系统端的地址映射到本地总线上；PCI9056提供的CPCI总线接口引脚与CPCI总线协议中的接口信号引脚一致，只需要将PCI9056的系统端信号的对应引脚与接插件上的CPCI对应的信号引脚相连即可。

图7是PCI9056配置电路图，在本系统中，PCI9056的配置芯片EEPROM选用的是128×16bit的串行EEPROM 93LC56B芯片，该芯片可以直接与PCI9056连接。PCI9056本质上是一个桥接设备，它负责把CPCI总线对某一段CPCI总线地址空间的各种操作(包括读、写)转换为相应的本地总线上的操作。配置寄存器的任务就是要把某一段本地地址映射为CPCI地址，也就是说当上位机要访问本地地址空间时 要知道其对应的CPCI总线地址。

图8是FPGA主控芯片的开发流程图，所述的FPGA主控芯片的开发流程如下所示：

步骤1、设计输入；

步骤2、功能仿真；

步骤3、综合优化；

步骤4、数据库生成；

步骤5、映射；

步骤6、布局布线；

步骤7、时序仿真以及静态时序分析，合格则执行步骤8，不合格则同时转到步骤1、步骤3、步骤5；

步骤8、生产位流文件；

步骤9、下载调试。

除了上述以外本发明所属技术领域的普通技术人员也都能理解到，在此说明和图示的具体实施例都可以进一步变动结合。虽然本发明是就其较佳实施例予以示图说明的，但是熟悉本技术的人都可理解到，在所述权利要求书中所限定的本发明的精神和范围内，还可对本发明做出多种改动和变动。

Claims (4)

1.一种NEXT系列产品的高速同步数据采集仪，其特征在于该系统由输入信号预处理电路、输出信号预处理电路、同步A/D转换电路、同步D/A转换电路、FPGA主控芯片、CPCI控制总线、上位机构成,其中，FPGA主控芯片内部包括FIFO模块和RAM模块；模拟信号经输入信号预处理电路后输入到同步A/D转换电路完成对模拟信号的采样，转换出的数字信号在FPGA内部构建的FIFO模块中进行缓存，通过CPCI总线将FIFO中的数据传送到上位机中，实现数据的同步采集及传输，同样的，上位机通过CPCI总线将发送给D/A的信号数据传输给FPGA，存储在其内部构建的模块RAM模块中，FPGA控制RAM中的数据传输给同步D/A转换电路进行数字信号到模拟信号的转换，通过滤波和电压放大电路进行预处理，减小输出信号的干扰，实现电压信号的准确输出；输入信号预处理电路及输出信号预处理电路分别与同步A/D转换电路和同步D/A转换电路连接；同步A/D转换电路以及同步D/A转换电路同FPGA主控芯片之间采用I/O口与对应的模块进行连接；FPGA主控芯片与CPCI控制总线之间通过PCI接口电路双向连接；上位机与CPCI控制总线双向连接。

2.如权利要求1所述的一种NEXT系列产品的高速同步数据采集仪，其征在于，所述输入信号预处理电路采用AD712芯片来完成对输入模拟信号的预处理，实现输入的模拟信号与后级电路的缓冲隔离，并且防止输入信号与后级电路信号之间的相互干扰；所述输出信号预处理电路同样采用AD712芯片，将电压进行放大并降低输出信号的杂波干扰；所述同步A/D转换电路选用美国ADI公司的AD7656芯片，采用硬件配置的方式，选用6通道采集三通道串口传输的方式对数据进行采集及传输来进行模数转换；所述同步D/A转换电路采用美国ADI公司生产的16位的数模转换芯片DA7644，完成高精度的模数转换；所述FPGA主控芯片采用Lattice公司的芯片LFXP2-5E-5TN144C作为系统的核心控制芯片，用于整个系统的数据交换与控制；所述CPCI控制总线采用桥接芯片PCI9056，配置芯片EEPROM选用的是128×16bit的串行EEPROM 93LC56B芯片，完成FPGA主控芯片的通信。

3.如权利要求2所述的FPGA主控芯片，其特征在于，所述FPGA主控芯片包括FIFO模块和RAM模块，所述FIFO模块由FPGA内部IP核构建，设置FIFO的空满标志位，当WrEn有效时，将带有通道号的19位数据ADC_Data(n)(n是从0到5的整数)依次轮流写入FPGA内部的FIFO缓存，当读使能RdEn有效时，数据将从Q读出；所述RAM模块由FPGA内部IP核构建，上位机通过CPCI总线和PCI9056模块将待转换的四路数据传输到RAM进行存储，来等待进行下一步操作。

4.如权利要求1所述的一种NEXT系列产品的高速同步数据采集仪，其特征在于，所述的FPGA主控芯片的开发流程如下所示：

步骤1、设计输入；

步骤2、功能仿真；

步骤3、综合优化；

步骤4、数据库生成；

步骤5、映射；

步骤6、布局布线；

步骤7、时序仿真以及静态时序分析，合格则执行步骤8，不合格则同时转到步骤1、步骤3、步骤5；

步骤8、生产位流文件；

步骤9、下载调试。