CN106470033A - 仪器设备 - Google Patents

仪器设备 Download PDF

Info

Publication number
CN106470033A
CN106470033A CN201610647285.7A CN201610647285A CN106470033A CN 106470033 A CN106470033 A CN 106470033A CN 201610647285 A CN201610647285 A CN 201610647285A CN 106470033 A CN106470033 A CN 106470033A
Authority
CN
China
Prior art keywords
circuit
potential
current path
instrument
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610647285.7A
Other languages
English (en)
Inventor
间间田浩
间间田浩一
大中英治
北堀健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Publication of CN106470033A publication Critical patent/CN106470033A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

在包括半导体集成电路的仪器设备中可任意设定启动时的上述半导体电路的外部端子的逻辑电平,并抑制上述仪器设备的消耗电流的峰值。本发明的仪器设备包括:半导体集成电路;以及外部电位固定电路,其用以固定半导体集成电路的外部端子的电位,其特征在于,半导体集成电路包括内部电位固定电路,其用于在第1固定电位与上述外部端子之间形成电流路径,以固定上述外部端子的电位,外部电位固定电路在不同于第1固定电位的第2固定电位与外部端子之间选择性地形成第1电流路径和第2电流路径,所述第1电流路径的电流供给能力比内部电位固定电路的电流路径高,所述第2电流路径的电流供给能力比内部电位固定电路的电流路径低。

Description

仪器设备
技术领域
本发明涉及一种仪器设备,例如涉及一种配备有半导体集成电路的仪器设备,所述半导体集成电路内置有用以连接至外部端子的上拉元件或下拉元件。
背景技术
近年来,工艺设备等中所使用的工业用二线式变送器(以下,也称为“发送器”)等仪器设备大都是通过微处理器、门阵列等半导体集成电路来控制动作的。
微处理器等半导体集成电路在1块半导体芯片中具备大量功能,可通过用户的设定来选择需要的功能。例如,已知有以如下方式构成的微处理器:具有多种动作模式,用户可根据所搭载的设备所需的功能来选择上述动作模式。
这种具有多种动作模式的半导体集成电路大多具有模式切换用外部端子,在上述半导体集成电路的启动时,将其外部端子的逻辑电平设定为“高(High)电平”或“低(Low)电平”,由此可选择动作模式。
具有动作模式切换功能的半导体集成电路中,有些并不设置用以切换动作模式的专用的模式切换端子,而是兼用作输入输出I/O端子、通信用端子等其他用途中所使用的外部端子。
例如,兼用作用以连接至数据传输用总线的外部总线端子和模式切换端子的微处理器在启动时判定该两用端子是高电平还是低电平,并根据该判定结果来选择动作模式而开始动作。其后,在正常动作时,将该两用端子用作外部总线端子,进行经由总线的数据的收发。
具有两用的外部端子的半导体集成电路中,为了避免上述外部端子的逻辑电平变得不定,大多内置有下拉电阻或上拉电阻(以下,称为“下拉电阻等”),可通过用户的设定来对是否将下拉电阻等连接至上述外部端子进行切换。例如,在不使用特定的外部端子的情况下,通过将内置的下拉电阻等连接至该外部端子,可将该外部端子的逻辑电平固定于高电平或低电平。
作为用以切换半导体集成电路的外部端子的下拉或上拉的现有技术,例如在专利文献1中有揭示。
现有技术文献
专利文献
专利文献1日本专利特开平10-173508号公报
发明内容
发明要解决的问题
本申请发明者在本申请之前研究过将上述具备利用外部端子的模式切换功能的半导体集成电路运用于二线式仪器设备。作为该研究的结果,明确到存在以下所示的问题。
上述的发送器这样的二线式仪器设备中,由于是通过共用的2根信号线来进行利用电流的信号输出和电力供给,因此仪器设备可使用的消耗电流的峰值存在限制,并且,可使用的消耗电流值极小,所以必须尽可能将瞬间的消耗电流的增加抑制得较低。
另一方面,如上所述,具备利用外部端子的模式切换功能的半导体集成电路可通过用户的设定来对是否将内置的下拉电阻等连接至外部端子进行切换,但该切换只能在上述半导体集成电路的启动后(例如,在微处理器等程序处理装置的情况下,在解除重置后)进行,而在启动时,内置的下拉电阻等与外部端子大多处于连接状态。
因此,在半导体集成电路的启动时指定半导体集成电路的动作模式时,在将外部端子的逻辑电平设定为与由半导体集成电路中内置的下拉电阻等决定的逻辑电平相反的逻辑电平的情况下,必须将电流供给能力比内置的下拉元件等高的元件外接至该外部端子。
例如,如图6所示,在启动时内置的下拉电阻Ra与外部端子Px处于连接状态的微处理器(MPU)中,在为了设定动作模式而欲将外部端子Px设为高电平的情况下,必须将具有比内置的下拉电阻Ra小的电阻值的上拉电阻Rb(<<Ra)连接至外部端子Px作为外接上拉电路。
然而,在将电流供给能力较高的元件外接至外部端子的情况下,在正常动作时,较大的电流有可能经由该元件而流至半导体集成电路。例如,在上述的外部总线端子与模式切换端子合一的微处理器中,在将电阻值比内置的下拉电阻低的上拉电阻外接至该外部端子的情况下,若在正常动作时使用该端子来进行数据的传输等,则在该端子的电压为低电平的期间,较大的电流会经由上述上拉电阻而流入至半导体集成电路。若较大的电流如此流至半导体集成电路,则搭载有该半导体集成电路的仪器设备的消耗电流的峰值将增大,因此有损害仪器设备的性能之虞。
例如,某些仪器设备必须将消耗电流的峰值抑制在4mA以下,即便经由上拉电阻而流至一个外部总线端子的峰值电流为数十μA左右,在上述上拉电阻分别连接至多个外部总线端子的情况下,合计的电流值的大小也会达到无法忽视的程度。
作为上述问题的对策,例如考虑如下方法:在半导体集成电路的启动时,通过利用开关将外接的上拉元件连接至外部端子来确定动作模式,确定动作模式后,使上述开关断开而将外接的上拉元件与外部端子切断。由此,可避免上述问题。
然而,该方法无法应对如下情况:在半导体集成电路的正常动作时,也希望对外部端子进行上拉或下拉。例如,在上述微处理器中,存在如下情况:在正常动作时未进行经由总线的数据的收发的时刻,希望将总线的信号线固定于高电平或低电平。
在这种情况下,在确定动作模式后,通过将半导体集成电路的内置的下拉电阻等连接至外部端子,可对正常动作时的总线的信号线进行上拉或下拉,但是,半导体集成电路的内置的下拉电阻等的容许误差大多设定得较大,在使用下拉电阻等的电阻值存在减小的偏差的半导体集成电路的情况下,经由该下拉电阻而流动的电流将较大,从而有仪器设备的消耗电流的峰值超过容许值之虞。因此,在将上述半导体集成电路运用于二线式仪器设备的情况下,出于抑制消耗电流的观点,必须尽可能避免使用内置的下拉电阻等。
本发明是鉴于上述问题而成,本发明的目的在于,在包含半导体集成电路的仪器设备中可任意设定启动时的上述半导体电路的外部端子的逻辑电平,并抑制上述仪器设备的消耗电流的峰值。
解决问题的技术手段
本发明的仪器设备(100、101)包括:半导体集成电路(2);以及外部电位固定电路(5),其用以固定半导体集成电路的外部端子(P1~Pn)的电位,该仪器设备(100、101)的特征在于,半导体集成电路包括内部电位固定电路(21),所述内部电位固定电路(21)用于在第1固定电位(GND/VDD)与上述外部端子之间形成电流路径,以固定上述外部端子的电位,外部电位固定电路(5)在不同于第1固定电位的第2固定电位(VDD/GND)与外部端子之间选择性地形成第1电流路径和第2电流路径,所述第1电流路径的电流供给能力比内部电位固定电路的电流路径高,所述第2电流路径的电流供给能力比内部电位固定电路的电流路径低。
在上述仪器设备中,半导体集成电路可还包括内部电路(20),所述内部电路(20)对基于内部电位固定电路的第1固定电位与上述外部端子之间的电流路径的形成和该电流路径的切断进行控制,在由内部电位固定电路形成有电流路径时,外部电位固定电路可形成第1电流路径,在内部电位固定电路的电流路径被切断时,外部电位固定电路可形成第2电流路径。
在上述仪器设备中,内部电位固定电路可包括串联在外部端子与第1固定电位之间的第1电阻(R1)及第1开关(SW1),外部电位固定电路可包括:第2电阻(R2),其连接在外部端子与第2固定电位之间,电阻值比第1电阻小;第3电阻(R3),其在外部端子与第2固定电位之间与第2电阻串联,电阻值比第1电阻大;以及第2开关(SW2),其与第3电阻并联。
在上述仪器设备(100)中,第2固定电位(VDD)可高于第1固定电位(GND)。
在上述仪器设备(101)中,第2固定电位(GND)可低于第1固定电位(VDD)。
再者,在上述说明中,作为一例,加上括弧而记载有对应于发明的构成要素的附图上的参考符号。
发明的效果
通过以上的说明,根据本发明,在包含半导体集成电路的仪器设备中,可任意设定启动时的上述半导体电路的外部端子的逻辑电平,并且可抑制上述仪器设备的消耗电流的峰值。
附图说明
图1为表示实施方式1的仪器设备的构成的图。
图2为表示实施方式1的仪器设备中的外接上拉电路中所包含的开关的电路构成例的图。
图3为用以说明实施方式1的仪器设备的启动时的动作的时序图。
图4A为用以说明实施方式1的仪器设备中的微处理器的启动时的外接上拉电路及内置下拉电路的动作的图。
图4B为用以说明实施方式1的仪器设备中的微处理器的正常动作时的外接上拉电路及内置下拉电路的动作的图。
图5为表示实施方式2的仪器设备的构成的图。
图6为表示本申请发明者在本申请之前研究过的外接上拉电路的构成的图。
具体实施方式
下面,参考附图,对本发明的实施方式进行说明。
《实施方式1》
图1为表示本发明的一实施方式的仪器设备的构成的图。
该图所示的仪器设备100例如为工艺设备等中所使用的工业用二线式设备,例如为差压变送器或压力变送器等发送器。
仪器设备100配备有各种电子电路,以实现作为仪器设备100的功能。在本实施方式中,例示电源电路1、微处理器2、存储装置3、总线4及外接上拉电路5作为上述电子电路中与本发明有关的功能部,但当然,仪器设备100也可配备有除上述以外的功能部。
电源电路1根据经由二线式信号线而供给自仪器设备100的外部的电力(直流电压Vin=24V,直流电流Iin=4~20mA)来生成用以驱动仪器设备100内部的各电子电路的驱动电压,并供给至仪器设备100内部的电源电压线VDD与地线GND之间。
再者,在本实施方式中,作为一例,以对地线GND供给直流电压0V、对电源电压线VDD供给直流电压3.3V的形式进行说明,但并不限定于上述电压值,只要地线GND及电源电压线VDD为互不相同的固定电位即可。
微处理器(MPU)2为用以进行仪器设备100的统括性控制的功能部,例如为通过公知的CMOS(Complementary Metal Oxide Semiconductor互补金属氧化物半导体)制造工序而形成于半导体基板上的半导体集成电路。
微处理器2包括多个外部端子、内部电路20及内部下拉电路21。
图1中,作为上述多个外部端子,代表性地展示了用以输入电源电压的电源端子PVDD、用以输入接地电压的接地端子PGND、用以输入重置信号RESET的重置端子PR、以及数据传输用端子P1~Pn。
端子P1~Pn是兼作数据传输用外部总线端子和后文叙述的用以切换动作模式的模式切换端子的两用端子。各端子P1~Pn与构成总线4的多条信号线4_1~4_n连接。
再者,在本实施方式中,是以端子P1~Pn这所有的端子均为两用端子的情况为一例进行说明,但也可为仅端子P1~Pn中的一部分端子为两用端子。
内部下拉电路21针对端子P1~Pn中的每一个而设置,是用以对对应的端子P1~Pn进行下拉的电路。具体而言,内部下拉电路21是用以通过在对应的端子P1~Pn与地线GND之间形成电流路径来固定对应的端子P1~Pn的电位的电路,构成为可通过内部电路20来切换上述电流路径的形成和切断。
内部下拉电路21例如包括串联在对应的端子P1~Pn与地线GND之间的电阻R1及开关SW1。就开关SW1而言,例如,在对微处理器2接通电源之后,在解除重置信号RESET之前的期间内是导通的,在解除重置信号RESET之后,由内部电路20控制导通/断开。
内部电路20是用以实现作为微处理器2的功能的电路。
内部电路20根据供给至电源端子PVDD与接地端子PGND之间的电源电压来进行动作。内部电路20经由数据传输用端子P1~Pn与外部的总线4连接,可经由总线4而与其他功能部之间进行数据的收发。
此外,内部电路20具有多种动作模式,可根据规定的外部端子的电压来切换动作模式。此处,动作模式的切换还包括使微处理器2所具备的各种功能中的特定功能成为有效还是无效的切换。
如上所述,在微处理器2中,端子P1~Pn为数据传输用外部总线端子与动作模式切换用模式切换端子合一的两用端子。当经由重置端子PR而输入的重置信号RESET被解除时,内部电路20首先将端子P1~Pn用作模式切换端子,根据该端子的电压来确定自身的动作模式。当动作模式确定后,内部电路20开始正常动作,通过将端子P1~Pn用作数据传输用外部端子来与存储装置3进行经由总线4的数据的收发。
此外,在正常动作时,内部电路20例如根据预先设定的寄存器值,将内部下拉电路21中的开关SW1设定为导通或断开中的任一状态。
例如,在本实施方式中,在对微处理器2接通电源之后,在解除重置信号RESET之前的期间内,不论内部电路20如何,开关SW1都是导通的,在开始正常动作之后,内部电路20使各内部下拉电路21的开关SW1断开,避免对各端子P1~Pn进行下拉。
存储装置(MRY)3是用以存储为了使微处理器2执行各种数据处理的程序、微处理器2的数据处理结果等的功能部,例如为RAM、ROM及闪存等存储器IC。存储部3与总线4连接,能与微处理器2之间进行经由总线4的数据的收发。
外部上拉电路5是用以对微处理器2的外部端子进行上拉的外接的电路,针对端子P1~Pn中的每一个而设置。
具体而言,外部上拉电路5是用以通过在对应的端子P1~Pn与电源电压线VDD之间形成电流路径来固定对应的端子P1~Pn的电位的电路,所述电流路径的电流供给能力比由内部下拉电路21形成的电流路径高,或者比由内部下拉电路21形成的电流路径低。
更具体而言,外部上拉电路5包括:电阻R2及电阻R3,它们串联在对应的端子P1~Pn与电源电压线VDD之间;以及开关SW2,其与电阻R3并联,且其导通/断开是根据所输入的选择信号VCNT_1~VCNT_n(统称时记作“选择信号VCNT”)来控制的。
此处,例如设定为电阻R2的电阻值比内部下拉电路21的电阻R1小、电阻R3的电阻值比内部下拉电路21的电阻R1大。
由此,开关SW2导通时,在电源电压线VDD与对应的外部端子P1~Pn之间,经由电阻R2及开关SW2而形成电流供给能力比内部下拉电路21的电流路径高的第1电流路径,开关SW2断开时,在电源电压线VDD与对应的外部端子P1~Pn之间,经由电阻R2及电阻R3而形成电流供给能力比内部下拉电路21的电流路径低的第2电流路径。
如上所述,通过所输入的选择信号VCNT来控制开关SW2的导通/断开。此处,选择信号VCNT为供给自仪器设备100中的除外部上拉电路5以外的功能部的信号。在本实施方式中,以选择信号VCNT供给自微处理器2的内部电路20的形式进行说明。
图2为表示开关SW2的电路构成例的图。
如图2所示,开关SW2例如可通过连接在电阻R3的两端的晶体管M1、以及连接在晶体管M1的控制端子与固定电位之间的电阻R4来实现。
作为晶体管M1,可使用MOS晶体管、双极型晶体管等各种晶体管。图2中,例示了使用P沟道型MOS晶体管作为晶体管M1的情况。
电阻R4是用以在选择信号VCNT未被供给至晶体管M1的控制电极(图2中为栅极)时使晶体管M1导通的元件。在图2的情况下,由于晶体管M1为P沟道晶体管,因此电阻R4连接至晶体管M1的栅极与地线GND之间。
通过像上述那样构成开关SW2,在选择信号VCNT未被供给至晶体管M1时以及选择信号VCNT为低电平(GND)时,开关SW2导通,在选择信号VCNT为高电平(VDD)时,开关SW2断开。
接着,对实施方式1的仪器设备100的启动时的动作进行说明。
图3为用以说明仪器设备100的启动时的动作的时序图。
图4A为表示仪器设备100中的微处理器2的启动时的外接上拉电路及内置下拉电路的动作状态的图。
图4B为表示仪器设备100中的微处理器2的正常动作时的外接上拉电路及内置下拉电路的动作状态的图。
首先,在对仪器设备100接通电源之后,例如高电平的重置信号RESET被输入至微处理器2,微处理器2为重置状态的时刻t0下的各功能部的动作状态如下。
如图3所示,在时刻t0,由于微处理器2的内部电路20为重置状态,因此如上所述,内部下拉电路21的开关SW1是导通的(初始状态)。因而,端子P1~Pn经由电阻R1及开关SW1而连接至地线GND。
此外,此时,由于微处理器2的内部电路20未进行动作,因此选择信号VCNT不定。但如上所述,由于外部上拉电路5中的开关SW2的晶体管M1的栅极经由电阻R4而连接至地线GND,因此开关SW2导通(初始状态)。因而,端子P1~Pn经由电阻R2及开关SW2而连接至电源电压线VDD。
即,在微处理器2为重置状态的时刻t0,如图4A所示,在电源电压线VDD与地线GND之间形成经由外接上拉电路5中的电阻R2及开关SW2、微处理器2的端子P1~Pn、以及内部下拉电路21中的电阻R1及开关SW1的电流路径。
此时,若忽略开关SW1、SW2的导通电阻,则外接上拉电路5整体的电阻值Rx由电阻R2决定,内部下拉电路21整体的电阻值由电阻R1决定。此外,如上所述,R2<R1。因而,端子P1~Pn的逻辑电平成为高电平。
此处,就电阻R2而言,在与电阻R1的关系中,其电阻值、电阻的种类不作限定,只要具有可将对应的端子P1~Pn的逻辑电平设为高电平的电阻值即可。
接着,如图3所示,当重置信号RESET在时刻t0后的时刻t1成为低电平而使得微处理器2的重置状态被解除时,微处理器2开始动作。
首先,微处理器2例如在时刻t2判定作为模式切换端子的端子P1~Pn的逻辑电平是高电平还是低电平,并根据判定结果来确定动作模式。当动作模式确定后,微处理器2开始遵循所确定的动作模式的动作。
当正常动作开始后,例如在时刻t3,微处理器2通过内部电路20而分别使内部下拉电路21的开关SW1和各外部上拉电路5的开关SW2断开。
由此,在时刻t3之后,如图4B所示,在电源电压线VDD与端子P1~Pn之间形成经由外接上拉电路5中的电阻R2及电阻3的电流路径,另一方面,端子P1~Pn与地线GND之间的经由内部下拉电路21的电流路径被切断。
此时,外接上拉电路5整体的电阻值Rx由电阻R2与电阻R3的合成电阻(R2+R3)决定。即,如图3所示,就外接上拉电路5整体的电阻值Rx而言,正常动作时的电阻值(R2+R3)比启动时(解除重置前)的电阻值(R2)大。
因而,例如在时刻t4之后进行了由微处理器2进行的针对总线4的经由端子P1~Pn的数据的收发的情况下,在微处理器2的端子P1~Pn为低电平的期间内,从电源电压线VDD经由外部上拉电路5而流入至微处理器2的对应的端子P1~Pn的电流比微处理器2的启动时从电源电压线VDD经由外部上拉电路5而流入至端子P1~Pn的电流小。
如上所述,根据本发明的仪器设备100,由于在微处理器2这样的半导体集成电路的连接有内置下拉元件的外部端子与电源电压线之间设置有以可切换电流供给能力比上述下拉元件高的电流路径和电流供给能力比上述下拉元件低的电流路径的方式形成的外接的上拉电路,因此不论内置的下拉元件如何,均可将启动时的上述外部端子的逻辑电平设为高电平,并且可抑制仪器设备100的消耗电流的峰值。
例如,如上述实施方式所述,在微处理器2的启动时(刚解除重置之后),即便内置的下拉元件与外部端子处于连接状态,由于可通过外部上拉电路5而在上述外部端子与电源电压线之间形成电流供给能力比上述下拉元件高的电流路径,因此也可将上述外部端子设为高电平。
此外,例如,在微处理器2的正常动作时(确定动作模式之后),由于可通过外部上拉电路5而在上述外部端子与电源电压线之间形成电流供给能力比上述下拉元件低的电流路径,因此在上述外部端子为低电平的期间内,可抑制从电源电压线经由外部上拉电路5而流至微处理器2的上述外部端子的电流量。
尤其是在未进行微处理器2的正常动作时的经由总线4的数据的收发的时候,在希望将总线4的信号线固定于高电平或低电平的情况下,由于可通过电流能力比内置的下拉元件低(电阻值比内置的下拉元件高)的电流路径将上述外部端子连接至固定电位,因此无须使用电阻值的偏差较大的内置的下拉元件。由此,与使用内置的下拉元件的情况相比,可减少正常动作时流至微处理器2的峰值电流。
如此,根据本发明的仪器设备100,由于可抑制二线式仪器设备100的消耗电流的峰值,因此可将仪器设备100的驱动电压范围保持得较宽,从而可防止仪器设备100的性能降低。
此外,由于可通过2个电阻R2、R3和开关SW2(晶体管)这样的简单的电路构成来实现外部上拉电路5,因此外部上拉电路5的控制较为容易,并且外接的零件个数较少即可,从而可抑制因设置外部上拉电路5所导致的成本的增大。这在必须设置多个外部上拉电路5的情况下尤为有利。
进而,通过使用精度比微处理器2中内置的下拉电阻高的外接电阻元件(R2、R3)作为外部上拉电路5中的用以形成电流路径的元件,与使用内置的下拉元件的情况相比,还可抑制仪器设备100的消耗电流的峰值的偏差。
《实施方式2》
图5为表示实施方式2的仪器设备的构成的图。
该图所示的仪器设备101与实施方式1的仪器设备100的不同点在于,包括内部上拉电路22来代替内部下拉电路21,并且包括外部下拉电路6来代替外部上拉电路5。
再者,在实施方式2的仪器设备101中,对与实施方式1的仪器设备100相同的构成要素标注同一符号,并省略其详细说明。
如图5所示,微处理器2包括内部上拉电路22来代替内部下拉电路21。与实施方式1的仪器设备100一样,内部上拉电路22针对端子P1~Pn中的每一个而设置,在微处理器2解除重置后,在确定动作模式之前的期间内,开关SW1被设为导通。
此外,外部下拉电路6代替外部上拉电路5与端子P1~Pn连接。外部下拉电路6包括:电阻R2及电阻R3,它们串联在对应的端子P1~Pn与地线GND之间;以及开关SW2,其与电阻R3并联。此处,与实施方式1的仪器设备100一样,各电阻的电阻值为R2<R1<R3。
由此,即便在内置的上拉电路22与端子P1~Pn处于连接状态的情况下,也可通过外接下拉电路6而将端子P1~Pn设为低电平。此外,在微处理器2的正常动作时,由于可通过外部下拉电路6而在端子P1~Pn与电源电压线之间形成电流供给能力比内置的上拉电路22低的电流路径,因此在端子P1~Pn为高电平的期间内,可抑制从微处理器2的端子P1~Pn经由外部下拉电路6而流至地线的电流量。
以上,根据实施方式,对由本发明者等人完成的发明进行了具体说明,但本发明并不限定于此,当然可在不脱离其主旨的范围内进行各种变更。
例如,在上述实施方式中,作为具有连接至外部端子的内置的下拉电路21的半导体集成电路的一例,例示的是微处理器,但并不限于此,也可为门阵列、定制CPU、DSP等其他半导体集成电路。此外,作为经由总线4而连接至微处理器2的半导体集成电路,例示的是存储装置3(外部存储器),但并不限于此。例如,在仪器设备100具有由2个微处理器构成的多处理器构成的情况下,也可为另一微处理器。
此外,在上述实施方式中,对连接外部上拉电路5或外部下拉电路6的外部端子为模式切换端子的情况进行了例示,但只要为欲设定为与由内部下拉电路21或内部上拉电路22决定的逻辑电平相反的逻辑电平的外部端子,则该外部端子的种类无特别限定。
此外,外部上拉电路5及外部下拉电路6并不限定于图1及图5所示的电路构成,只要以电流供给能力可变的方式构成即可。例如,也可使用可变电阻元件(例如数字电位计)作为外部上拉电路5及外部下拉电路6。
此外,也可使用机械开关代替晶体管作为开关SW2。
符号说明
100、101 仪器设备
1 电源电路
2 微处理器
3 存储装置
4 总线
4 信号线
5 外部上拉电路
6 外部下拉电路
20 内部电路
21 内部下拉电路
22 内部上拉电路
VDD 电源电压线
GND 地线
RESET 重置信号
R1、R2、R3、R4 电阻
SW1、SW2 开关
M1 晶体管
P1~Pn 端子。

Claims (5)

1.一种仪器设备,其包括:半导体集成电路;以及外部电位固定电路,其用以固定所述半导体集成电路的外部端子的电位,该仪器设备的特征在于,
所述半导体集成电路包括内部电位固定电路,所述内部电位固定电路用于在第1固定电位与所述外部端子之间形成电流路径,以固定所述外部端子的电位,
所述外部电位固定电路在不同于所述第1固定电位的第2固定电位与所述外部端子之间选择性地形成第1电流路径或第2电流路径,所述第1电流路径的电流供给能力比所述内部电位固定电路的电流路径高,所述第2电流路径的电流供给能力比所述内部电位固定电路的电流路径低。
2.根据权利要求1所述的仪器设备,其特征在于,
所述半导体集成电路还包括内部电路,所述内部电路对基于所述内部电位固定电路的在所述第1固定电位与所述外部端子之间的电流路径的形成和该电流路径的切断进行控制,
在由所述内部电位固定电路形成有电流路径时,所述外部电位固定电路形成所述第1电流路径,在所述内部电位固定电路的电流路径被切断时,所述外部电位固定电路形成所述第2电流路径。
3.根据权利要求2所述的仪器设备,其特征在于,
所述内部电位固定电路包括串联在所述外部端子与所述第1固定电位之间的第1电阻元件及第1开关元件,
所述外部电位固定电路包括:
第2电阻元件,其连接在所述外部端子与所述第2固定电位之间,电阻值比所述第1电阻元件小;
第3电阻元件,其在所述外部端子与所述第2固定电位之间与所述第2电阻元件串联,电阻值比所述第1电阻元件大;以及
第2开关元件,其与所述第3电阻元件并联。
4.根据权利要求1至3中任一项所述的仪器设备,其特征在于,
所述第2固定电位比所述第1固定电位高。
5.根据权利要求1至3中任一项所述的仪器设备,其特征在于,
所述第2固定电位比所述第1固定电位低。
CN201610647285.7A 2015-08-18 2016-08-09 仪器设备 Pending CN106470033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-160844 2015-08-18
JP2015160844A JP2017040993A (ja) 2015-08-18 2015-08-18 計装機器

Publications (1)

Publication Number Publication Date
CN106470033A true CN106470033A (zh) 2017-03-01

Family

ID=58203673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610647285.7A Pending CN106470033A (zh) 2015-08-18 2016-08-09 仪器设备

Country Status (2)

Country Link
JP (1) JP2017040993A (zh)
CN (1) CN106470033A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7105611B2 (ja) * 2018-05-18 2022-07-25 三菱電機株式会社 通信回路、通信装置および通信システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319530A (ja) * 2005-05-11 2006-11-24 Nissan Motor Co Ltd スイッチ入力回路およびその電流制御方法
KR20090005425A (ko) * 2007-07-09 2009-01-14 현대자동차주식회사 배기온도센서와 ecu의 인터페이스 회로
JP2012174187A (ja) * 2011-02-24 2012-09-10 Azbil Corp 光/電気変換回路
CN103199685A (zh) * 2012-01-06 2013-07-10 现代摩比斯株式会社 大容量变流器的输入部放电电路
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319530A (ja) * 2005-05-11 2006-11-24 Nissan Motor Co Ltd スイッチ入力回路およびその電流制御方法
KR20090005425A (ko) * 2007-07-09 2009-01-14 현대자동차주식회사 배기온도센서와 ecu의 인터페이스 회로
JP2012174187A (ja) * 2011-02-24 2012-09-10 Azbil Corp 光/電気変換回路
CN103199685A (zh) * 2012-01-06 2013-07-10 现代摩比斯株式会社 大容量变流器的输入部放电电路
CN104660248A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 上拉电阻电路

Also Published As

Publication number Publication date
JP2017040993A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
DE112019002151T5 (de) Stromsteuerung und -schutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
CN103529886B (zh) 调压电路
CN103152030A (zh) 数字数据处理系统和方法
CN111316189A (zh) 高压栅极驱动电流源
CN109756223A (zh) 接口电路和接口装置
KR20170011994A (ko) 기능 프로그래밍이 가능한 전기회로 및 이의 작동 방법
JPH09232940A (ja) 可変電圧可変インピーダンスcmosオフチップ・ドライバおよびレシーバ・インタフェースおよび回路
CN106470033A (zh) 仪器设备
US7844923B2 (en) Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device
US20080315915A1 (en) Semiconductor device
US6560157B2 (en) Semiconductor device
US7764108B2 (en) Electrical fuse circuit
CN102044866A (zh) 集成电路的过度电性应力保护电路
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
KR101442859B1 (ko) 전력 관리 회로 및 방법
CN207251581U (zh) 用于对集成模块的电流消耗进行管理的设备
CN111585552A (zh) 输出驱动器电路
US6922076B2 (en) Scalable termination
CN106371541A (zh) 用于可编程加电序列的装置和方法
CN105490652B (zh) 高增益、高回转速率放大器
CN103578525B (zh) 用于限流地给节点再充电的电路
US20110304380A1 (en) Semiconductor device
CN102655407B (zh) 双向输入/输出电路
JP2006303300A (ja) 半導体装置及びその製造方法
US20120062276A1 (en) Capacitively coupled logic gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170301