CN106452444A - 一种开关电容式数模转换器 - Google Patents

Abstract

本发明涉及一种数模转换器，尤其涉及一种用于将数字输入码转换为模拟信号的开关电容式数模转换器（DAC），包括一个开关电容阵列以及一个具有第一端和第二端的重置开关。所述数字输入码被输入至所述开关电容阵列，所述开关电容阵列连接至一个求和节点；所述第一端被连接至所述求和节点且所述第二端被连接至一共模电压；所述重置开关在复数个采样周期后闭合；基于一求和电压，所述模拟信号被提供在所述求和节点处。

Description

一种开关电容式数模转换器

技术领域

本发明涉及一种数模转换器（DAC），并且，尤其涉及一种复位机制的开关电容式DAC。

背景技术

数模转换器（digital-to-analog converter，简称DAC）为一种依据一个输入数字信号生成模拟信号的装置。该DAC可被用于包括数据通信（包括声音、视频等）、测量/测试装置以及数据遥测设备的各种各样的应用中。模拟信号为具有无限分辨率的连续时域信号。然而，上述DAC的输出为一由在统一的但是有限的时间间隔中生成（简称采样）的离散值（或量化）构成的信号。换言之，DAC的输出试图代表（模拟）一个具有有限分辨率及带宽特性的模拟信号。

量化及采样限定了DAC的基本性能。量化决定了该转换器的最大动态范围，并引起输出的量化误差或噪声。根据奈奎斯特采样定理，采样则决定了上述DAC输出信号的最大带宽。上述DAC的运行还会受到除上述量化及采样的影响外的非理想因素的影响。这些具有大量性能规格的特征的错误决定了转换器的静态及动态性能。

尤其在开关电容式DAC中，一个非理想的开关能够导致开关电容式DAC量化电容（quantization cap）底板的电压漂移。为了消除上述的电压漂移，每次采样后执行一个具有一重置操作的归零（return-to-zero，简称RZ）机制，以占用一些转换时间将数字输出重置为一共模电压Vcm。然而，对于一个DAC而言，相对于非归零机制（non-RZ，简称NRZ），在RZ机制中的这些操作使得转换时间加倍，限制上述开关电容的最大操作。

图1a示出开关电容式DAC的非归零脉冲响应，该非归零机制的脉冲响应示出了采样数字输入码的包络占用整个采样周期Ts。图1b示出开关电容式DAC的归零脉冲响应，该归零机制的脉冲响应示出了由于部分采样周期需要归零，采样数字输入码的包络仅占用了一部分的采样周期Ts。因此，归零机制不如非归零机制有效率。

尽管归零机制能够有效地预防DAC产生共模电压偏差，还是需要提供新的方法、装置和系统来在预防共模电压偏差的同时将对DAC的转换时间所产生的影响降至最小。

发明内容

简而言之，本发明设计一种用于将一个数字输入码转换为一模拟信号的开关电容式数模转换器（DAC），包括：一个开关电容阵列，所述数字输入码被输入至所述开关电容阵列且所述开关电容阵列被连接至一个求和节点；以及一个具有第一端和第二端的重置开关，所述第一端被连接至所述求和节点，且所述第二端被连接至一共模电压；其中，在多个采样周期后闭合所述重置开关，基于一个求和电压，所述模拟信号被提供在所述求和节点处。

附图说明

上述及其他部分所披露的内容能够从以下实施例中的详细描述及与其匹配的附图被更好的理解。

图1a示出了一非归零机制开关电容式DAC的脉冲响应；

图1b示出了一归零机制开关电容式DAC的脉冲响应；

图2示出了一本申请中所披露的开关电容式DAC；

图3示出了一本申请中所披露的全差分开关电容式DAC；

图4示出了本申请中所披露的一开关电容式DAC的一波形；

图5示出了本申请中所披露的一开关电容式DAC的输出波形；

图6示出了本申请中所披露的一开关电容式DAC的一控制信号的流程图；

图7示出了本申请中所披露的一开关电容式DAC的多个波形。

具体实施方式

在以下实施例的详细阐述中，以及所涉及的附图，均具体实施方式的一部分，且本申请所披露的内容中以实施方式呈现的具体体现均可通过实践获得。

图2示出了一本申请中所披露的开关电容式DAC。一个用于将一数字输入码转换为一模拟信号的开关电容式数模转换器（DAC）包括一具有若干开关电容元件（switchedcapacitor elements）10的开关电容阵列（switched capacitor array）、一重置开关（reset switch）14和一隔离模块（isolation block）12。上述的DAC可以被称为一具有开关电容器（switched capacitors）的独立DAC（single DAC）。上述开关电容元件10均被连接至一阵列（array）；该阵列具有连接至一求和节点（summation node）22的第一端（firstend），以及被连接至第一参考信号（first reference signal）VFEFN的第二端（secondend）和被连接至第二参考信号（second reference signal）VFEFP的第三端。每个开关电容元件10均具有一端连接在一起的两个开关（switches）和一个电容（capacitor），且该电容的另一端连接至上述求和节点22。上述两个开关中一个开关的另一端连接至上述第二参考信号VFEFP，另一个开关的另一端则连接至第一参考信号VFEFN。

上述第二参考信号VFEFP和上述第一参考信号VFEFN均为用于确定DAC的数字输入码的电压电平的参考电压。若上述第二参考信号VFEFP为高（high），则上述第一参考信号VFEFN为低（low），且反之亦然（vice versa）。上述开关电容式DAC的输出电压信号VX可以在上述求和节点22处被感测到（can be sensed at the summation node 22）。

上述数字输入码（digital input code）被译码为用于开关电容元件10中开关的控制信号（control signals）（SP<0>~ SP<N>，以及SN<0>~ SN<N>）。一对对应的控制信号被输入至一个开关电容元件10。例如，上述的控制信号SP<0>控制一个连接至上述第二参考信号VFEFP的第一开关电容元件的开关的运行（operation），上述的控制信号SN<0>控制连接至上述第一参考信号VFEFN的第一开关电容元件的另一开关的运行；上述的控制信号SP<1>控制连接至上述第二参考信号VFEFP的第二开关电容单元的开关的运行，上述的控制信号SN<1>控制连接至上述第一参考信号VFEFN的第二开关电容单元的另一开关的运行。同样的，每对控制信号SP<N>和 SN<N>，均用于控制对应的开关电容元件。

在DAC的预置数目个采样周期后，上述的重置开关14于预定的时间将上述求和电压（summation voltage）VX重置为一共模电压（common mode voltage）。上述预置数目个采样周期（The preset number of sampling cycles）可以被设计为一定数量的采样周期或者被随机选取为例如数量大于1。当上述的重置开关14被关闭时，在求和节点22处的上述求和电压VX被恢复至共模电压Vcm。特别的，上述的共模电压可以击穿在电压VFEFP 与 VFEFN之间的恒定电压。

上述的隔离模块12连接至上述的求和节点22以使得输出电压在重置开关14被激活（activated）时保持在一定水平（certain level）。这样，上述求和电压的输出波形（output waveform）将具有一个轻微的下降（slight drop）。在一个具体实施方式中，上述的隔离模块22包括一个隔离开关（isolation switch）16和一个电容（capacitor）20。上述的隔离开关16和电容20跨接在求和节点22处的求和电压VX与共模电压Vcm两端。一个位于上述隔离开关16与上述电容20的连接点之间的节点18可被用于感测上述连接点处的电压。当上述的重置开关14断开时，上述隔离开关16闭合，使得求和节点22的转换结果短接至节点18。当上述的重置开关14闭合时，上述隔离开关16断开，使得位于求和节点22处的隔离开关16的左侧被重置，同时位于节点18处的隔离开关16的右侧将不受影响。

本申请中所披露的上述开关电容式DAC可具有一用于主动将上述数字输入码转换为模拟信号的转换状态（conversion state）和一用于闲置DAC的空闲状态（idle state）。在上述的转换状态和/或空闲状态中，上述的重置开关可被闭合然后在一个预置数目个采样周期后断开以将上述的求和节点重置为共模电压。上述预定数目个采样周期可以被随机更改为一不同数量以用于下一个复位操作（the next reset operation）。在复位操作过程中，上述的重置开关可以仅在一部分的采样周期中被闭合以提升上述DAC的运行速度。

在一具体实施方式中，上述的重置开关仅当位于求和节点处的求和电压处于一共模电压的一预定阈值范围内才被闭合。此外，闭合上述重置开关的条件可被延伸至包括当上述求和电压在预定量的时间内处于所述在预定电压阈值的范围内的条件。如果上述的求和电压在预定量的时间内没有处于上述电压阈值的范围内，则上述的重置功能（resetfunction）将不能被激活直至从所述预定量的时间开始上述求和电压处于电压阈值范围内。

图3示出了一本申请中所披露的全差分开关电容式DAC。本申请中的一种全差分数模转换器（full differential DAC）包括开关电容元件40及58的阵列、重置开关50及52和隔离模块42及48。一个差分DAC可具有差分数字码（differential digital codes）输入至该差分DAC中，进而使得每串上述的差分数字码均需要被单独转换为差分模拟信号（beseparately processed into differential analog signals）。为了实现上述目的，上述的全差分DAC可包括如图所示的两个单独的DAC单元。

优选的，上述的开关电容元件40阵列、上述重置开关50以及上述隔离模块42均以相同的方式连接以作为一个单独的DAC。一个正向数字输入码（positive digital inputcode）可被输入至开关电容元件40中的开关以在求和节点44处提供一个正向求和输出（positive summation output）。

同样的，上述的开关电容元件58阵列、上述重置开关52以及上述隔离模块48均以相同的方式连接以作为一个单独的DAC。一个负向数字输入码（negative digital inputcode）可被输入至开关电容元件58中的开关以在求和节点46处提供一个正数求和输出。上述的正向求和输出和上述的负向求和输出可被用于生成上述DAC输出中的差分模拟信号（differential analog signals）。举例来说，一个平滑滤波器（smoothing filter）可被应用于DAC的求和输出以形成上述的差分模拟信号。

图4示出了本申请中所披露的一开关电容式DAC的一波形。本申请中所披露的一独立开关电容DAC可具有一个用于将求和节点处的求和电压重置为一共模电压的重置机制（reset mechanism）。在本实施例中，绘制了一个具有开关电容元件的独立DAC的时间（即，x轴）和求和电压VX（即，y轴）的波形图。上述的x轴与y轴集中相交于一个共模电压。在一个预置数目个采样周期后执行重置操作60和62以将上述DAC的求和节点重置回共模电压。在上述的重置操作过程中，无论为何电压值，上述求和电压均被置回为共模电压。在上述的重置操作后，上述求和电压被拉回至重置后的下一个采样求和电压。

如果上述求和电压在重置之前及之后大于上述的共模电压，就像图中所示的临近重置操作60位置处，上述的求和输出电压的波形将在重置操作过程中从较高的值下降至上述共模电压接着被拉回至上述较大的求和电压。同样的，如果上述求和电压在重置之前及之后小于上述共模电压，则该求和输出电压的波形将在重置操作过程中从较低的值拉升至上述共模电压接着下降至下一个采样求和电压。

图5示出了本申请中所披露的一开关电容式DAC的输出波形。利用一个理想滤波器对上述求和输出电压VX进行平滑操作以生成如卷曲波形1所示的平滑模拟信号。此外，本申请所披露的DAC还能进一步的限制重置操作在一个或多个阈值电压值（threshold voltagevalues）的范围内。例如，一个上阈值（upper threshold value）DV1和一个下阈值（lowerthreshold value）DV2可被用于上述求和输出电压的阈值。如果上述的卷曲波形1在一个预定量的时间内处于上述的阈值范围内，则可激活上述重置操作而不用等待一个预设的或随机数量的采样周期。

图6示出了本申请中所披露的一开关电容式DAC的一控制信号的流程图；一个主控制信号（main control signal）用于激活译码模块（decoding block）80，以将数字输入码译码为上述的控制信号SN<n:0>及 SP<n:0>。此外，一个输入电平检测模块（input leveldetection）82也可被上述主控制信号激活以用于检测上述求和电压输出（summationvoltage output）。如果上述求和电压输出在上述上阈值与下阈值范围之间，则将信息输入至一重置决定模块（reset decision block）84，该重置决定模块84能够激活用于各个DAC的重置开关的控制信号及各个DAC的隔离开关。

上述的流程图还进一步包括一个循环计数器（cycle counter），该循环计数器可以为一个独立的模块（图中未示出）或与上述输入电平检测模块82结合。RS及ISL的信号在多个周期（例如，当循环计数器达到预设的周期数目）后，当上述求和电压达到所要求的水平或者两者同时被满足时被激活。

图7示出了本申请中所披露的一开关电容式DAC的多个波形。为了达到帮助理解本申请所披露内容的目的，图中示出本申请中一个DAC的多个波形；波浪图形1示出了本申请所披露的一个DAC的理想求和电压经一理想滤波器后的理想电压，波浪图形2示出了本申请所披露一个DAC的求和电压在求和节点22处的波形图，波浪图形3示出了在上述隔离开关（isolation switch）与隔离模块的一电容之间的节点18的波形图。

当通过某一具体实施例来描述本申请所披露的内容时，应该知悉的是本申请所披露的内容并不局限于该具体实施例。当然，本申请所披露的内容可通过诸如本申请中的权利要求项那样以广泛的语义被理解及解释。因此，这些权利要求项可以以相互结合的方式，而不仅是以所描述的装置、方法及系统来被理解，不过所有针对这些的其他及进一步变化和修改均显而易见地包括在本申请所披露的内容中。

Claims (19)

1.一种用于将一个数字输入码转换为一模拟信号的开关电容式数模转换器，其特征在于，包括：

一个开关电容阵列，所述数字输入码被输入至所述开关电容阵列且所述开关电容阵列被连接至一个求和节点；以及

一个具有第一端和第二端的重置开关，所述第一端连接至所述求和节点，且所述第二端连接至一共模电压；

其中，在预定量的采样周期后闭合所述重置开关，以及

基于一个求和电压，所述模拟信号被提供在所述求和节点处。

2.如权利要求1所述的开关电容式数模转换器，其特征在于，还包括一个隔离模块，当所述重置开关断开时所述隔离模块与所述求和节点连接。

3.如权利要求2所述的开关电容式数模转换器，其特征在于，所述隔离模块包括一个隔离开关和一个电容，所述隔离开关和所述电容串联在所述求和节点与一预置电压之间。

4.如权利要求1所述的开关电容式数模转换器，其特征在于，所述开关电容式数模转换器具有一个主动转换所述数字输入码为所述模拟信号的转换状态和一用于闲置开关电容式数模转换器的空闲状态，且在所述转换状态或所述空闲状态期间所述重置开关闭合。

5.如权利要求1所述的开关电容式数模转换器，其特征在于，所述重置开关被周期性地闭合然后断开。

6.如权利要求1所述的开关电容式数模转换器，其特征在于，采样周期的所述预置数目在每次所述重置开关闭合后随机变换为一个新数字。

7.如权利要求1所述的开关电容式数模转换器，其特征在于，当所述重置开关闭合时，所述重置开关于一个采样周期中的一部分时间内闭合。

8.如权利要求1所述的开关电容式数模转换器，其特征在于，当在所述求和节点处的一个求和电压从所述共模电压起位于一预定阈值范围内时所述重置开关闭合。

9.如权利要求8所述的开关电容式数模转换器，其特征在于，当所述求和电压于一预定量的时间内在所述预定阈值范围内时所述重置开关闭合。

10.一种用于将数字输入码转换为模拟信号的开关电容式数模转换器，其特征在于，包括：

一个开关电容阵列，所述数字输入码被输入至所述开关电容阵列，且所述开关电容阵列与一求和节点连接；

一具有第一端和第二端的重置开关；以及

一具有一隔离开关和一电容的隔离模块；

所述第一端与所述求和节点连接且所述第二端连接至一共模电压；

当在所述求和电压节点处的一求和电压从所述共模电压起位于一预定阈值范围内时所述重置开关闭合；

基于一求和电压，所述模拟信号被提供在所述求和节点处；

当所述重置开关断开时所述隔离模块连接至所述求和节点；以及

所述隔离模块和所述电容串联在所述求和节点与一预置电压之间。

11.如权利要10所述的开关电容式数模转换器，其特征在于，所述开关电容式数模转换器具有一个主动转换所述数字输入码为所述模拟信号的转换状态和一用于闲置开关电容式数模转换器的空闲状态，且在所述转换状态或所述空闲状态期间所述重置开关闭合。

12.如权利要求10所述的开关电容式数模转换器，其特征在于，所述重置开关被周期性地闭合然后断开。

13.如权利要求10所述的开关电容式数模转换器，其特征在于，所述重置开关在一预置数目的采样周期后闭合，且该采样周期的所述预置数目在每次所述重置开关闭合后随机变换为一个新数字。

14.如权利要求10所述的开关电容式数模转换器，其特征在于，当所述重置开关闭合时，所述重置开关于一个采样周期中的一部分时间内闭合。

15.如权利要求10所述的开关电容式数模转换器，其特征在于，当所述求和电压于一预定量的时间内处于所述预定置阈值范围内时所述重置开关闭合。

16.一种用于将数字输入码转换为模拟信号的开关电容式数模转换器，其特征在于，包括：

一个开关电容阵列，所述数字输入码被输入至所述开关电容阵列，且所述开关电容阵列与一求和节点连接；

一具有第一端和第二端的重置开关；以及

一具有一隔离开关和一电容的隔离模块；

所述重置开关在一预置数目的采样周期后闭合；

当所述重置开关闭合时，所述重置开关于一个采样周期中的一部分时间内闭合；

所述第一端与所述求和节点连接且所述第二端连接至一共模电压；

当在所述求和节点处的一求和电压从所述共模电压起位于一预定阈值范围内时所述重置开关闭合；

当所述求和电压于一预定量的时间内处于所述预定阈值范围内时所述重置开关闭合；

基于一求和电压，所述模拟信号被提供在所述求和节点处；

当所述重置开关断开时所述隔离模块连接至所述求和节点；以及

所述隔离模块和所述电容串联在所述求和节点与一预置电压之间。

17.如权利要16所述的开关电容式数模转换器，所述开关电容式数模转换器具有一个主动转换所述数字输入码为所述模拟信号的转换状态和一用于闲置开关电容式数模转换器的空闲状态，且在所述转换状态或所述空闲状态期间所述重置开关闭合。

18.如权利要求16所述的开关电容式数模转换器，其特征在于，所述重置开关被周期性地闭合然后断开。

19.如权利要求16所述的开关电容式数模转换器，其特征在于，所述重置开关在一预置数目的采样周期后闭合，且该采样周期的所述预置数目在每次所述重置开关闭合后随机变换为一个新数字。