CN102098048A - 开关电容输入电路和包含它的模拟数字转换器 - Google Patents

开关电容输入电路和包含它的模拟数字转换器 Download PDF

Info

Publication number
CN102098048A
CN102098048A CN2010105734696A CN201010573469A CN102098048A CN 102098048 A CN102098048 A CN 102098048A CN 2010105734696 A CN2010105734696 A CN 2010105734696A CN 201010573469 A CN201010573469 A CN 201010573469A CN 102098048 A CN102098048 A CN 102098048A
Authority
CN
China
Prior art keywords
capacitor
switch
reference voltage
capacity
another terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105734696A
Other languages
English (en)
Other versions
CN102098048B (zh
Inventor
小野俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102098048A publication Critical patent/CN102098048A/zh
Application granted granted Critical
Publication of CN102098048B publication Critical patent/CN102098048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种开关电容输入电路和包含它的模拟-数字转换器，所述开关电容输入电路接收模拟输入信号并且采样和保持所述模拟输入信号，所述开关电容输入电路包含：差动放大器；第一电容器，第一电容器的一个端子与差动放大器的非反相输入端子连接；第二电容器，第二电容器的一个端子与差动放大器的反相输入端子连接；被配置为将第一电容器的另一端子连接到第一基准电压和第二基准电压中的一个的第一开关；被配置为将第二电容器的另一端子连接到第一基准电压和第二基准电压中的一个的第二开关；和被配置为将第一电容器的所述另一端子连接到第二电容器的所述另一端子的第三开关。

Description

开关电容输入电路和包含它的模拟数字转换器
技术领域
本发明涉及开关电容输入电路和包含开关电容输入电路的模拟-数字转换器(ADC)，并涉及例如用于校正ADC的输入信号的偏移分量的方法和电路，并且，更特别地，涉及开关电容器ADC的输入信号的偏移校正。
背景技术
作为ADC中的用于去除输入信号的偏移分量并提取有用的(significant)信号信息的电路，具有用于使用开关电容器电路的偏移校正的电容器的电路是已知的(日本专利公开No.2003-060505)。该电路通过使用必要的数量的二元加权电容器以希望的精度执行偏移校正。
但是，为了通过使用在日本专利公开No.2003-060505中描述的技术增加偏移校正精度，需要添加具有较小的电容值的电容器。为了实现2倍的精度，需要添加具有电容值1/2的电容器。为了实现4倍的精度，需要添加具有电容值1/2的电容器和具有电容值1/4的电容器。当电容值减小以获得更高的精度时，连接的布线、开关等的寄生电容变得不能被忽视，从而导致难以正确地二元加权电容比。这使得更加难以保持偏移校正精度。由此，实际上对于添加具有较小的电容值的电容器存在限制。
发明内容
本发明提供能够有利地在不使用任何具有小的电容值的电容器的情况下控制比以前更小的电势变化的输入电路和包含所述输入电路的模拟-数字转换器。
本发明的第一方面提供一种接收模拟输入信号并且采样和保持所述模拟输入信号的开关电容输入电路，所述开关电容输入电路包含：差动放大器；第一电容器，第一电容器的一个端子与所述差动放大器的非反相输入端子连接；第二电容器，第二电容器的一个端子与所述差动放大器的反相输入端子连接；第一开关，第一开关被配置为将第一电容器的另一端子连接到第一基准电压和第二基准电压中的一个；第二开关，第二开关被配置为将第二电容器的另一端子连接到第一基准电压和第二基准电压中的一个；以及，第三开关，第三开关被配置为将第一电容器的所述另一端子连接到第二电容器的所述另一端子，其中，在采样时，第一开关将第一电容器的所述另一端子连接到第一基准电压，并且，第二开关将第二电容器的所述另一端子连接到第二基准电压，并且，在保持时，第三开关将第一电容器的所述另一端子连接到第二电容器的所述另一端子。
本发明的第二方面提供一种接收模拟输入信号并且采样和保持所述模拟输入信号的开关电容输入电路，所述开关电容输入电路包含：差动放大器；第一电容器，第一电容器的一个端子与所述差动放大器的非反相输入端子连接；第二电容器，第二电容器的一个端子与所述差动放大器的反相输入端子连接；第一开关，第一开关被配置为将第一电容器的另一端子连接到第一基准电压和第二基准电压中的一个；第二开关，第二开关被配置为将第二电容器的另一端子连接到第一基准电压和第二基准电压中的一个；第三开关，第三开关被配置为将第一电容器的所述另一端子连接到第二电容器的所述另一端子，其中，在采样时，第三开关将第一电容器的所述另一端子连接到第二电容器的所述另一端子，并且，在保持时，第一开关将第一电容器的所述另一端子连接到第一基准电压，并且，第二开关将第二电容器的所述另一端子连接到第二基准电压。
本发明的第三方面提供一种模拟-数字转换器，所述模拟-数字转换器包括：以上限定的输入电路；和被配置为执行来自输入电路的输出信号的模拟-数字转换的模拟-数字转换电路。
根据本发明的一个方面，第一和第二偏移校正电容器的输入端子被短路以获得导致两个电容器之间的电荷移动并由此降低差动放大器的输出端子侧的电势变化的功能。这允许在不使用任何具有小的电容值的电容器的情况下控制比以前小的电势变化。因此，能够实现更精确的二元加权偏移校正量并在模拟-数字转换器中精确地执行偏移校正。
参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得清晰。
附图说明
图1A是表示根据第一实施例的模拟-数字转换器的布置的例子的框图；
图1B是表示根据第一实施例的开关控制表的例子的示图；
图2A是表示根据第一实施例的采样和保持电路在采样时的状态的连接图；
图2B是表示根据第一实施例的采样和保持电路在没有偏移校正的保持时的状态的连接图；
图3A和图3B是表示根据第一实施例的采样和保持电路在具有偏移校正的保持时的状态的连接图；
图4是示出根据该实施例的开关控制器的处理过程的例子的流程图；
图5A是表示根据第二实施例的模拟-数字转换器的布置的例子的框图；
图5B是表示根据第二实施例的开关控制表的例子的示图；
图6A是表示根据第二实施例的采样和保持电路在采样时的状态的连接图；
图6B是表示根据第二实施例的采样和保持电路在没有偏移校正的保持时的状态的连接图；
图7A～7C是表示根据第二实施例的采样和保持电路在具有偏移校正的保持时的状态的连接图。
具体实施方式
〔第一实施例〕
将参照图1A～4描述根据本发明的第一实施例的布置和动作。
<第一实施例的模拟-数字转换器(ADC)的布置的例子>
在图1A所示的差动型的ADC中，用作输入电路的采样和保持电路101接收输入到输入端子Inp和Inn的差动模拟输入信号，采样和保持所述信号并将它们输出到输出端子Outp和Outn。模拟-数字转换电路102接收输出的信号，将它们转换成数字数据，并且将其输出到输出端子Dout。VrefL和VrefH分别是较低和较高的基准电压。模拟-数字转换电路102将这两个基准电压与模拟输入信号的电压相比较，并将模拟的输入信号转换成数字数据。在第一实施例中，这两个基准电压也被供给到采样和保持电路101，并被用于输入偏移校正。开关控制器103输出控制信号以控制采样和保持电路101和模拟-数字转换电路102中的开关。开关控制器103具有存储对于与各电路的状态和偏移校正值对应的开关的控制信号的组合的开关控制表103a。
(开关控制表103a的布置的例子)
图1B中的开关控制表103a存储用于与采样和保持电路101的状态以及偏移校正值对应地控制开关的控制信号。在本例子中，图2A、图2B、图3A和图3B所示的采样和保持电路101的详细例子中的控制信号由开关的状态表示。图1B中的偏移校正由三个位(即，低位、中位和高位)的二元加权完成。
<采样和保持电路101的电路和动作的例子>
(采样的例子)
图2A是图1A中的开关电容器型的采样和保持电路101的电路图，所述电路图示出采样时的连接状态。Amp1是具有非反相输入端子和反相输入端子的差动放大器，Cinp和Cinn是输入电容器，以及Cfp和Cfn是反馈电容器。C1～C3是用于偏移校正的第一电容器，以及C4～C6是用于偏移校正的第二电容器。电容器C1～C6中的每一个的一个端子与差动放大器连接，并且，另一端子通过第一开关SWC1～SWC3和第二开关SWC4～SWC6中的相应的一个与第一或第二基准电压连接。电容器C1～C3用作用于偏移校正的第一电容器的多个第一电容元件，并且，电容器C4～C6用作用于偏移校正的第二电容器的多个第二电容元件。各电容器的电容比为Cinp∶Cinn∶Cfp∶Cfn∶C1∶C2∶C3∶C4∶C5∶C6＝10∶10∶5∶5∶1∶1∶2∶1∶1∶2。电容器C1、C2、C4和C5具有不被二元加权的相同的电容值。但是，由于连接目的地不同，因此，通过表现为输出电压的偏移校正值实现二元加权。参照图1B，在采样时，电容器Cfp和Cfn的端子通过开关SW4和SW5被短路，以将输出Outp和Outn复位。电容器Cinp和Cinn通过开关SW1和SW2与输入Inp和Inn连接以在电容器Cinp和Cinn中存储输入的信号。电容器C1～C3与基准电压VrefH连接，并且，电容器C4～C6与基准电压VrefL连接以蓄积电荷。
(没有偏移校正的保持的例子)
图2B是采样和保持电路101在没有偏移分量校正的保持时的连接状态的电路图。这表示图1B中的具有偏移校正(000)的保持时的状态。开关SW3将电容器Cinp和Cinn短路以将它们设为同电势。蓄积于电容器Cinp和Cinn中的电荷然后向电容器Cfp和Cfn移动，并且表现为输出电压。由于Cinp∶Cfp＝Cinn∶Cfn＝10∶5＝2∶1，因此，基于电荷守恒和关系Q＝CV，(Outp-Outn)＝2×(Inp-Inn)。由于电容器C1～C6的连接状态与采样时相同，因此，不出现电荷移动，并且，输出电压不受影响。
(具有第一偏移量的校正的保持的例子)
图3A是表示采样和保持电路101在具有第一偏移量的校正的保持时的连接状态的电路图。即使在这种情况下，采样状态也与图2A相同。电容器C1和C4的连接状态不同于图2B所示的没有偏移校正的保持状态下的电容器C1和C4的连接状态。在采样时，电容器C1与基准电压VrefH连接，并且，电容器C4与基准电压VrefL连接。在采样时，第三开关SW6将电容器C1和C4短路以将它们设为同电势。蓄积于电容器C1和C4中的电荷然后向电容器Cfp和Cfn移动，并且影响输出电压。由于C1∶Cfp＝C4∶Cfn＝1∶5，因此，所述量由0.2×(VrefH-VrefL)给出。这是偏移校正量。作为结果，考虑从电容器Cinp和Cinn向电容器Cfp和Cfn的电荷移动，输出电压由(Outp-Outn)＝2×(Inp-Inn)+0.2×(VrefH-VrefL)给出。
(具有第二偏移量的校正的保持的例子)
图3B是表示采样和保持电路101在具有第二偏移量的校正的保持时的连接状态的电路图。即使在这种情况下，采样状态也与图2A相同。电容器C2和C5的连接状态不同于图2B所示的没有偏移校正的保持状态下的电容器C2和C5的连接状态。在采样时，电容器C2与基准电压VrefH连接，并且，电容器C5与基准电压VrefL连接。在保持时，电容器C2与基准电压VrefL连接，并且，电容器C5与基准电压VrefH连接。在这种情况下，蓄积于电容器C2和C5中的电荷向电容器Cfp和Cfn移动，并且，基准电压VrefH和VrefL被开关以影响输出电压。由于C2∶Cfp＝C5∶Cfn＝1∶5，因此，所述量由0.4×(VrefH-VrefL)给出。这是偏移校正量。作为结果，考虑从电容器Cinp和Cinn向电容器Cfp和Cfn的电荷移动，输出电压由(Outp-Outn)＝2×(Inp-Inn)+0.4×(VrefH-VrefL)给出。即，量为图3A中的保持状态的两倍的偏移校正是可能的。相反，图3A中的状态使得能够以图3B中的量的1/2进行偏移校正。
<实施例的开关控制器103的控制过程的例子>
根据图4所示的开关控制器103的控制过程的例子，开关控制器103在步骤S41中基于从模拟-数字转换电路102输出的数字数据确定偏移变化是否是必要的。如果是必要的，那么，在步骤S42中，开关控制器103从图1B所示的表选择与偏移校正值对应的开关设置的组合。在步骤S43中，开关控制器103从那时起为偏移校正保持选择的开关设置组合。在步骤S44中，开关控制器103向采样和保持电路101输出基于在步骤S43中设定的新的开关设置组合或先前的开关设置组合(如果在步骤S41中为NO)的开关控制信号。所述控制过程可在开关控制器103的CPU下作为软件被执行，或者，作为硬件被并入开关控制器103中。
<第一实施例的优点>
如上所述，电容器C1、C2、C4和C5具有相同的电容值。但是，当开关连接状态被切换以使采样和保持之间的电势变化量减半时，偏移校正量可以为1/2。一般地，模拟-数字转换电路102需要两种类型的基准电压(即，较低的基准电压和较高的基准电压)。但是，作为这些基准电压的共享的VrefL和VrefH使得不必准备新的基准电压。另外，为了使采样和保持之间的电势变化量减半，差动型的正侧和负侧偏移校正电容器被短路。使用所述方法允许在不新准备第三基准电压的情况下改变电势变化量。如上所述，本发明的方法使得能够在不设置具有小的电容值的任何电容元件的情况下执行小量的偏移校正。在本实施例中，虽然C1∶C2∶C3＝C4∶C5∶C6＝1∶1∶2，但是，可以获得以1∶2∶4二元加权的偏移校正量。因此，能够在不使得最小电容值(在本电路中与电容器C1和C4对应)更小的情况下实现3位精度(即，8级的偏移校正精度)。
注意，在本实施例中，在采样时，电容器C1与基准电压VrefH连接，而电容器C4与基准电压VrefL连接，并且，在保持时，电容器C1和C4被短路，由此实现0.2×(VrefH-VrefL)的偏移校正。但是，另一连接方法也可实现相同的量的偏移校正。例如，即使当电路操作为在采样时使电容器C1和C4短路、以及在保持时将电容器C1连接到基准电压VrefL和将电容器C4连接到基准电压VrefH时，也可实现0.2×(VrefH-VrefL)的偏移校正。
〔第二实施例〕
将参照图5A～7C描述根据本发明的第二实施例的布置和动作。
<第二实施例的模拟-数字转换器(ADC)的布置的例子>
在根据图5A所示的第二实施例的ADC中，差动型的采样和保持电路201对输入到输入端子Inp和Inn的差动形式的模拟信号采样。采样和保持电路201保持信号，并将它们输出到输出端子Outp和Outn。差动型的模拟-数字转换电路202接收输出的信号，将它们转换成数字数据，并且将其输出到输出端子Dout。VrefL和VrefH分别是较低和较高的基准电压。差动型的模拟-数字转换电路202将这两个基准电压与输入模拟信号的电压相比较，并将所述信号转换成数字数据。在本实施例中，两个电势也被供给到差动型的采样和保持电路201，并被用于输入偏移校正。开关控制器203输出控制信号以控制采样和保持电路201与模拟-数字转换电路202中的开关。开关控制器203具有存储对于与各电路的状态和偏移校正值对应的开关的控制信号的组合的开关控制表203a。注意，开关控制器203的处理的概要与根据第一实施例的图4中的流程图相同。
(开关控制表203a的布置的例子)
图5B中的开关控制表203a存储用于与采样和保持电路201的偏移校正值对应地控制开关的控制信号。在本例子中，图6A、图6B、图7A～7C所示的采样和保持电路201的详细例子中的控制信号由开关的状态表示。图5B中的偏移校正由三个位(即，低位、中位和高位)的三元加权完成。注意，与采样和保持电路201的状态对应的开关SW1～SW5的状态与图1B中的第一实施例相同，并且，其描述将不被重复。
<采样和保持电路201的电路和动作的例子>
(采样的例子)
图6A是图5A中的开关电容器型的采样和保持电路201的电路图，所述电路图示出采样时的连接状态。Amp1是差动放大器，Cinp和Cinn是输入电容器，以及Cfp和Cfn是反馈电容器。C1～C3是用于偏移校正的第一电容器，以及C4～C6是用于偏移校正的第二电容器。电容器C1～C6中的每一个的一个端子与差动放大器连接，并且，另一端子通过第一开关SWC1～SWC3和第二开关SWC4～SWC6中的相应的一个与第一或第二基准电压连接。电容器C1～C3用作用于偏移校正的第一电容器的多个第一电容元件，并且，电容器C4～C6用作用于偏移校正的第二电容器的多个第二电容元件。各电容器的电容比为Cinp∶Cinn∶Cfp∶Cfn∶C1∶C2∶C3∶C4∶C5∶C6＝100∶100∶50∶50∶1∶3∶9∶1∶3∶9。在采样时，电容器Cfp和Cfn的端子被开关SW7和SW8短路，以将输出Outp和Outn复位。电容器Cinp和Cinn通过开关SW4和SW5与输入Inp和Inn连接，以在电容器Cinp和Cinn中存储输入的信号。电容器C1～C3与基准电压VrefH连接，并且，电容器C4～C6与基准电压VrefL连接以蓄积电荷。
(没有偏移校正的保持的例子)
图6B是表示采样和保持电路201在没有偏移校正的保持时的连接状态的电路图。首先，开关SW7和SW8打开以取消复位。然后，开关SW6将电容器Cinp和Cinn短路以将它们设为同电势。蓄积于电容器Cinp和Cinn中的电荷然后向电容器Cfp和Cfn移动，并且表现为输出电压。由于Cinp∶Cfp＝Cinn∶Cfn＝2∶1，因此，基于电荷守恒和关系Q＝CV，(Outp-Outn)＝2×(Inp-Inn)。由于电容器C1～C6的连接状态与采样时相同，因此，不出现电荷移动，并且，输出电压不受影响。
(具有第一偏移量的校正的保持的例子)
图7A是表示采样和保持电路201在具有第一偏移量的校正的保持时的连接状态的电路图。即使在这种情况下，采样状态也与图6A相同。电容器C1和C4的连接状态不同于图6B所示的没有偏移校正的保持状态下的电容器C1和C4的连接状态。在采样时，电容器C1与基准电压VrefH连接，并且，电容器C4与基准电压VrefL连接。在采样时，开关SW9将电容器C1和C4短路以将它们设为同电势。蓄积于电容器C1和C4中的电荷然后向电容器Cfp和Cfn移动，并且影响输出电压。由于C1∶Cfp＝C4∶Cfn＝1∶50，因此，所述量由0.02×(VrefH-VrefL)给出。这是偏移校正量。作为结果，考虑从电容器Cinp和Cinn向电容器Cfp和Cfn的电荷移动，输出电压由(Outp-Outn)＝2×(Inp-Inn)+0.02×(VrefH-VrefL)给出。
(具有第二偏移量的校正的保持的例子)
图7B是表示采样和保持电路201在具有第二偏移量的校正的保持时的连接状态的电路图。即使在这种情况下，采样状态也与图6A相同。电容器C1和C4的连接状态不同于图6B所示的没有偏移校正的保持状态下的电容器C1和C4的连接状态。在采样时，电容器C1与基准电压VrefH连接，并且，电容器C4与基准电压VrefL连接。在保持时，电容器C1与基准电压VrefL连接，并且，电容器C4与基准电压VrefH连接。在这种情况下，蓄积于电容器C1和C4中的电荷向电容器Cfp和Cfn移动，并且，基准电压VrefH和VrefL被开关以影响输出电压。由于C1∶Cfp＝C4∶Cfn＝1∶50，因此，所述量由0.04×(VrefH-VrefL)给出。这是偏移校正量。作为结果，考虑从电容器Cinp和Cinn向电容器Cfp和Cfn的电荷移动，输出电压由(Outp-Outn)＝2×(Inp-Inn)+0.04×(VrefH-VrefL)给出。即，量为图7A中的保持状态的两倍的偏移校正是可能的。
(具有第三偏移量的校正的保持的例子)
图7C是表示采样和保持电路201在具有第三偏移量的校正的保持时的连接状态的电路图。即使在这种情况下，采样状态也与图6A相同。电容器C2和C5的连接状态不同于图6B所示的没有偏移校正的保持状态下的电容器C2和C5的连接状态。在采样时，电容器C2与基准电压VrefH连接，并且，电容器C5与基准电压VrefL连接。在保持时，开关SW10将电容器C2和C5短路以将它们设为同电势。蓄积于电容器C2和C5中的电荷然后向电容器Cfp和Cfn移动，并且影响输出电压。由于C2∶Cfp＝C5∶Cfn＝3∶50，因此，所述量由0.06×(VrefH-VrefL)给出。这是偏移校正量。作为结果，考虑从电容器Cinp和Cinn向电容器Cfp和Cfn的电荷移动，输出电压由(Outp-Outn)＝2×(Inp-Inn)+0.06×(VrefH-VrefL)给出。即，量为图7A中的保持状态中的三倍的偏移校正是可能的。
<第二实施例的效果>
如上所述，可通过使用三元加权电容器控制偏移校正量。在第二实施例中，通过使用使得差动型的正侧和负侧偏移校正电容器短路的方法实现三元加权。一般地，差动型的模拟-数字转换电路202需要两种类型的基准电压(即，较低基准电压和较高基准电压)。但是，作为这些基准电压的共享的VrefL和VrefH使得不必准备新的基准电压，并使得能够进一步减小电路规模。
注意，在第二实施例中，在采样时，电容器C1与基准电压VrefH连接，而电容器C4与基准电压VrefL连接，并且，在保持时，电容器C1和C4被短路，由此实现0.02×(VrefH-VrefL)的偏移校正。但是，另一连接方法也可实现相同的量的偏移校正。例如，即使当电路操作为在采样时将电容器C1和C4短路、并且在保持时将电容器C1连接到基准电压RrefL和将电容C4连接到基准电压VrefH时，也可以实现0.02×(VrefH-VrefL)的偏移校正。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的修改与等同的结构和功能。

Claims (5)

1.一种接收模拟输入信号并且采样和保持所述模拟输入信号的开关电容输入电路，包含：
差动放大器；
第一电容器，所述第一电容器的一个端子与所述差动放大器的非反相输入端子连接；
第二电容器，所述第二电容器的一个端子与所述差动放大器的反相输入端子连接；
第一开关，所述第一开关被配置为将第一电容器的另一端子连接到第一基准电压和第二基准电压中的一个；
第二开关，所述第二开关被配置为将第二电容器的另一端子连接到第一基准电压和第二基准电压中的一个；和
第三开关，所述第三开关被配置为将第一电容器的所述另一端子连接到第二电容器的所述另一端子，
其中，在采样时，第一开关将第一电容器的所述另一端子连接到第一基准电压，并且，第二开关将第二电容器的所述另一端子连接到第二基准电压，并且，
在保持时，第三开关将第一电容器的所述另一端子连接到第二电容器的所述另一端子。
2.一种接收模拟输入信号并且采样和保持所述模拟输入信号的开关电容输入电路，包含：
差动放大器；
第一电容器，所述第一电容器的一个端子与所述差动放大器的非反相输入端子连接；
第二电容器，所述第二电容器的一个端子与所述差动放大器的反相输入端子连接；
第一开关，所述第一开关被配置为将第一电容器的另一端子连接到第一基准电压和第二基准电压中的一个；
第二开关，所述第二开关被配置为将第二电容器的另一端子连接到第一基准电压和第二基准电压中的一个；和
第三开关，所述第三开关被配置为将第一电容器的所述另一端子连接到第二电容器的所述另一端子，
其中，在采样时，第三开关将第一电容器的所述另一端子连接到第二电容器的所述另一端子，并且，
在保持时，第一开关将第一电容器的所述另一端子连接到第一基准电压，并且，第二开关将第二电容器的所述另一端子连接到第二基准电压。
3.根据权利要求1或2的电路，其中，
第一电容器包含具有1∶1∶2的电容比的三个第一电容元件，所述三个第一电容元件中的每一个具有与所述差动放大器的非反相输入端子连接的一个端子和与三个第一开关中的相应的一个连接以连接第一基准电压和第二基准电压中的一个的另一端子，
第二电容器包含具有1∶1∶2的电容比的三个第二电容元件，三个第二电容元件中的每一个具有与所述差动放大器的反相输入端子连接的一个端子和与三个第二开关中的相应的一个连接以连接第一基准电压和第二基准电压中的一个的另一端子，
第三开关将所述三个第一电容元件中的与所述电容比的项1对应的第一电容元件的所述另一端子连接到所述三个第二电容元件中的与所述电容比的项1对应的第二电容元件的所述另一端子以获得下位，
第一开关将所述三个第一电容元件中的与所述电容比的项1对应的第一电容元件的所述另一端子连接到第二基准电压，并且，第二开关将所述三个第二电容元件中的与所述电容比的项1对应的第二电容元件的所述另一端子连接到第一基准电压以获得中位，
第三开关将所述三个第一电容元件中的与所述电容比的项2对应的第一电容元件的所述另一端子连接到所述三个第二电容元件中的与所述电容比的项2对应的第二电容元件的所述另一端子以获得高位，并且，
通过三个位的二元加权完成偏移校正。
4.根据权利要求1或2的电路，其中，
第一电容器包含具有1∶3∶9的电容比的三个第一电容元件，所述三个第一电容元件中的每一个具有与所述差动放大器的非反相输入端子连接的一个端子和与三个第一开关中的相应的一个连接以连接第一基准电压和第二基准电压中的一个的另一端子，
第二电容器包含具有1∶3∶9的电容比的三个第二电容元件，所述三个第二电容元件中的每一个具有与所述差动放大器的反相输入端子连接的一个端子和与三个第二开关中的相应的一个连接以连接第一基准电压和第二基准电压中的一个的另一端子，
第一开关将第一电容器的第一电容元件中的每一个的所述另一端子连接到第一基准电压，并且，第二开关将第二电容器的第二电容元件中的每一个的所述另一端子连接到第二基准电压以执行三元权重0的偏移校正，
第三开关将第一电容器的第一电容元件中的每一个的所述另一端子连接到第二电容器的第二电容元件中的每一个的所述另一端子以执行三元权重1的偏移校正，
第一开关将第一电容器的第一电容元件中的每一个的所述另一端子连接到第二基准电压，并且，第二开关将第二电容器的第二电容元件中的每一个的所述另一端子连接到第一基准电压以执行三元权重2的偏移校正，并且
通过三个位的三元加权完成偏移校正，其中，与所述电容比的项1对应的电容元件被定义为下位、与所述电容比的项3对应的电容元件被定义为中位、并且与所述电容比的项9对应的电容元件被定义为高位。
5.一种模拟-数字转换器，包括：
权利要求1或2的输入电路；和
被配置为对来自所述输入电路的输出信号执行模拟-数字转换的模拟-数字转换电路。
CN2010105734696A 2009-12-09 2010-12-06 开关电容输入电路和包含它的模拟数字转换器 Expired - Fee Related CN102098048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009279813A JP5503271B2 (ja) 2009-12-09 2009-12-09 入力回路及びそれを備えたアナログ／デジタルコンバータ
JP2009-279813 2009-12-09

Publications (2)

Publication Number Publication Date
CN102098048A true CN102098048A (zh) 2011-06-15
CN102098048B CN102098048B (zh) 2013-12-11

Family

ID=44081509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105734696A Expired - Fee Related CN102098048B (zh) 2009-12-09 2010-12-06 开关电容输入电路和包含它的模拟数字转换器

Country Status (3)

Country Link
US (2) US8223059B2 (zh)
JP (1) JP5503271B2 (zh)
CN (1) CN102098048B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101550A1 (zh) * 2014-12-25 2016-06-30 深圳市中兴微电子技术有限公司 运算放大电路、方法及温度传感器、存储介质
CN107135002A (zh) * 2016-02-29 2017-09-05 精工半导体有限公司 开关电容输入电路、开关电容放大器和开关电容电压比较器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503198B2 (ja) * 2015-03-05 2019-04-17 エイブリック株式会社 比較回路およびセンサ装置
US9762257B2 (en) * 2015-08-14 2017-09-12 Cirrus Logic, Inc. Phase shorting switch
US10122392B2 (en) * 2016-08-18 2018-11-06 Advanced Micro Devices, Inc. Active equalizing negative resistance amplifier for bi-directional bandwidth extension
KR102484142B1 (ko) * 2017-12-01 2023-01-05 삼성전자주식회사 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
US10218268B1 (en) * 2018-03-26 2019-02-26 Analog Devices Global Unlimited Company Voltage reference circuit and method of providing a voltage reference
DE102019102132B4 (de) * 2019-01-29 2020-08-06 Infineon Technologies Ag Schaltung mit Kondensatoren und entsprechendes Verfahren
JP7331480B2 (ja) * 2019-06-17 2023-08-23 株式会社デンソー 信号検出回路
TWI778317B (zh) * 2019-12-30 2022-09-21 新唐科技股份有限公司 微控制器及控制方法
CN111614333B (zh) * 2020-01-03 2021-02-19 东南大学 一种具有失调消除功能的高速采样放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060505A (ja) * 2001-07-25 2003-02-28 Texas Instruments Inc アナログ／デジタルコンバータにおける入力信号のオフセットエラー補償
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
US20080198057A1 (en) * 2007-02-19 2008-08-21 Nec Electronics Corporation Analog-to-digital converting circuit
CN101512907A (zh) * 2006-08-31 2009-08-19 三美电机株式会社 模拟-数字转换装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163875A (ja) * 1996-11-19 1998-06-19 Texas Instr Inc <Ti> パイプラインアナログ／デジタルコンバータ
US6097326A (en) * 1998-05-26 2000-08-01 National Semiconductor Corporation Algorithmic analog-to-digital converter with reduced differential non-linearity and method
US6169427B1 (en) * 1998-12-10 2001-01-02 National Semiconductor Corporation Sample and hold circuit having single-ended input and differential output and method
US6445331B1 (en) * 2001-08-14 2002-09-03 National Semiconductor Corporation Apparatus and method for common-mode regulation in a switched capacitor circuit
US6642751B1 (en) * 2002-09-06 2003-11-04 Xilinx, Inc. Configurable track-and-hold circuit
US7102558B2 (en) * 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
KR20080068011A (ko) * 2005-11-21 2008-07-22 마츠시타 덴끼 산교 가부시키가이샤 완전 차동형 비교기 및 완전 차동형 증폭회로
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
JP5503272B2 (ja) 2009-12-09 2014-05-28 キヤノン株式会社 入力回路及びそれを備えたアナログ／デジタルコンバータ
US8026760B1 (en) * 2010-07-29 2011-09-27 Freescale Semiconductor, Inc. Gain enhanced switched capacitor circuit and method of operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060505A (ja) * 2001-07-25 2003-02-28 Texas Instruments Inc アナログ／デジタルコンバータにおける入力信号のオフセットエラー補償
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101512907A (zh) * 2006-08-31 2009-08-19 三美电机株式会社 模拟-数字转换装置
US20080198057A1 (en) * 2007-02-19 2008-08-21 Nec Electronics Corporation Analog-to-digital converting circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101550A1 (zh) * 2014-12-25 2016-06-30 深圳市中兴微电子技术有限公司 运算放大电路、方法及温度传感器、存储介质
CN105790722A (zh) * 2014-12-25 2016-07-20 深圳市中兴微电子技术有限公司 一种运算放大电路、方法及温度传感器
CN107135002A (zh) * 2016-02-29 2017-09-05 精工半导体有限公司 开关电容输入电路、开关电容放大器和开关电容电压比较器

Also Published As

Publication number Publication date
US8223059B2 (en) 2012-07-17
US20120249352A1 (en) 2012-10-04
JP2011124726A (ja) 2011-06-23
CN102098048B (zh) 2013-12-11
US20110133974A1 (en) 2011-06-09
JP5503271B2 (ja) 2014-05-28
US8907836B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
CN102098048B (zh) 开关电容输入电路和包含它的模拟数字转换器
CN102098049B (zh) 开关电容输入电路和包含开关电容输入电路的模数转换器
US10826523B2 (en) Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion
US8368430B2 (en) Sample and hold circuit and A/D converter apparatus
KR101716782B1 (ko) 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기
JP5018920B2 (ja) Ａ／ｄ変換器
EP2571168B1 (en) Sample-and-hold circuit and a/d converter
JP4811339B2 (ja) Ａ／ｄ変換器
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US8947278B2 (en) Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs
US11031949B2 (en) Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
JP3709640B2 (ja) 電圧比較回路およびそれを用いたアナログ／ディジタル変換回路
JP2015105869A (ja) 電圧検出装置
CN110324043B (zh) 伪差分模数转换器
US11283461B2 (en) Successive approximation AD converter
CN117375621A (zh) 逐次逼近型模数转换器及其工作方法
EP3291443B1 (en) Differential gain-stage circuit and method for multiplying a voltage
US20090091483A1 (en) Flash analog to digital converter (adc)
CN116973780A (zh) 一种电池电压采样电路及其控制方法、电池管理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

Termination date: 20191206

CF01 Termination of patent right due to non-payment of annual fee