CN106452393A - 数位式自适应去抖动装置及其方法 - Google Patents
数位式自适应去抖动装置及其方法 Download PDFInfo
- Publication number
- CN106452393A CN106452393A CN201510490511.0A CN201510490511A CN106452393A CN 106452393 A CN106452393 A CN 106452393A CN 201510490511 A CN201510490511 A CN 201510490511A CN 106452393 A CN106452393 A CN 106452393A
- Authority
- CN
- China
- Prior art keywords
- value
- signal
- aggregate
- input signal
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
一种数位式自适应去抖动装置包含信号检测电路与信号产生电路。信号检测电路检测输入信号达到稳定状态所需的平均周期值。信号产生电路依据时脉信号取样输入信号,以根据取样到的输入信号的电位与平均周期值产生输出信号,以消除输入信号的抖动。
Description
技术领域
本发明提供一种可用以消除输入信号的弹跳(bounce)或突波(glitch)的去抖动装置及其方法,特别是一种数位式自适应去抖动装置及其方法。
背景技术
在信号传输的过程中,通常是以前一级的输出信号直接作为下一级的输入信号。然而,于实务上,由于元件所输出的信号并非完美理想的波形,例如:按压按键所产生的输入信号,其信号进入稳定状态之前会有几毫秒时间来回弹跳,而此弹跳(bounce)现象将易导致下一级接收电路因信号状态误判,进而产生错误的讯息或误动作。
尤其对某些于逻辑判断的设定上只要侦测到信号的转态现象就会使得系统对应动作的特定装置而言,此种弹跳现象影响尤为深远。因此,已知许多装置的输出信号于输入下一级的元件之前,会先通过去抖动装置将装置的输出信号延迟缓冲,直待信号的状态稳定后才将信号输入给下一级元件。
然而,已知的去抖动装置其信号的弹跳(bounce)或突波(glitch)的去抖动处理方式、结构极为复杂,且只能对特定一类的信号进行处理而无法通用。因此,如何简化信号的去抖动处理方式及去抖动装置的结构,并使得去抖动装置可对多类的信号进行处理,实为本技术领域的人员所欲琢磨的重要课题。
发明内容
有鉴于此,在本发明的一实施例中,提供一种数位式自适应去抖动装置,包含信号检测电路以及信号产生电路。其中,信号检测电路用以依据时脉信号来检测输入信号达到稳定状态所需的平均周期值。信号产生电路用以依据时脉信号取样输入信号,以根据取样到的输入信号的电位与平均周期值产生对应的输出信号,以消除输入信号上的抖动。
在数位式自适应去抖动装置的一实施态样中,上述的信号检测电路包含检测单元以及均值单元;其中检测单元用以依据时脉信号取样输入信号以产生输入信号的至少一变换宽度值;均值单元用以将检测单元所输出的各变换宽度值与一预设宽度值作比较,且将小于或等于预设宽度值的所有变换宽度值取一平均值,且均值单元可根据平均值产生上述的平均周期值。
在数位式自适应去抖动装置的一实施态样中,其中当上述的平均值不为整数时,上述的均值单元可以无条件进位的方式取得平均值的整数部分来作为上述的平均周期值。
在数位式自适应去抖动装置的一实施态样中,上述的信号产生电路包含运算单元以及输出单元;其中运算单元用以根据时脉信号取样输入信号,以根据所取样到的输入信号的电位来调整上述的累计值,其中当运算单元所取样到的输入信号的电位是为高预设电位且累计值小于平均周期值时,运算单元增加累计值,而当运算单元所取样到的输入信号的电位是为低预设电位且累计值大于最小值时,运算单元减少累计值;输出单元用以将累计值分别与平均周期值以及最小值作比较,以对应产生输出信号,其中当累计值等于平均周期值时,输出单元可产生输出信号为高位准信号,当累计值等于最小值时,输出单元可产生输出信号为低位准信号,而当累计值大于最小值且小于平均周期值时,输出单元可维持输出信号的电位。
在本发明的另一实施例中,提供一种数位式自适应去抖动方法,包含根据时脉信号检测输入信号达到稳定状态所需的平均周期值、根据时脉信号取样输入信号、根据取样到的输入信号的电位调整一累计值,以及根据累计值、平均周期值与最小值产生对应的输出信号,以消除输入信号的抖动。
在数位式自适应去抖动方法的一实施态样中,其中上述的调整累计值的步骤包含当取样到输入信号的电位大于或等于高预设电位且累计值小于平均周期值时增加累计值、当取样到输入信号的电位小于高预设电位且累计值大于最小值时减少累计值,以及当取样到输入信号的电位小于高预设电位且累计值等于最小值时,或当取样到输入信号的电位大于或等于高预设电位且累计值等于平均周期值时维持累计值时,维持累计值。
在数位式自适应去抖动方法的一实施态样中,其中上述的产生对应的输出信号的步骤包含当累计值等于平均周期值时,产生电位为高位准信号的输出信号,当累计值等于最小值时,产生电位为低位准信号的输出信号,以及当累计值大于最小值且小于平均周期值时,维持输出信号的电位。
在数位式自适应去抖动方法的一实施态样中,其中上述的检测输入信号的步骤包含依据时脉信号产生输入信号的至少一变换宽度值、比较各变换宽度值与预设宽度值、将小于或等于预设宽度值的所有变换宽度值取平均以产生一平均值,以及根据平均值产生平均周期值。
在数位式自适应去抖动方法的一实施态样中,其中上述的平均周期值是为对平均值以无条件进位的方式所取得的平均值的整数部分。
综上所述,根据本发明一实施例的数位式自适应去抖动装置及其方法,通过信号检测电路对输入信号进行取样以自动识别各种输入信号达到其稳定状态所需的平均周期值,且通过信号产生电路根据取样到的输入信号的电位所调整的累计值、信号检测电路所得的平均周期值以及一最小值来作比较后,即可产生去抖动后的输出信号,而得以消除输入信号上的抖动。此外,本发明一实施例的数位式自适应去抖动装置的结构相较于已知结构较为简单,而可降低其成本耗费。
以下在实施方式中详细叙述本发明的详细特征及优点,其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求书范围及附图,任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。
附图说明
图1为本发明一实施例的数位式自适应去抖动装置的概要示意图。
图2为本发明一实施例的检测单元根据取样到的输入信号的电位产生至少一变化宽度值的概要示意图。
图3为图1中检测单元的一实施例的概要示意图。
图4为图1中均值单元的一实施例的概要示意图。
图5为图1中运算单元与输出单元的一实施例的概要示意图。
图6为本发明一实施例的数位式自适应去抖动方法的流程示意图。
图7为图6中步骤S 10的流程概要示意图。
图8为图6中步骤S30的流程概要示意图。
图9为图6中步骤S40的流程概要示意图。
具体实施方式
图1为本发明一实施例的数位式自适应去抖动装置的概要示意图。请参阅图1,数位式自适应去抖动装置100包含信号检测电路110以及信号产生电路120。
信号检测电路110的时脉端电性连接至时脉源(未图示),并接收来自时脉源的时脉信号clk。信号检测电路110的输入端电性连接至前级电路(未图示),并接收来自前级电路的输入信号Vi。信号产生电路120的时脉端电性连接至时脉源,并接收来自时脉源的时脉信号clk。信号产生电路120的第一输入端电性连接至前级电路,以接收来自前级电路的输入信号Vi,且信号产生电路120的第二输入端电性连接至信号检测电路110的输出端,以接收来自信号检测电路110的平均周期值A1。
信号检测电路110用以基于时脉信号clk的频率来取样输入信号Vi,借以检测出输入信号Vi在达到稳定状态前所需的平均周期值A1。信号产生电路120用以基于时脉信号clk的频率来取样输入信号Vi,借以根据所取样到的输入信号Vi的电位以及所接收到的平均周期值A1产生对应的输出信号Vo,而可消除输入信号Vi上的抖动且避免输入信号Vi上的抖动影响到下一级电路的运作。
于此,所述的稳定状态是指输入信号Vi具有大致稳定的转态变化而无突然或不规律的转态变化,换言之,输入信号Vi于达到稳定状态后,其信号上应不出现弹跳(bounce)或突波(glitch)等抖动干扰。
在本实施例中,信号检测电路110可包含检测单元111以及均值单元112。其中,检测单元111的时脉端电性连接至时脉源(未图示),并接收来自时脉源的时脉信号clk,且检测单元111的输入端电性连接至前级电路(未图示),并接收来自前级电路的输入信号Vi。均值单元112的时脉端电性连接至时脉源,并接收来自时脉源的时脉信号clk,且均值单元112的输入端电性连接至检测单元111的输出端,并接收来自检测单元111的至少一变换宽度值W1。
检测单元111可用以基于时脉信号clk的频率来取样输入信号Vi,并根据取样到的输入信号Vi的电位变化来得到输入信号Vi上的至少一变换宽度值W1。
于此,预设宽度值W2可为输入信号Vi达到稳定状态后的一平均信号宽度值。换言之,输入信号Vi的最小信号宽度应约略等于预设宽度值W2,且当输入信号Vi上若出现有信号宽度小于预设宽度值W2时,便可将其视为输入信号Vi的抖动。
图2为本发明一实施例的检测单元根据取样到的输入信号的电位产生至少一变化宽度值的概要示意图。请参阅图1与图2,举例而言,假设检测单元111基于时脉信号clk的频率于一检测时间内,例如:16个时脉信号clk的周期,所取样到的输入信号Vi的电位为(0010,0101,1111,0100),且预设宽度值W2为3,即此时输入信号Vi的最小信号宽度应约略等于3个时脉信号clk的周期宽度。于此,是以逻辑“1”来代表一高预设电位,且以逻辑“0”来代表一低预设电位。
依据图2可知,检测单元111可依据于第2次取样到的输入信号Vi的低预设电位以及于第3次取样到的输入信号Vi的高预设电位,发现输入信号Vi从低预设电位转态至高预设电位,而由于此为输入信号Vi的第一次转态,检测单元111无法依于此次转态得到输入信号Vi的变换宽度值。接着,检测单元111则可依据于第3次取样到的输入信号Vi的高预设电位以及于第4次取样到的输入信号Vi的低预设电位,发现到输入信号Vi从高预设电位转态至低预设电位,且检测单元111进而可依据于第4次取样到的输入信号Vi的低预设电位与前次同样取样到低预设电位的时点,即第2次取样,来得到输入信号Vi的第一个变换宽度值W11为1(因为于第2次与第4次取样之间,仅有一次取样到高预设电位)。接着,检测单元111更可依据于第5次取样到的输入信号Vi的低预设电位以及于第6次取样到的输入信号Vi的高预设电位,发现到输入信号Vi从低预设电位转态至高预设电位,且检测单元111进而可依据于第6次取样到的输入信号Vi的高预设电位与前次同样取样到高预设电位的时点,即第3次取样,来得到输入信号Vi的第二个变换宽度值W12为2(因为于第3次与第6次取样之间,有二次取样到低预设电位)。
又,检测单元111可依据于第6次取样到的输入信号Vi的高预设电位以及于第7次取样到的输入信号Vi的低预设电位,发现到输入信号Vi从高预设电位转态至低预设电位,且检测单元111进而可依据于第7次取样到的输入信号Vi的低预设电位与前次同样取样到低预设电位的时点,即第5次取样,来得到输入信号Vi的第三个变换宽度值W13为1(因为于第5次与第7次取样之间,仅有一次取样到高预设电位)。接着,检测单元111可依据于第7次取样到的输入信号Vi的低预设电位以及于第8次取样到的输入信号Vi的高预设电位,发现到输入信号Vi从低预设电位转态至高预设电位,且检测单元111进而可依据于第8次取样到的输入信号Vi的高预设电位与前次同样取样到高预设电位的时点,即第6次取样,来得到输入信号Vi的第四个变换宽度值W14为1(因为于第3次与第6次取样之间,仅有一次取样到低预设电位)。接着,检测单元111可依据于第12次取样到的输入信号Vi的高预设电位以及于第13次取样到的输入信号Vi的低预设电位,发现到输入信号Vi从高预设电位转态至低预设电位,且检测单元111进而可依据于第13次取样到的输入信号Vi的低预设电位与前次同样取样到低预设电位的时点,即第7次取样,来得到输入信号Vi的第五个变换宽度值W15为5(因为于第7次与第13次取样之间,有五次取样到高预设电位)。
同样地,检测单元111可依据于第13次取样到的输入信号Vi的低预设电位以及于第14次取样到的输入信号Vi的高预设电位,发现到输入信号Vi从低预设电位转态至高预设电位,且检测单元111进而可依据于第14次取样到的输入信号Vi的高预设电位与前次同样取样到高预设电位的时点,即第12次取样,来得到输入信号Vi的第六个变换宽度值W16为1(因为于第12次与第14次取样之间,仅有一次取样到低预设电位)。接着,检测单元111可依据于第14次取样到的输入信号Vi的高预设电位以及于第15次取样到的输入信号Vi的低预设电位,发现输入信号Vi从高预设电位转态至低预设电位,且检测单元111进而可依据于第15次取样到的输入信号Vi的低预设电位与前次同样取样到低预设电位的时点,即第13次取样,来得到输入信号Vi的第七个变换宽度值W17为1(因为于第13次与第15次取样之间,仅有一次取样到高预设电位)。
因此,在上述的例子中,检测单元111共可产生七个变换宽度值W11~W17,然本发明不以此为限,检测单元111所产生的变换宽度值及其数量端视输入信号Vi的电位变化与其检测时间而定。
在一些实施例中,检测单元111可为一种移位电路(shiftcircuit)。图3为图1中检测单元的一实施例的概要示意图。请参阅图3,检测单元111可包含至少三个正反器(以下分别称之为第一正反器DFF1、第二正反器DFF2与第三正反器DFF3)、至少二个反相器(以下分别称之为第一反相器INV1与第二反相器INV2)、至少二个与门(以下分别称之为第一与门AND1与第二与门AND2)、或门OR1以及算术逻辑单元ALU1。于此,算术逻辑单元ALU1可为一累加器(accumulator)。
第二正反器DFF2的输入端D电性连接至第一正反器DFF1的输出端Q、第一反相器INV1的输入端以及第二与门AND2的第一输入端,且第二正反器DFF2的输出端Q电性连接至第二反相器INV2的输入端以及第一与门AND1的第二输入端。
第一反相器INV1的输出端电性连接至第一与门AND1的第一输入端,且第二反相器INV2的输出端电性连接至第二与门AND2的第二输入端。
第一与门AND1的输出端电性连接至或门OR1的第一输入端,且第二与门AND2的输出端电性连接至或门OR1的第二输入端。第三正反器DFF3的输入端电性连接至或门OR1的输出端。
算术逻辑单元ALU1的时脉端电性连接至时脉源(未图示),且算术逻辑单元ALU1的输入端电性连接至第三正反器DFF3的输出端Q。
第一正反器DFF1的时脉端CK、第二正反器DFF2的时脉端CK、第三正反器DFF3的时脉端CK以及算术逻辑单元ALU1的控制端接收时脉信号clk。第一正反器DFF1的输入端D接收输入信号Vi。
因此,第一正反器DFF1可在时脉信号clk的控制下对输入信号Vi进行取样,并产生第一输出信号Vo1。第二正反器DFF2可在时脉信号clk的控制下对第一输出信号Vo1进行取样,并产生第二输出信号Vo2。第一输出信号Vo1经由第一反相器INV1反相后与第二输出信号Vo2可通过第一与门AND1进行逻辑运算,且第二输出信号Vo2经由第二反相器INV2反相后与第一输出信号Vo1可通过第二与门AND2进行逻辑运算。或门OR1可对第一与门AND1与第二与门AND2所输出的信号进行逻辑运算后产生第三输出信号Vo3。第三正反器DFF3可在时脉信号clk的控制下对第三输出信号Vo3进行取样,并产生第四输出信号Vo4。而算术逻辑单元ALU1可在时脉信号clk的控制下根据第四输出信号Vo4作动,并产生变换宽度值W1。
在本实施例中,当第四输出信号Vo4的逻辑值为“1”时,算术逻辑单元ALU1不产生变换宽度值W1,而当第四输出信号Vo4的逻辑值为“0”时,算术逻辑单元ALU1则可依据时脉信号clk的控制进行累加计算,并产生变换宽度值W1。然而,本发明并非以此为限,算术逻辑单元ALU1亦可于第四输出信号Vo4的逻辑值为“1”时,依据时脉信号clk的控制进行累加计算,并产生变换宽度值W1,且于第四输出信号Vo4的逻辑值为“0”时,不产生变换宽度值W1。于此,正反器、反相器、与门、或门、算术逻辑单元等的细部电路构件及运作皆为所属技术领域中所已知的,故不再赘述。
再次参考图1,均值单元112则可用以将检测单元111所产生的各变换宽度值W1与预设宽度值W2个别作比较,且均值单元112可对小于或等于预设宽度值W2的所有变换宽度值W1取平均以获得一平均值,进而可依据此平均值产生输入信号Vi所需达到稳定状态的平均周期值A1。
于此,接着以上述的例子来进行说明,如图2所示,检测单元111共产生七个变换宽度值W11~W17,而均值单元112可将变换宽度值W11~W17分别与预设宽度值W2(预设宽度值W2假设为3)作比较,比较后唯有第五个变换宽度值W15大于预设宽度值W2。因此,均值单元112可对变换宽度值W11~W14、W16、W17进行运算以取得一平均值。换言之,平均值可以后式计算:A2=(W11+W12+W13+W14+W15+W16+W17)/6=(1+2+1+1+1+1)/6≈1.166,即此时平均值的值约为1.166。
在本实施例中,当均值单元112取得的平均值并非为一整数时,均值单元112可以无条件进位方式取得平均值的整数部分来作为平均周期值W1。以前例而言,当平均值的值约为1.166时,均值单元112所输出的平均周期值W1是为2。
第4为图1中均值单元的一实施例的概要示意图。请参阅图4,均值单元112可包含比较器P1、取样暂存器R1、第三与门AND3、至少二个算术逻辑单元(以下分别称之为第二算术逻辑单元ALU2与第三算术逻辑单元ALU3)、除法器D1以及均值暂存器R2。
比较器P1的第一输入端接收变换宽度值W1,且比较器P1的时脉端接收时脉信号clk。
取样暂存器R1的资料端电性连接至比较器P1的第一输出端,取样暂存器R1的致能端接收第三输出信号Vo3,且取样暂存器R1的时脉端接收时脉信号clk。
第三与门AND3的第一输入端接收第四输出信号Vo4,且第三与门AND3的第二输入端电性连接至比较器P1的第二输出端。
第二算术逻辑单元ALU2的第一输入端电性连接至取样暂存器R1的输出端,第二算术逻辑单元ALU2的第二输入端电性连接至第三算术逻辑单元ALU3的第一输出端,第二算术逻辑单元ALU2的控制端电性连接至第三与门AND3的输出端,且第二算术逻辑单元ALU2的时脉端接收时脉信号clk。
第三算术逻辑单元ALU3的控制端连接至第三与门AND3的输出端,且第三算术逻辑单元ALU3的时脉端接收时脉信号clk。
除法器D1的第一输入端电性连接至第二算术逻辑单元ALU2的输出端,除法器D1的第二输入端电性连接至第三算术逻辑单元ALU3的第二输出端,且除法器D1的时脉端接收时脉信号clk。
均值暂存器R2的输入端电性连接至除法器D1的输出端,且均值暂存器R2的时脉端接收时脉信号clk。
因此,比较器P1可在时脉信号clk的控制下比较变换宽度值W1与预设宽度值W2的大小。于此,预设宽度值W2可预先载入至比较器P1。其中当变换宽度值W1大于预设宽度值W2时,比较器P1可产生致能信号Ve输出至第三与门AND3,其中比较器P1所产生的致能信号Ve的逻辑值为“0”,且比较器P1可所产生的输出信息Vd为零;反之,当变换宽度值W1小于或等于预设宽度值W2时,比较器P1可产生致能信号Ve输出至第三与门AND3,其中比较器P1所产生的致能信号Ve的逻辑值为“1”,且比较器P1所产生的输出信息Vd是等于变换宽度值W1。
取样暂存器R1则可在时脉信号clk的控制下根据第三输出信号Vo3作动,其中当第三输出信号Vo3为有效时,例如逻辑值为“1”时,取样暂存器R1可抓取比较器P1所输出的输出信息Vd;而当第三输出信号Vo3为无效时,例如逻辑值为“0”时,取样暂存器R1则可输出第一暂存资料I1。于此,取样暂存器R1所输出的第一暂存资料I1大致上等同于所抓取到的输出信息Vd。
第三与门AND3用以根据致能信号Ve的逻辑值与第四输出信号Vo4来致动第二算术逻辑单元ALU2以及第三算术逻辑单元ALU3。
因此,当致能信号Ve以及第四输出信号Vo4为有效时,例如逻辑值皆为“1”时,第二算术逻辑单元ALU2可在时脉信号clk的控制下执行一次加法运算,并于加上第一暂存资料I1后产生一累计结果Vr;而第三算术逻辑单元ALU3则可在时脉信号clk的控制下执行一次加法运算,并于加上数值1后产生一累加次数值Vt。
在本实施例中,当第三算术逻辑单元ALU3所产生的累加次数值Vt已达到第三算术逻辑单元ALU3的一最大计算值时,除法器D1可在时脉信号clk的控制下开始利用累加次数值Vt对累计结果Vr进行除法运算,以获得平均值。于此,除法器D1可将平均值以无条件进位方式转换成平均周期值A1,并将平均周期值A1储存于均值暂存器R2中。
此外,当第三算术逻辑单元ALU3所产生的累加次数值Vt已达到第三算术逻辑单元ALU3的一最大计算值时,第三算术逻辑单元ALU3更可产生一归零信号Vz给第二算术逻辑单元ALU2,以使第二算术逻辑单元ALU2可将累计结果Vr归零。
再次参考图1,在一实施例中,信号产生电路120可包含运算单元121以及输出单元122。其中,运算单元121的时脉端电性连接至时脉源(未图示),并接收来自时脉源的时脉信号clk。运算单元121的第一输入端电性连接至前级电路(未图示),并接收来自前级电路的输入信号Vi。而运算单元121的第二输入端电性连接至均值单元112的输出端,并接收来自均值单元112的平均周期值A1。输出单元122的时脉端电性连接至时脉源(未图示),并接收来自时脉源的时脉信号clk。输出单元122的第一输入端电性连接至运算单元121的输出端,并接收来自运算单元121的累计值C1。而输出单元122的第二输入端电性连接至均值单元112的输出端,并接收来自均值单元112的平均周期值A1。
运算单元121用以基于时脉信号clk的频率来取样输入信号Vi,并根据取样到的输入信号Vi的电位来对应调整其输出的累计值C1的大小。
在一实施例中,当运算单元121是取样到的输入信号Vi的高预设电位时,运算单元121会判断当前的累计值C1是否达到平均周期值A1,若运算单元121判断的结果为当前的累计值C1尚未达到平均周期值A1时,运算单元121会增加累计值C1的数值,例如:将当前的累计值C1加上数值1;反之,若运算单元121判断的结果为当前的累计值C1达到平均周期值A1时,运算单元121会维持其累计值C1,换言之,运算单元121不增减其累计值C1。而当运算单元121是取样到的输入信号Vi的低预设电位时,运算单元121会判断当前的累计值C1是否为最小值,例如:数值0,若运算单元121判断的结果为当前的累计值C1不为零时,运算单元121会减少累计值C1的数值,例如:将当前的累计值C1减少数值1;反之,若运算单元121判断的结果为当前的累计值C1为最小值时,运算单元121会维持其累计值C1,换言之,运算单元121不增减其累计值C1。
输出单元122则用以将运算单元121所输出的累计值C1分别与平均周期值A1以及最小值作比较,以据此产生对应的输出信号Vo。于此,最小值可预设于运算单元121以及输出单元122中。
在一实施例中,当输出单元122判断累计值C1等于平均周期值A1时,输出单元122所产生的输出信号Vo可为高位准信号,换言之,此时输出信号Vo的电位是位于高位准,例如:1.8伏特。举例而言,假如输出信号Vo的电位原为低位准,则当输出单元122判断累计值C1等于平均周期值A1时,输出信号Vo的电位便会从低位准转态至高位准;而若输出信号Vo的电位原为高位准时,当输出单元122判断累计值C1等于平均周期值A1时,输出信号Vo的电位仍会维持于高位准。
而当输出单元122判断累计值C1等于最小值时,输出单元122所产生的输出信号Vo可为低位准信号,换言之,此时输出信号Vo的电位是位于低位准,例如:0伏特。举例而言,假如输出信号Vo的电位原为高位准,则当输出单元122判断累计值C1等于最小值时,输出信号Vo的电位便会从高位准转态至低位准;而若输出信号Vo的电位原为低位准时,当输出单元122判断累计值C1等于最小值时,输出信号Vo的电位仍会维持于低位准。
又,当输出单元122判断累计值C1大于最小值且小于平均周期值A1时,即累计值C1不等于最小值且亦不等于平均周期值A1时,输出单元122会维持当前所产生的输出信号Vo的电位。换言之,若输出信号Vo的电位于前一时点位于高位准,则当前输出信号Vo的电位会仍位于高位准;反之,若输出信号Vo的电位于前一时点位于低位准,则当前输出信号Vo的电位会仍位于低位准。
图5为图1中运算单元与输出单元的一实施例的概要示意图。请参阅图5,运算单元121可以逻辑运算单元ALU4来实现。而输出单元122可包含比较器P2与一正反器DFF4。
逻辑运算单元ALU4的第一输入端接收输入信号Vi,且逻辑运算单元ALU4的第二输入端接收平均周期值A1。比较器P2的第一输入端电性连接至逻辑运算单元ALU4的输出端,且比较器P2的第二输入端接收平均周期值A1。正反器DFF4的输入端D电性连接至比较器P2的输出端。逻辑运算单元ALU4的时脉端、比较器P2的时脉端以及正反器DFF4的时脉端CK分别接收时脉信号clk。
因此,逻辑运算单元ALU4可在时脉信号clk的控制下对输入信号Vi进行取样,并依据取样到输入信号Vi的电位进行对应的判断,进而可依据判断的结果对应调整所输出的累计值C1的大小。而比较器P2可在时脉信号clk的控制下将逻辑运算单元ALU4所输出的累计值C1分别与平均周期值A1以及最小值作比较,并根据比较的结果输出对应的逻辑值,进而致使正反器DFF4可在时脉信号clk的控制下产生对应的输出信号Vo。例如:当比较器P2的比较结果为累计值C1等于平均周期值A1时,比较器P2可输出逻辑“1”,且正反器DFF4所产生的输出信号Vo的电位可为高位准信号,即逻辑“1”;而当比较器P2的比较结果为累计值C1等于最小值时,比较器P2可输出逻辑“0”,且正反器DFF4所产生的输出信号Vo的电位可为低位准信号,即逻辑“0”。
图6为本发明一实施例的数位式自适应去抖动方法的流程示意图。请参阅图6,数位式自适应去抖动方法包含根据时脉信号clk检测输入信号Vi达到稳定状态所需的平均周期值A1(步骤S10)、根据时脉信号clk取样输入信号Vi(步骤S20)、根据取样到的输入信号Vi的电位调整累计值C1(步骤S30)以及根据累计值C1、平均周期值A1与最小值产生输出信号Vo(步骤S40)。
图7为图6中步骤S10的流程概要示意图。请参阅图7,在本发明一实施例中,步骤S10可包含产生输入信号Vi的至少一变换宽度值W1(步骤S11)、比较个变换宽度值W1与预设宽度值W2(步骤S12)、将小于或等于预设宽度值W2的所有变换宽度值W1取平均以产生平均值(步骤S13),以及根据平均值产生平均周期值A1(步骤S14)。
在步骤S11中,数位式自适应去抖动装置100可通过检测单元111基于时脉信号clk的频率来取样输入信号Vi,进而可根据取样到的输入信号Vi的电位变化来得到输入信号Vi上的至少一变换宽度值W1。
在步骤S12中,数位式自适应去抖动装置100可通过均值单元112将检测单元111所产生的各变换宽度值W1与预设宽度值W2个别作比较,以去除大于预设宽度值W2的变换宽度值W1。于此,预设宽度值W2可为输入信号Vi达到稳定状态后的一平均信号宽度值。换言之,输入信号Vi的最小信号宽度应约略等于预设宽度值W2,且当输入信号Vi上若出现有信号宽度小于预设宽度值W2时,便可将其视为输入信号Vi的抖动。
在步骤S13中,数位式自适应去抖动装置100可通过均值单元112对剩余的所有变换宽度值W1,即将所有小于或等于预设宽度值W2的变换宽度值W1,取一平均值,以识别输入信号Vi达到稳定状态所需要的周期个数。
接着,在步骤S14中,数位式自适应去抖动装置100中的均值单元112更可以无条件进位的方式取得无条件进位后的平均值的整数部分来作为平均周期值A1。
在步骤S20中,数位式自适应去抖动装置100可通过运算单元121基于时脉信号clk的频率来取样输入信号Vi。
图8为图6中步骤S30的流程概要示意图。请参阅图8,在本发明一实施例中,步骤S30可包含增加累计值C1(步骤S31a)、减少累计值C1(步骤S31b),以及维持累计值C1(步骤S31c)。
在步骤S20取样到输入信号Vi的电位时,数位式自适应去抖动装置100可通过运算单元121根据所取样到输入信号Vi的电位做对应的动作。
当运算单元121判断所取样到输入信号Vi的电位是大于或等于高预设电位时,运算单元121需接着判断当前的累计值C1是否小于平均周期值A1。若运算单元121判断所取样到输入信号Vi的电位是大于或等于高预设电位,且当前的累计值C1是小于平均周期值A1时,则接着执行步骤S31a,以增加累计值C1的数值,例如:将当前的累计值C1加上数值1。反之,若运算单元121判断所取样到输入信号Vi的电位是大于或等于高预设电位,且当前的累计值C1是等于平均周期值A1时,则接着执行步骤S31c,以维持累计值C1的数值不变。
而当运算单元121判断所取样到输入信号Vi的电位是小于或等于低预设电位时,运算单元121则需接着判断当前的累计值C1是否大于最小值。若运算单元121判断所取样到输入信号Vi的电位是小于或等于低预设电位,且当前的累计值C1是大于最小值时,则接着执行步骤S31b,以减少累计值C1的数值,例如:将当前的累计值C1减少数值1。反之,若运算单元121判断所取样到输入信号Vi的电位是小于或等于低预设电位,且当前的累计值C1是等于最小值时,则接着执行步骤S31c,以维持累计值C1的数值不变。
图9为图6中步骤S40的流程概要示意图。请参阅图9,在本发明一实施例中,步骤S40可包含产生电位为高位准信号的输出信号Vo(步骤S41a)、产生电位为低位准信号的输出信号Vo(步骤S41b),以及维持输出信号Vo的电位(步骤S41c)。
在执行完步骤S31a、步骤S31b或步骤S31c中的任一步骤后,数位式自适应去抖动装置100可通过输出单元122根据累计值C1分别与平均周期值A1以及最小值作比较,以据此产生对应的输出信号Vo。
其中,当输出单元122判断累计值C1等于平均周期值A1时,执行步骤S41a,以产生电为高位准信号的输出信号Vo。举例而言,假如输出信号Vo的电位原为低位准,则当输出单元122判断累计值C1等于平均周期值A1时,输出信号Vo的电位便会从低位准转态至高位准;而若输出信号Vo的电位原为高位准时,当输出单元122判断累计值C1等于平均周期值A1时,输出信号Vo的电位仍会维持于高位准。
而当输出单元122判断累计值C1等于最小值时,则执行步骤S41b,以产生电为低位准信号的输出信号Vo。举例而言,假如输出信号Vo的电位原为高位准,则当输出单元122判断累计值C1等于最小值时,输出信号Vo的电位便会从高位准转态至低位准;而若输出信号Vo的电位原为低位准时,当输出单元122判断累计值C1等于最小值时,输出信号Vo的电位仍会维持于低位准。
又,当输出单元122判断累计值C1大于最小值且小于平均周期值A1时,即累计值C1不等于最小值且亦不等于平均周期值A1时,则接着执行步骤S41c,以维持当前所产生的输出信号Vo的电位。换言之,若输出信号Vo的电位于前一时点位于高位准,则当前输出信号Vo的电位会仍位于高位准;反之,若输出信号Vo的电位于前一时点位于低位准,则当前输出信号Vo的电位会仍位于低位准。
综上所述,根据本发明一实施例的数位式自适应去抖动装置及其方法,通过信号检测电路对输入信号进行取样以自动识别各种输入信号达到其稳定状态所需的平均周期值,且通过信号产生电路根据取样到的输入信号的电位所调整的累计值、信号检测电路所得的平均周期值以及一最小值来作比较后,即可产生去抖动后的输出信号,而得以消除输入信号上的抖动。此外,本发明一实施例的数位式自适应去抖动装置的结构相较于已知结构较为简单,而可降低其成本耗费。
本发明的技术内容已以较佳实施例揭示如上述,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神所做些许的更动与润饰,皆应涵盖于本发明的范畴内,因此本发明的保护范围当视后附的权利要求书范围所界定者为准。
符号说明
100 数位式自适应去抖动装置
110 信号检测电路
111 检测单元
112 均值单元
120 信号产生电路
121 运算单元
122 输出单元
A1 平均周期值
ALU1~ALU4 算术逻辑单元
AND1~AND3 与门
C1 累计值
CK 时脉端
clk 时脉信号
D 输入端
D1 除法器
DFF1~DFF4 正反器
I1 第一暂存资料
INV1、INV2 反相器
OR1 或门
P1、P2 比较器
Q 输出端
R1 取样暂存器
R2 均值暂存器
Vd 输出信息
Ve 致能信号
Vi 输入信号
Vo 输出信号
Vo1~Vo4 输出信号
Vr 累计结果
Vt 累加次数值
Vz 归零信号
W1、W11~W17 变换宽度
W2 预设宽度
Claims (9)
1.一种数位式自适应去抖动装置,包含:
一信号检测电路,依据一时脉信号检测一输入信号达到稳定状态所需的一平均周期值;以及
一信号产生电路,依据该时脉信号取样该输入信号,以根据取样到的该输入信号的电位与该平均周期值产生对应的一输出信号,以消除该输入信号的抖动。
2.如权利要求1所述的数位式自适应去抖动装置,其中该信号检测电路包含:
一检测单元,依据该时脉信号取样该输入信号,以产生该输入信号的至少一变换宽度值;以及
一均值单元,将各该变换宽度值与一预设宽度值进行比较,且将小于或等于该预设宽度值的所有该变换宽度值取一平均值,并根据该平均值产生该平均周期值。
3.如权利要求2所述的数位式自适应去抖动装置,其中当该平均值不为整数时,该均值单元以无条件进位方式取得该平均值的整数部分来作为该平均周期值。
4.如权利要求1或3所述的数位式自适应去抖动装置,其中该信号产生电路包含:
一运算单元,根据该时脉信号取样该输入信号,以根据所取样到的该输入信号的电位调整该累计值,其中,当该运算单元取样到的该输入信号的电位是为一高预设电位且该累计值小于该平均周期值时,该运算单元增加该累计值,当该运算单元取样到的该输入信号的电位是为一低预设电位且该累计值大于该最小值时,该运算单元减少该累计值;以及
一输出单元,将该累计值分别与该平均周期值以及该最小值作比较,以对应产生该输出信号,其中当该累计值等于该平均周期值时,该输出单元产生该输出信号为一高位准信号,当该累计值等于该最小值时,该输出单元产生该输出信号为一低位准信号,当该累计值大于该最小值且该累计值小于该平均周期值时,该输出单元维持该输出信号的电位。
5.一种数位式自适应的去抖动方法,包含:
根据一时脉信号检测一输入信号达到稳定状态所需的一平均周期值;
根据该时脉信号取样该输入信号;
根据取样到的该输入信号的电位调整一累计值;以及
根据该累计值、该平均周期值与一最小值产生对应的一输出信号,以消除该输入信号的抖动。
6.如权利要求5所述的数位式自适应的去抖动方法,其中调整该累计值的步骤包含:
当取样到该输入信号的电位大于或等于一高预设电位且该累计值小于该平均周期值时,增加该累计值;
当取样到该输入信号的电位小或等于一低预设电位且该累计值大于该最小值时,减少该累计值;以及
当取样到该输入信号的电位小或等于该低预设电位且该累计值等于该最小值时,或当取样到该输入信号的电位大于或等于该高预设电位且该累计值等于该平均周期值时,维持该累计值。
7.如权利要求5所述的数位式自适应的去抖动方法,其中产生对应的该输出信号的步骤包含:
当该累计值等于该平均周期值时,产生电位为一高位准信号的该输出信号;
当该累计值等于该最小值时,产生电位为一低位准信号的该输出信号;以及
当该累计值大于该最小值且该累计值小于该平均周期值时,维持该输出信号的电位。
8.如权利要求5所述的数位式自适应的去抖动方法,其中检测该输入信号的步骤包含:
依据该时脉信号产生该输入信号的至少一变换宽度值;
比较各该变换宽度值与一预设宽度值;
将小于或等于该预设宽度值的所有该变换宽度值取平均以产生一平均值;以及
根据该平均值产生该平均周期值。
9.如权利要求8所述的数位式自适应的去抖动方法,其中该平均周期值是为对该平均值以无条件进位方式所取得该平均值的整数部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490511.0A CN106452393A (zh) | 2015-08-11 | 2015-08-11 | 数位式自适应去抖动装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490511.0A CN106452393A (zh) | 2015-08-11 | 2015-08-11 | 数位式自适应去抖动装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106452393A true CN106452393A (zh) | 2017-02-22 |
Family
ID=58738841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510490511.0A Withdrawn CN106452393A (zh) | 2015-08-11 | 2015-08-11 | 数位式自适应去抖动装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106452393A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707653A (en) * | 1985-10-17 | 1987-11-17 | Ampex Corporation | Frequency measurement circuit |
US5614855A (en) * | 1994-02-15 | 1997-03-25 | Rambus, Inc. | Delay-locked loop |
CN102771077A (zh) * | 2010-02-17 | 2012-11-07 | 模式转换系统有限公司 | 数字时钟再生器 |
CN103857139A (zh) * | 2012-12-06 | 2014-06-11 | 艾尔瓦特集成电路科技(天津)有限公司 | 用于减小周期性信号中的抖动的装置和方法 |
-
2015
- 2015-08-11 CN CN201510490511.0A patent/CN106452393A/zh not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707653A (en) * | 1985-10-17 | 1987-11-17 | Ampex Corporation | Frequency measurement circuit |
US5614855A (en) * | 1994-02-15 | 1997-03-25 | Rambus, Inc. | Delay-locked loop |
CN102771077A (zh) * | 2010-02-17 | 2012-11-07 | 模式转换系统有限公司 | 数字时钟再生器 |
CN103857139A (zh) * | 2012-12-06 | 2014-06-11 | 艾尔瓦特集成电路科技(天津)有限公司 | 用于减小周期性信号中的抖动的装置和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
US9106213B2 (en) | Bit generation apparatus and bit generation method | |
CN104702278A (zh) | 一种频率校准方法及装置 | |
CN108123714A (zh) | 混合时钟数据恢复电路和接收器 | |
CN110311659B (zh) | 一种触发器及集成电路 | |
CN1278675A (zh) | 数字锁相环电路 | |
CN1118205A (zh) | 信号处理电路和延时二进制周期输入信号的方法 | |
US6611573B2 (en) | Non-integer division of frequency | |
CN106452393A (zh) | 数位式自适应去抖动装置及其方法 | |
JP4322947B2 (ja) | Pll回路およびその設計方法 | |
CN213585746U (zh) | 分频器电路 | |
CN205247370U (zh) | 随机数生成装置 | |
CN114008924B (zh) | 反应性下垂限制器 | |
US8222920B2 (en) | Dynamic phase alignment | |
CN108347245A (zh) | 时钟分频器 | |
US6781429B1 (en) | Latch circuit with metastability trap and method therefor | |
CN113489488A (zh) | 锁相检测电路 | |
JP6787105B2 (ja) | デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー | |
CN203399082U (zh) | 数字域的时钟恢复生成装置 | |
US9800265B2 (en) | Data serialization circuit | |
GB2030745A (en) | Digital frequency quadrupler | |
JP7040572B2 (ja) | 遅延回路、カウント値生成回路および物理量センサー | |
CN103376357B (zh) | 时脉相位差的估计装置及方法 | |
CN216216838U (zh) | 锁相检测电路 | |
CN104345264B (zh) | 时钟脉冲边沿侦测装置与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170222 |
|
WW01 | Invention patent application withdrawn after publication |