CN106449665B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN106449665B
CN106449665B CN201611094764.7A CN201611094764A CN106449665B CN 106449665 B CN106449665 B CN 106449665B CN 201611094764 A CN201611094764 A CN 201611094764A CN 106449665 B CN106449665 B CN 106449665B
Authority
CN
China
Prior art keywords
layer
insulating layer
electrode
array substrate
pore structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611094764.7A
Other languages
English (en)
Other versions
CN106449665A (zh
Inventor
曹可
杨成绍
马骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201611094764.7A priority Critical patent/CN106449665B/zh
Publication of CN106449665A publication Critical patent/CN106449665A/zh
Priority to US16/065,942 priority patent/US10546884B2/en
Priority to PCT/CN2017/109897 priority patent/WO2018099250A1/zh
Application granted granted Critical
Publication of CN106449665B publication Critical patent/CN106449665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板及其制作方法、显示装置。该阵列基板通过对绝缘层刻蚀出多个第一孔隙结构，可以减小了绝缘层与平坦层的接触面积并使平坦层可在孔隙结构对应的位置释放其内部应力，从而使得绝缘层和平坦层的形变量差异减小，进而可降低发生膜层断裂的几率；另外，多个第一孔隙结构还可以缓冲断裂应力，在断裂时能够利用孔隙结构终止断裂进程，最终将断裂影响降到最低，提高良率。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明至少一实施例涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，液晶显示器(Liquid Crystal Display,LCD)因其响应速度快、集成度高、功耗小等优点，已成为主流的显示装置。液晶显示面板通常包括对盒设置的阵列基板和对置基板以及设置在阵列基板与对置基板之间的液晶层组成。
通常，阵列基板包括呈阵列排布的薄膜晶体管、设置在薄膜晶体管上的平坦层、设置在平坦层上的电极结构以及设置在平坦层和电极结构上的绝缘层。平坦层可采用有机膜制作，并且当平坦层为有机膜时，相对于采用无机材料制作的膜层，有机膜可以制作得更加平坦并且成本较低、工艺简单。阵列基板
发明内容
本发明的至少一个实施例提供一种阵列基板及其制作方法、显示装置。该阵列基板通过对绝缘层刻蚀出孔隙结构，可以减小绝缘层与平坦层的接触面积并使平坦层可在孔隙结构对应的位置释放其内部应力，从而使得绝缘层和平坦层的形变量差异减小，进而可降低发生膜层断裂的几率；另外，孔隙结构还可以缓冲断裂应力，在断裂时能够利用孔隙结构终止断裂进程，最终将断裂影响降到最低，提高良率。
本发明的至少一个实施例提供一种阵列基板，其包括衬底基板、平坦层、第一电极层和绝缘层。平坦层，设置在衬底基板上；第一电极层，设置在平坦层远离衬底基板的一侧；绝缘层，设置在平坦层和第一电极层远离衬底基板的一侧，并且，绝缘层包括多个第一孔隙结构。
本发明的至少一个实施例提供一种阵列基板的制作方法，包括在衬底基板上形成平坦层；在平坦层远离衬底基板的一侧形成第一电极层；在平坦层和第一电极层远离衬底基板的一侧形成绝缘层，以及图案化绝缘层以形成多个第一孔隙结构。
本发明的至少一个实施例提供一种显示装置，包括上述任一项阵列基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a为一种阵列基板中部分膜层示意图；
图1b为一种阵列基板中绝缘层断裂示意图；
图1c为一种阵列基板中平坦层断裂示意图；
图2为本发明一实施例提供的一种阵列基板截面示意图；
图3a为本发明一实施例提供的一种阵列基板防止膜层断裂原理示意图；
图3b为本发明一实施例提供的一种阵列基板防止膜层断裂原理示意图；
图4为本发明一实施例提供的一种阵列基板终止膜层断裂原理示意图；
图5为本发明一实施例提供的一种阵列基板截面示意图；
图6为本发明一实施例提供的一种阵列基板防止膜层断裂原理示意图；
图7为本发明一实施例提供的一种阵列基板终止膜层断裂原理示意图；
图8为本发明一实施例提供的一种阵列基板制作方法的流程图；以及
图9为本发明一实施例提供的一种阵列基板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在研究中，本申请的发明人发现：阵列基板上的平坦层(例如有机膜层)和平坦层上绝缘层(例如无机膜层)由于具有不同的膨胀系数，在高温和低温的环境中，两者的形变量差异较大，从而导致平坦层和绝缘层会在外力的影响下容易发生断裂，进而导致严重不良。
图1a为一种阵列基板中的部分膜层示意图，如图1a所示，阵列基板包括平坦层101、第一电极层102和绝缘层103。由于平坦层101和绝缘层103具有不同的膨胀系数，例如，平坦层101的材料包括有机材料，例如聚酰亚胺等材料；而绝缘层103的材料包括氧化物、氮化物或氮氧化合物等材料。也就是说，有机膜层与无机膜层具有不同的膨胀系数。在高温以及低温环境中平坦层101和绝缘层103的形变量差异大，例如，温度变化较大时，平坦层101膨胀产生的形变量大于绝缘层103产生的形变量，在平坦层101内部应力作用的影响下，绝缘层103容易产生断裂现象。
图1b为一种阵列基板中绝缘层断裂示意图，如图1b所示，在阵列基板受到外界轻微力以及平坦层101膨胀产生的内部应力的共同作用下，绝缘层103会很容易出现断裂现象，导致严重不良。
图1c为一种阵列基板中平坦层断裂示意图，如图1c所示，当绝缘层103在底部平坦层101的内应力作用下断裂后，一方面，由于应力会以此裂痕作为释放口使裂痕继续延伸；另一方面，外界的震动和玻璃衬底基板的弯曲也会使裂痕进一步出现延伸现象，最终导致平坦层101彻底断裂，导致严重不良，从而影响显示区域的显示效果。
本发明实施例提供一种阵列基板及其制作方法以及显示装置。该阵列基板包括衬底基板、设置在衬底基板上的平坦层、设置在平坦层上远离衬底基板一侧的第一电极层、以及设置在平坦层和第一电极层远离衬底基板一侧的绝缘层。绝缘层包括多个第一孔隙结构。由此，该阵列基板通过在绝缘层上设置多个第一孔隙结构可以减小绝缘层与平坦层的接触面积并使平坦层可在孔隙结构对应的位置释放其内部应力，从而使得绝缘层和平坦层的形变量差异减小，进而可降低发生膜层断裂的几率；另外，多个第一孔隙结构还可以缓冲断裂应力，在断裂时能够利用孔隙结构终止断裂进程，最终将断裂影响降到最低，并提高良率。
下面结合附图对本发明实施例提供的阵列基板及其制作方法以及显示装置进行说明。
实施例一
本实施例提供一种阵列基板，如图2所示，该阵列基板包括衬底基板100、平坦层101、第一电极层102和绝缘层103。平坦层101设置在衬底基板100上；第一电极层102设置在平坦层101远离衬底基板100的一侧；绝缘层103设置在平坦层101和第一电极层102远离衬底基板100的一侧。并且，如图2所示，绝缘层103包括多个第一孔隙结构210。例如，可通过对绝缘层130进行图案化工艺以形成多个第一孔隙结构210。
由此，在本实施例提供的阵列基板中，在绝缘层130上形成的多个第一孔隙结构210可整体减小绝缘层103与平坦层101的接触面积，即，绝缘层103和平坦层101在具有第一孔隙结构210的位置处不接触，多个第一孔隙结构210可暴露出部分平坦层101或平坦层101和第一电极层102，从而使得平坦层101在温度变化较大时产生的应力可以在多个第一孔隙结构210的位置处释放，使得平坦层101和绝缘层103的形变量差异减小，进而可降低发生膜层断裂的几率。另外，多个第一孔隙结构210还可以缓冲断裂应力，当绝缘层103发生局部断裂时，当断裂的裂缝延伸到多个第一孔隙结构210中的一个或多个时，该一个或多个第一孔隙结构210可使该裂缝停止继续延伸，扩散，从而可利用多个第一孔隙结构210终止断裂进程，最终将断裂影响降到最低。
例如，本实施例一示例提供的阵列基板还可包括位于衬底基板100和平坦层101之间的薄膜晶体管110。如图2所示，薄膜晶体管110包括栅极111、栅极绝缘层112、有源层113、源极114和漏极115。例如，本实施例以底栅型薄膜晶体管为例，本发明实施例包括但不限于此，薄膜晶体管还可以是顶栅型薄膜晶体管或双栅型薄膜晶体管。
例如，本实施例一示例提供的阵列基板还可包括设置在薄膜晶体管110的源极114和漏极115上的钝化层116，用于防止平坦层101中的氧元素等对源极114和漏极115的腐蚀。
例如，在本实施例一示例提供的阵列基板中，平坦层101和绝缘层103的热膨胀系数不同。例如，平坦层101的材料包括有机材料，例如聚酰亚胺等材料，本实施例不限于此。例如，绝缘层103的材料包括无机材料，例如氧化物、氮化物或氮氧化合物等材料，本实施例不限于此。例如，在高温时，平坦层101的热膨胀系数大于绝缘层103的热膨胀系数，平坦层101会产生大于绝缘层103的形变量，因此，平坦层101中产生的内应力会作用于绝缘层103，使绝缘层103容易产生断裂现象。另一方面，外界的震动和阵列基板的弯曲会进一步导致绝缘层103出现断裂现象，甚至平坦层101也随之彻底断裂。因此，通过在绝缘层103设置多个第一孔隙结构210，一方面可以使得平坦层101和绝缘层103形变量差异减小，降低发生膜层断裂的几率；另一方面可以缓冲断裂应力，并在断裂时终止断裂进程，最终将断裂影响降到最低，并提高良率。
例如，图3a示出了本实施例提供的阵列基板防止膜层断裂原理示意图，如图3a所示，在绝缘层103与平坦层101直接接触的位置，由于绝缘层103上设置的多个第一孔隙结构210暴露出了部分平坦层101，当温度升高时，平坦层101由于热膨胀而产生的内应力可以在第一孔隙结构210的位置进行释放，以避免其内应力对绝缘层103产生影响，并且，多个第一孔隙结构210为平坦层101的膨胀提供了更大的形变空间，从而降低发生膜层断裂的几率。也就是说，平坦层101可以在第一孔隙结构210的位置处产生更多的热膨胀形变，进而释放内部应力，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。需要说明的是，当温度降低时，平坦层会产生收缩，同样地，平坦层可以在第一孔隙结构的位置处产生更多的冷收缩形变，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。当然，本发明实施例提供的阵列基板还可适用于因为其他环境因素(例如，湿度，酸碱度等)而导致的平坦层和绝缘层产生形变不一致的情形，本发明实施例在此不作限制。
例如，图3b示出了另一种本实施例提供的阵列基板防止膜层断裂原理示意图。如图3b所示，在绝缘层103与平坦层101之间设置有第一电极层102的位置，由于第一电极层102的延展性较好，当温度升高时，平坦层101由于热膨胀而产生的内应力仍然可以在第一孔隙结构210的位置进行释放，以避免其内应力对绝缘层103产生影响，并且第一电极层102可随着平坦层101的膨胀而向上鼓起，此时，多个第一孔隙结构210为平坦层101的膨胀提供了更大的形变空间，从而降低发生膜层断裂的几率。需要说明的是，当温度降低时，平坦层会产生收缩，同样地，平坦层可以在第一孔隙结构的位置处产生更多的冷收缩形变，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。当然，本发明实施例提供的阵列基板还可适用于因为其他环境因素(例如，湿度，酸碱度等)而导致的平坦层和绝缘层产生形变不一致的情形，本发明实施例在此不作限制。
例如，图4示出了本实施例提供的阵列基板终止膜层断裂原理示意图，如图4所示，即使当绝缘层103上产生了裂缝300，当裂缝300延伸到多个第一孔隙结构210的一个或多个时，裂缝300的延伸可被该一个或多个第一孔隙结构210中止，使该裂缝300停止继续延伸，扩散，从而可利用多个第一孔隙结构210终止断裂进程，最终将断裂影响降到最低。
例如，在本实施例一示例提供的阵列基板中，多个第一孔隙结构可以通过刻蚀绝缘层形成；刻蚀工艺可采用等离子刻蚀或湿刻等，本发明实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板中，衬底基板可以由玻璃、聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯中的一种或多种材料制成，本发明实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板中，第一电极层可为透明导电层，例如，选用的材料包括透明导电氧化物，例如，可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的组合或至少一种，本发明实施例在此不作限制。当然，第一电极层也可为金属层。
例如，在本实施例一示例提供的阵列基板中，第一电极层可为像素电极也可为阳极。当第一电极层为像素电极时，本实施例提供的阵列基板可用于液晶显示装置；当第一电极层为阳极时，本实施例提供的阵列基板可用于有机发光二极管(OLED)显示装置。另外，第一电极层也可为公共电极，本发明实施例在此不作限制。
例如，有源层可以包括多晶硅。例如，多晶硅可以通过使非晶硅结晶化形成。例如，可以通过利用各种合适的方法使非晶硅结晶化，包括快速热退火方法、固相结晶化方法、准分子激光退火方法、金属诱导结晶化方法、金属诱导横向结晶化方法或循序性侧向结晶方法等。本实施例不限于此，有源层还可以是其他材料。
例如，用于形成源极和漏极的材料可以包括从由铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中选择的至少一种，并且可以形成单层或多层，本实施例不限于此。
例如，栅极的材料可以包括金属氧化物材料，例如可以包括由氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化铝锌构成的组中的一种或多种组合，本实施例不限于此，还可以包括钼、钛、铝、铜等金属材料中的一种或多种的组合等。
例如，栅极绝缘层的材质可以是氮化硅、氧化硅或两者的组合，本实施例不限于此。
实施例二
在实施例一的基础上，本实施例提供一种阵列基板，如图5所示，该阵列基板还包括第二电极层104，第二电极层104设置在绝缘层103的远离第一电极层的102一侧，且包括多个开口230。如图2所示，开口230位于第二电极层104同层的虚线方框位置处。例如，在第一电极层102和第二电极层104彼此重叠的区域，每个第一孔隙结构210在衬底基板100上的正投影完全落入每个开口230在衬底基板100上的正投影，例如，每个开口230沿平行于衬底基板100所在平面的横截面的最小尺寸大于每个第一孔隙结构210沿平行于衬底基板100所在平面的横截面的最大尺寸，本实施例不限于此，还可以包括每个开口230沿平行于衬底基板100所在平面的横截面的最小尺寸等于第一孔隙结构201沿平行于衬底基板100所在平面的横截面的最大尺寸的情况。在在第一电极层102和第二电极层104彼此重叠的区域，每个第一孔隙结构201在衬底基板100上的正投影完全落入每个开口230在衬底基板100上的正投影，在形成第二电极层104时，可以防止第二电极层104与第一电极层102产生电连接，保证绝缘层103在第二电极层104与第一电极层102之间起到良好的绝缘效果。需要说明的是，上述的第一电极层和第二电极层彼此重叠的区域在第一电极层和/或第二电极层为狭缝电极层时，为第一电极层和第二电极层围成的区域，其包括第一电极层和/或第二电极层的缝隙。
例如，当本实施例提供的阵列基板应用于液晶显示装置时，第二电极层可为狭缝电极，由此，第二电极层可与第一电极层产生横向电场以驱动液晶分子偏转。
需要说明的是，上述的多个第一孔隙结构不同于形成在绝缘层上的过孔。例如，如图5所示，该阵列基板还包括设置在衬底基板100上的公共电极线117。为了将绝缘层103上的第二电极层104与公共电极线117相连，可在绝缘层103上开设过孔118从而将第二电极层104与公共电极线117进行电性连接。而本实施例中的多个第一孔隙结构210并不用于电性连接，也就是说，在各第一孔隙结构210中不包括导电层或导电层的一部分。另外，本实施例中的多个第一孔隙结构210不仅可设置在平坦层101和绝缘层103直接接触的区域，还可设置在平坦层101和绝缘层103之间存在第一电极层102的区域。
例如，第二电极层104也可为透明导电层，例如，选用的材料包括金属氧化物，例如，可以包括氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化铝锌中的组合或至少一种，本发明实施例在此不作限制。当然，第一电极层也可为金属层。
例如，在本实施例一示例提供的阵列基板中，第一电极层102包括多个第二孔隙结构220，且在第一电极层102和第二电极层104彼此重叠的区域，多个第二孔隙结构220与多个第一孔隙结构210在衬底基板100上的正投影重合。如图5所示，第二孔隙结构220位于第一电极层102同层的虚线方框位置处。由于平坦层101与第一电极层102的热膨胀系数也有差异，设置在第一电极层102中的多个第二孔隙结构220可以整体减小平坦层101与第一电极层102的接触面积，使得两者形变量差异减小，降低发生膜层断裂的几率；另外，多个第二孔隙结构220也可以缓冲断裂应力，并在断裂时能够有效终止断裂进程，最终将断裂影响降到最低。另一方面，多个第二孔隙结构220还可为平坦层的膨胀变形或收缩变形提供更大的形变空间。需要说明的是，上述的多个第二孔隙结构与多个第一孔隙结构在衬底基板上的正投影重合指的是每个第二孔隙结构沿平行于衬底基板所在平面的横截面的形状和尺寸等于每个第一孔隙结构沿平行于衬底基板所在平面的横截面的形状和尺寸，本发明实施例包括但不限于此。例如，多个第二孔隙结构还可以与多个第一孔隙结构在衬底基板上不完全重合。
例如，在本实施例一示例提供的阵列基板中，多个第二孔隙结构220可以通过刻蚀形成，包括等离子刻蚀或湿刻等，本发明实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板中，第一孔隙结构210与第二孔隙结构220可经同一图案化工艺形成，即，每个第一孔隙结构210与每个第二孔隙结220的形状以及尺寸相同，也就是说，在第一电极层102和第二电极层104彼此重叠的区域，每个第二孔隙结构220与每个第一孔隙结构210在衬底基板100上的正投影完全重合。利用统一图案化工艺形成第一孔隙结构210与第二孔隙结构220，可以减少图案化步骤，节省成本。当然，第一孔隙结构210与第二孔隙结构220也可以经两步图案化工艺形成。需要说明的是，当使用一次刻蚀工艺同时刻蚀多个第一孔隙结构和多个第二孔隙结构时，由于刻蚀气体或刻蚀液在刻蚀过程中的消耗，其刻蚀速率可能会随着刻蚀的进行而下降，从而导致各第二孔隙结构的尺寸会略小于第一孔隙结构。然而，根据本发明的实施例并不限制于此，各第二孔隙结构的尺寸也可以略大于第一孔隙结构。
例如，图6示出了本实施例提供的阵列基板防止膜层断裂原理示意图，如图6所示，在绝缘层103与平坦层101之间存在第一电极层102的位置，由于第一电极层102具有多个第二孔隙结构220，多个第二孔隙结构220和多个第一孔隙结构210可暴露出部分平坦层101，当温度升高时，平坦层101由于热膨胀而产生的内应力可以在第一孔隙结构210和第二孔隙结构220的位置进行释放，以避免其内应力对绝缘层103产生影响，并且，多个第一孔隙结构210为平坦层101的膨胀提供了更大的形变空间，从而降低发生膜层断裂的几率。也就是说，平坦层101可以在第一孔隙结构210的位置处产生更多的热膨胀形变，进而释放内部应力，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。需要说明的是，当温度降低时，平坦层会产生收缩，同样地，平坦层可以在第一孔隙结构的位置处产生更多的冷收缩形变，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。当然，本发明实施例提供的阵列基板还可适用于因为其他环境因素(例如，湿度，酸碱度等)而导致的平坦层和绝缘层产生形变不一致的情形，本发明实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板中，如图7所示，多个第一孔隙结构210和多个第二孔隙结构220的形状包括椭圆形，本实施例不限于此，还可以是条形，例如长条形等具有长轴或长边的图形即可。需要说明的是，图7仅示意出了绝缘层103以及其上刻蚀后留下的孔隙结构的形态和排布状态。
例如，如图7所示，每两个相邻的第一孔隙结构210或每两个相邻的第二孔隙结构220的长轴或长边方向互相垂直。根据材料结构力学原理，在内、外应力下，中空的椭圆形第一孔隙结构210或第二孔隙结构220的长轴方向容易首先发生断裂，并且裂痕会沿着其长轴方向延伸，在裂痕到达椭圆形第一孔隙结构210或第二孔隙结构220的短轴上时，由于短轴方向的缓冲作用，断裂会停留下来。从整体上看，每两个相邻的第一孔隙结构210或每两个相邻的第二孔隙结构220之间的裂痕很小，并且在短轴的缓冲作用下不会产生继续断裂，因此可以达到阻止断裂的目的。另一方面，对绝缘层103或第一电极层102的刻蚀，相当于在整体上减小了绝缘层103或第一电极层102与平坦层101的接触面积，即减小了两膜层的相对形变量差异，因此不容易发生断裂。
实施例三
本实施例提供了一种阵列基板的制作方法，具体步骤如图8所示，包括：
S01：在衬底基板上形成平坦层。
S02：在平坦层远离衬底基板的一侧形成第一电极层。
S03：在平坦层和第一电极层远离衬底基板的一侧形成绝缘层。
S04：图案化绝缘层以形成多个第一孔隙结构。
由此，在本实施例提供的阵列基板的制作方法中，通过图案化绝缘层并形成多个第一孔隙结构可整体减小绝缘层与平坦层的接触面积，还可暴露出部分平坦层或平坦层和第一电极层，从而使得平坦层在温度变化较大时产生的应力可以在多个第一孔隙结构的位置处释放，使得平坦层和绝缘层的形变量差异减小，进而可降低发生膜层断裂的几率。另外，通过图案化绝缘层并形成多个第一孔隙结构还可以缓冲断裂应力，当绝缘层发生局部断裂时，当断裂的裂缝延伸到多个第一孔隙结构中的一个或多个时，该一个或多个第一孔隙结构可使该裂缝停止继续延伸，扩散，从而可利用多个第一孔隙结构终止断裂进程，最终将断裂影响降到最低。
例如，在本实施例一示例提供的阵列基板的制作方法中，平坦层和绝缘层的热膨胀系数不同。例如，平坦层的材料包括有机材料，例如聚酰亚胺等材料，本实施例不限于此。例如，绝缘层的材料包括无机材料，例如氧化物、氮化物或氮氧化合物等材料，本实施例不限于此。例如，在高温时，平坦层的热膨胀系数大于绝缘层的热膨胀系数，平坦层会产生大于绝缘层的形变量，因此，平坦层中产生的内应力会作用于绝缘层，使绝缘层容易产生断裂现象。外界的震动和阵列基板的弯曲会进一步导致绝缘层的断裂，甚至平坦层彻底断裂。对绝缘层图案化刻蚀出多个第一孔隙结构，一方面，可以相当于整体减小了绝缘层与平坦层的接触面积，使得两者形变量差异减小，降低发生膜层断裂的几率；另一方面，多个第一孔隙结构可以缓冲断裂应力，使平坦层在温度变化较大时，不会因为形变而产生过多的内应力，在断裂时能够利用多个第一孔隙结构终止断裂进程，最终将断裂影响降到最低，并提高良率。
例如，图案化绝缘层以形成多个第一孔隙结构的步骤可采用刻蚀工艺，例如，等离子刻蚀或湿刻等，本发明实施例不限于此。
例如，本实施例一示例提供的阵列基板的制作方法，还包括：在绝缘层远离衬底基板的一侧形成第二电极层，第二电极层包括多个开口，在第一电极层和第二电极层彼此重叠的区域，每个第一孔隙结构在衬底基板上的正投影完全落入每个开口在衬底基板上的正投影。例如，每个开口沿平行于衬底基板所在平面的横截面的最小尺寸大于每个第一孔隙结构沿平行于衬底基板所在平面的横截面的最大尺寸，本实施例不限于此，还可以包括每个开口沿平行于衬底基板所在平面的横截面的最小尺寸等于每个第一孔隙结构沿平行于衬底基板所在平面的横截面的最大尺寸的情况。每个第一孔隙结构在衬底基板上的正投影完全落入每个开口在衬底基板上的正投影，在形成第二电极层时，可以防止第二电极层与第一电极层产生电连接的现象，保证绝缘层在第二电极层与第一电极层之间起到良好的绝缘效果。
例如，本实施例一示例提供的阵列基板的制作方法，还可包括：利用一次图案化工艺图案化绝缘层和第一电极层，以在第一电极层上形成与第一孔隙结构形状相同的第二孔隙结构。利用一次图案化工艺图案化绝缘层和第一电极层可以减少图案化步骤，节省成本。本实施例不限于此，第一孔隙结构与第二孔隙结构也可以经两次图案化工艺形成。
由于平坦层与第一电极层的膨胀系数也有差异，例如，第一电极层可为透明导电层，例如，可采用透明导电氧化物制作，例如，氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化铝锌中的组合或至少一种。设置在第一电极层中的多个第二孔隙结构可以整体减小平坦层与第一电极层的接触面积，使得两者形变量差异减小，降低发生膜层断裂的几率；另外，多个第二孔隙结构也可以缓冲断裂应力，并在断裂时能够有效终止断裂进程，最终将断裂影响降到最低。另一方面，多个第二孔隙结构还可为平坦层的膨胀变形或收缩变形提供更大的形变空间。需要说明的是，上述的多个第二孔隙结构与多个第一孔隙结构在衬底基板上的形状相同是指的是在第一电极层和第二电极层彼此重叠的区域，每个第二孔隙结构沿平行于衬底基板所在平面的横截面的形状和尺寸等于每个第一孔隙结构沿平行于衬底基板所在平面的横截面的形状和尺寸，本发明实施例包括但不限于此。例如，多个第二孔隙结构还可以与多个第一孔隙结构在衬底基板上不完全重合。
图9为采用本实施例一示例提供的阵列基板的制作方法所制作的阵列基板的立体膜层示意图，如图9所示，可在第二电极层104的多个开口230的区域内，对绝缘层103进行图案化以形成多个第一孔隙结构210；绝缘层103刻蚀完成后，还可对第一电极层102进行图案化以形成多个第二孔隙结构220，当然，第一孔隙结构210与第二孔隙结构220可以经同一图案化工艺形成，本发明实施例不限于此。当绝缘层103和第一电极层102刻蚀完成后可以暴露出平坦层101，暴露的平坦层101可以在后续制造阵列基板的过程中被配向膜直接覆盖。需要说明的是，图9中阵列基板的部分膜层包括平坦层101、第一电极层102、绝缘层103和第二电极层104，为了表示的更清楚，图中的每一膜层示意图是错开表示的，实际上每一膜层的位置关系如图2或5所示。对绝缘层103和第一电极层102刻蚀形成第一孔隙结构210和第二孔隙结构220后，在高温情况下为平坦层101的膨胀提供了更大的形变空间，即平坦层101可以在第一孔隙结构210和第二孔隙结构220处产生更多的弹性形变，进而释放内部应力，减小其内部应力的聚集，从而防止裂变式塑性形变的产生。
例如，在本实施例一示例提供的阵列基板的制作方法中，第一孔隙结构和第二孔隙结构的形状包括椭圆形，本发明实施例不限于此，还可以是条形，例如长条形等具有长轴或长边的图形即可。
例如，在本实施例一示例提供的阵列基板的制作方法中，每两个相邻的第一孔隙结构或每两个相邻的第二孔隙结构的长轴或长边方向互相垂直。对第一孔隙结构和第二孔隙结构图案化形成的形状的选取以及其排布状态可以有效终止膜层断裂。
例如，本实施例提供的阵列基板的制作方法还包括在衬底基板与平坦层之间形成薄膜晶体管。例如，在衬底基板上形成栅极，在栅极上形成栅极绝缘层以与后续膜层绝缘。在栅极绝缘层上形成有源层，例如，有源层包括沟道区域、与源极电连接的源极接触区域和与漏极电连接的接触区域；在此，有源层的源极接触区域和漏极接触区域分别与后续形成的源极和漏极电连接。在有源层上形成源极和漏极。例如，本实施例以底栅型薄膜晶体管为例，不限于此，还可以是顶栅型薄膜晶体管或双栅型薄膜晶体管。
实施例四
本实施例提供一种显示装置，该显示装置包括上述任一项阵列基板，可以有效减小膜层断裂几率，将断裂影响降到最低，并且提高良率。
例如，该显示装置包括液晶显示装置、有机发光二极管显示装置等，本实施例不限于此。
例如，该显示装置可以广泛应用于多种显示终端，包括但不限于手机、笔记本、平板电脑、广告展示牌、数码相框、POS机、游戏终端等。
有以下几点需要说明：
(1)除非另作定义，本发明实施例以及附图中，同一标号代表同一含义。
(2)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或衬底基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括：
衬底基板；
平坦层，设置在所述衬底基板上；
位于所述衬底基板和所述平坦层之间的薄膜晶体管；
第一电极层，设置在所述平坦层远离所述衬底基板的一侧；
绝缘层，设置在所述平坦层和所述第一电极层远离所述衬底基板的一侧，
其中，所述绝缘层包括多个第一孔隙结构，所述第一孔隙结构的形状包括椭圆形或条形，且每两个相邻的所述第一孔隙结构的长轴或长边方向互相垂直。
2.根据权利要求1所述的阵列基板，其中，所述平坦层和所述绝缘层的热膨胀系数不同。
3.根据权利要求1所述的阵列基板，其中，所述平坦层的材料包括有机材料，所述绝缘层的材料包括无机材料。
4.根据权利要求1所述的阵列基板，还包括：
第二电极层，设置在所述绝缘层的远离所述第一电极层的一侧，且包括多个开口，
其中，在所述第一电极层和所述第二电极层彼此重叠的区域，所述第一孔隙结构在所述衬底基板上的正投影完全落入所述开口在所述衬底基板上的正投影。
5.根据权利要求4所述的阵列基板，其中，所述第一电极层包括多个第二孔隙结构，在所述第一电极层和所述第二电极层彼此重叠的区域，所述第二孔隙结构与所述第一孔隙结构在所述衬底基板上的正投影重合。
6.根据权利要求5所述的阵列基板，其中，所述多个第一孔隙结构与所述多个第二孔隙结构经同一图案化工艺形成。
7.一种显示装置，包括根据权利要求1-6中任一项所述的阵列基板。
8.一种阵列基板的制作方法，包括：
在衬底基板上形成平坦层；
在所述平坦层远离所述衬底基板的一侧形成第一电极层；
在所述平坦层和所述第一电极层远离所述衬底基板的一侧形成绝缘层，以及
图案化所述绝缘层以形成多个第一孔隙结构，所述第一孔隙结构的形状包括椭圆形或条形，且每两个相邻的所述第一孔隙结构的长轴或长边方向互相垂直。
9.根据权利要求8所述的制作方法，其中，所述平坦层和所述绝缘层的热膨胀系数不同。
10.根据权利要求8所述的制作方法，还包括：
在所述绝缘层远离所述衬底基板的一侧形成第二电极层，
其中，所述第二电极层包括多个开口，在所述第一电极层和所述第二电极层彼此重叠的区域，所述第一孔隙结构在所述衬底基板上的正投影完全落入所述开口在所述衬底基板上的正投影。
11.根据权利要求8所述的制作方法，还包括：
利用一次图案化工艺图案化所述绝缘层和所述第一电极层，以在所述第一电极层上形成与所述第一孔隙结构形状相同的第二孔隙结构。
CN201611094764.7A 2016-12-02 2016-12-02 阵列基板及其制作方法、显示装置 Active CN106449665B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611094764.7A CN106449665B (zh) 2016-12-02 2016-12-02 阵列基板及其制作方法、显示装置
US16/065,942 US10546884B2 (en) 2016-12-02 2017-11-08 Array substrate and manufacturing method thereof, and display device
PCT/CN2017/109897 WO2018099250A1 (zh) 2016-12-02 2017-11-08 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611094764.7A CN106449665B (zh) 2016-12-02 2016-12-02 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN106449665A CN106449665A (zh) 2017-02-22
CN106449665B true CN106449665B (zh) 2019-05-14

Family

ID=58223659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611094764.7A Active CN106449665B (zh) 2016-12-02 2016-12-02 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10546884B2 (zh)
CN (1) CN106449665B (zh)
WO (1) WO2018099250A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449665B (zh) * 2016-12-02 2019-05-14 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN107170760B (zh) * 2017-05-31 2019-12-20 京东方科技集团股份有限公司 显示基板的制备方法、显示基板和显示装置
CN108550556B (zh) * 2018-05-31 2021-03-23 京东方科技集团股份有限公司 用于柔性衬底的保护膜及其显示面板
CN108766242A (zh) 2018-05-31 2018-11-06 京东方科技集团股份有限公司 显示基板母板及其制作方法、柔性显示基板、显示装置
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203134796U (zh) * 2012-12-26 2013-08-14 厦门天马微电子有限公司 一种阵列基板及其平板显示器
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN206301792U (zh) * 2016-12-02 2017-07-04 合肥鑫晟光电科技有限公司 阵列基板以及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030034A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102441560B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR20180030289A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 편광 부재를 갖는 표시장치
CN106449665B (zh) 2016-12-02 2019-05-14 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN206628470U (zh) * 2017-03-16 2017-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203134796U (zh) * 2012-12-26 2013-08-14 厦门天马微电子有限公司 一种阵列基板及其平板显示器
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN206301792U (zh) * 2016-12-02 2017-07-04 合肥鑫晟光电科技有限公司 阵列基板以及显示装置

Also Published As

Publication number Publication date
US10546884B2 (en) 2020-01-28
US20190013338A1 (en) 2019-01-10
CN106449665A (zh) 2017-02-22
WO2018099250A1 (zh) 2018-06-07

Similar Documents

Publication Publication Date Title
CN106449665B (zh) 阵列基板及其制作方法、显示装置
CN106896609B (zh) 一种阵列基板及包括其的显示装置
CN109346504B (zh) 柔性显示面板及显示装置
CN104681581B (zh) 显示装置的显示面板
JP6030333B2 (ja) 液晶ディスプレー、及びアレイ基板
CN110071225A (zh) 显示面板及制作方法
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN110047378A (zh) 显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
CN111312742B (zh) 背光模组及其制备方法、显示装置
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
CN107302016A (zh) 一种有机发光二极管显示面板及其制作方法
CN111463243A (zh) 阵列基板及其制备方法
WO2021190055A1 (zh) 显示基板及其制备方法、显示面板和显示装置
CN206301792U (zh) 阵列基板以及显示装置
TW201935722A (zh) 微型發光裝置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
TW200538835A (en) Display device and method for manufacturing the same
CN102760750B (zh) 一种oled显示单元及其制造方法
US11611025B2 (en) Display panel, manufacturing method thereof, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant