CN106449646A - 一种控制闪存浮栅尖端的方法 - Google Patents
一种控制闪存浮栅尖端的方法 Download PDFInfo
- Publication number
- CN106449646A CN106449646A CN201610890612.1A CN201610890612A CN106449646A CN 106449646 A CN106449646 A CN 106449646A CN 201610890612 A CN201610890612 A CN 201610890612A CN 106449646 A CN106449646 A CN 106449646A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- floating gate
- tip height
- wet etching
- wet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000007667 floating Methods 0.000 title claims abstract description 75
- 238000001039 wet etching Methods 0.000 claims abstract description 28
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 19
- 230000008859 change Effects 0.000 claims abstract description 9
- 230000003628 erosive effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 3
- 230000001568 sexual effect Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 12
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种控制闪存浮栅尖端的方法，包括：针对具有不同版图密度的不同产品使用不同的湿法蚀刻时间进行湿法蚀刻；对湿法蚀刻之后的产品进行自对准干法蚀刻处理；对自对准干法蚀刻处理之后的产品进行扫描式电子显微镜样本的切片；测量样本的浮栅尖端高度，得到版图密度、湿法蚀刻时间与浮栅尖端高度之间的关系的统计结果；利用统计结果，分别以版图密度和浮栅尖端高度为坐标轴作图，得到多组线性关系拟合曲线；利用多组线性关系拟合曲线，确定版图密度引起的浮栅尖端高度变化。由此，本发明提供了一种方法，根据该方法获得的相关性，可以快速地确定湿法蚀刻的工艺条件，使得湿法蚀刻补偿干蚀刻工艺的负载效应的设想成为可能。
Description
技术领域
本发明涉及半导体制造领域，具体涉及存储器制造领域，更具体地说，本发明涉及一种通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
在闪存技术领导厂商超捷(Silicon Storage Technology，SST)的闪存结构中，浮栅尖端的高度与尖锐度会影响浮栅在编程、擦写时候耦合的电压，从而影响闪存在编程、擦写时的性能。而且浮栅尖端的尖锐度和闪存的擦写性能具有很强的相关性。因此，精确控制浮栅的尖端对于控制闪存的性能具有很强的现实意义。
在SST闪存结构中，浮栅尖端的最终形成是靠一道自对准的干蚀刻工艺定义的。而蚀刻工艺由于具有负载效应(loading effect)，是导致同套工艺条件不同产品浮栅尖端差异的关键因素。
传统的方法是根据产品版图密度，使用不同的干蚀刻时间去弥补负载效应。但是调整这一道工艺的干蚀刻时间会有很大的风险。一方面，如果过于增加干蚀刻时间，会增大衬底点蚀(silicon pitting)的风险。另一方面，如果过于减少干蚀刻时间，会增大多晶硅残留(poly residue)的风险。
因此，希望能够提供一种能够有效地控制闪存浮栅尖端的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法。
为了实现上述技术目的，根据本发明，提供了一种控制闪存浮栅尖端的方法，包括：
第一步骤：针对具有不同版图密度的不同产品使用不同的湿法蚀刻时间进行湿法蚀刻；
第二步骤：对湿法蚀刻之后的产品进行自对准干法蚀刻处理；
第三步骤：对自对准干法蚀刻处理之后的产品进行扫描式电子显微镜样本的切片；
第四步骤：测量样本的浮栅尖端高度，得到版图密度、湿法蚀刻时间与浮栅尖端高度之间的关系的统计结果；
第五步骤：利用统计结果，分别以版图密度和浮栅尖端高度为坐标轴作图，得到多组线性关系拟合曲线；
第六步骤：利用多组线性关系拟合曲线，确定版图密度引起的浮栅尖端高度变化。
优选地，在所述的控制闪存浮栅尖端的方法中，还包括第七步骤：利用多组线性关系拟合曲线，确定工艺中将要采用的湿法蚀刻时间。
优选地，在所述的控制闪存浮栅尖端的方法中，统计结果包括一个包含版图密度、湿法蚀刻时间和浮栅尖端高度三者的数据表格。
优选地，在所述的控制闪存浮栅尖端的方法中，统计结果是分别以版图密度和浮栅尖端高度为坐标轴作图得到的数据点集合。
优选地，在所述的控制闪存浮栅尖端的方法中，在第五步骤中，线性关系拟合曲线表征了固定湿法蚀刻时间下版图密度对浮栅尖端高度的影响。
优选地，在所述的控制闪存浮栅尖端的方法中，在第五步骤中，两个线性关系拟合曲线之间的高度差代表了湿法蚀刻对浮栅尖端高度的影响。
优选地，在所述的控制闪存浮栅尖端的方法中，所述不同的湿法蚀刻时间包括两个不同的湿法蚀刻时间。
优选地，在所述的控制闪存浮栅尖端的方法中，在第五步骤得到两组线性关系拟合曲线。
优选地，在所述的控制闪存浮栅尖端的方法中，所述闪存是分栅式闪存。
优选地，在所述的控制闪存浮栅尖端的方法中，所述控制闪存浮栅尖端的方法用于闪存制造工艺。
由此，本发明提供了一种方法，根据该方法获得的相关性，可以快速地确定湿法蚀刻的工艺条件，使得湿法蚀刻补偿干蚀刻工艺的负载效应的设想成为可能。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法的流程图。
图2示意性地示出了根据本发明优选实施例的通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法的统计数据的示例。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
通过湿蚀刻的方法调整这道自对准干蚀刻工艺硬掩膜(hard mask)的线宽是另一种可以采用的方法。而阻碍该方法应用的困难在于湿法蚀刻的工艺条件不易确定。这是因为，首先湿蚀刻调整线宽是横向的，而需要调整的浮栅尖端的高度是纵向的。湿法蚀刻的宽度变化并不等于浮栅尖端的高度变化。其次，如果使用同一产品做分组实验，采用不同湿蚀刻时间，通过SEM(扫描式电子显微镜)切片测量干蚀刻后的浮栅尖端高度，这种方法得到的湿蚀刻时间与浮栅尖端的高度之间的相关性是不可信的，原因是因为要切片测量浮栅尖端高度，必须要先经过干蚀刻工艺才能形成浮栅尖端，这就为分组实验引入了干蚀刻工艺的干扰，而干蚀刻工艺对浮栅尖端高度的影响很大。使用这种方法，需要使用大量的晶圆切片统计取均值才有意义。
由此，本发明提供了一种方法，根据该方法获得的相关性，可以快速地确定湿法蚀刻的工艺条件，使得湿法蚀刻补偿干蚀刻工艺的负载效应的设想成为可能。
图1示意性地示出了根据本发明优选实施例的通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法的流程图。例如，本发明中的闪存可以是分栅式闪存。
具体地，如图1所示，根据本发明优选实施例的通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法包括：
第一步骤S1：针对具有不同版图密度的不同产品使用不同的湿法蚀刻时间进行湿法蚀刻；
优选地，所述不同的湿法蚀刻时间包括两个不同的湿法蚀刻时间。
第二步骤S2：对湿法蚀刻之后的产品进行自对准干法蚀刻处理；
第三步骤S3：对自对准干法蚀刻处理之后的产品进行扫描式电子显微镜样本的切片；
第四步骤S4：测量样本的浮栅尖端高度，得到版图密度、湿法蚀刻时间与浮栅尖端高度之间的关系的统计结果；
优选地，统计结果包括一个包含版图密度、湿法蚀刻时间和浮栅尖端高度三者的数据表格。
或者优选地，统计结果是分别以版图密度和浮栅尖端高度为坐标轴作图得到的数据点集合，例如图2所示，其中示出了根据本发明优选实施例的通过湿法蚀刻补偿干法蚀刻负载效应而控制闪存浮栅尖端的方法的统计数据的示例。
第五步骤S5：利用统计结果，分别以版图密度和浮栅尖端高度为坐标轴作图，得到多组线性关系拟合曲线；
优选地，在第五步骤S5得到两组线性关系拟合曲线即可。
在第五步骤S5中，线性关系拟合曲线表征了固定湿法蚀刻时间下版图密度对浮栅尖端高度的影响，即版图密度引起的干蚀刻负载效应。
而且，在第五步骤S5中，两个线性关系拟合曲线之间的高度差代表了湿法蚀刻对浮栅尖端高度的影响。
在图2的示例中，300s的湿法蚀刻时间差异可以带来15埃(A)的浮栅高度变化。后续可以利用此图可以快速地确定版图密度引起的浮栅尖端高度变化，也可以由此快速确定湿法蚀刻的时间。
第六步骤S6：利用多组线性关系拟合曲线，确定版图密度引起的浮栅尖端高度变化。
进一步地，第七步骤S7：利用多组线性关系拟合曲线，确定工艺中将要采用的湿法蚀刻时间。
由此，本发明提供了一种方法，根据该方法获得的相关性，可以快速地确定湿法蚀刻的工艺条件，使得湿法蚀刻补偿干蚀刻工艺的负载效应的设想成为可能。
上述控制闪存浮栅尖端的方法可有利地用于闪存制造工艺。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
Claims (10)
1.一种控制闪存浮栅尖端的方法，其特征在于包括：
第一步骤：针对具有不同版图密度的不同产品使用不同的湿法蚀刻时间进行湿法蚀刻；
第二步骤：对湿法蚀刻之后的产品进行自对准干法蚀刻处理；
第三步骤：对自对准干法蚀刻处理之后的产品进行扫描式电子显微镜样本的切片；
第四步骤：测量样本的浮栅尖端高度，得到版图密度、湿法蚀刻时间与浮栅尖端高度之间的关系的统计结果；
第五步骤：利用统计结果，分别以版图密度和浮栅尖端高度为坐标轴作图，得到多组线性关系拟合曲线；
第六步骤：利用多组线性关系拟合曲线，确定版图密度引起的浮栅尖端高度变化。
2.根据权利要求1所述的控制闪存浮栅尖端的方法，其特征在于还包括：
第七步骤：利用多组线性关系拟合曲线，确定工艺中将要采用的湿法蚀刻时间。
3.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，统计结果包括一个包含版图密度、湿法蚀刻时间和浮栅尖端高度三者的数据表格。
4.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，统计结果是分别以版图密度和浮栅尖端高度为坐标轴作图得到的数据点集合。
5.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，在第五步骤中，线性关系拟合曲线表征了固定湿法蚀刻时间下版图密度对浮栅尖端高度的影响。
6.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，在第五步骤中，两个线性关系拟合曲线之间的高度差代表了湿法蚀刻对浮栅尖端高度的影响。
7.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，所述不同的湿法蚀刻时间包括两个不同的湿法蚀刻时间。
8.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，在第五步骤得到两组线性关系拟合曲线。
9.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，所述闪存是分栅式闪存。
10.根据权利要求1或2所述的控制闪存浮栅尖端的方法，其特征在于，所述控制闪存浮栅尖端的方法用于闪存制造工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890612.1A CN106449646A (zh) | 2016-10-12 | 2016-10-12 | 一种控制闪存浮栅尖端的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890612.1A CN106449646A (zh) | 2016-10-12 | 2016-10-12 | 一种控制闪存浮栅尖端的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106449646A true CN106449646A (zh) | 2017-02-22 |
Family
ID=58174302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610890612.1A Pending CN106449646A (zh) | 2016-10-12 | 2016-10-12 | 一种控制闪存浮栅尖端的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449646A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW393690B (en) * | 1997-10-24 | 2000-06-11 | Taiwan Semiconductor Mfg | Manufacturing method for the gate of split gate flash memory with increased erasing speed |
| JP2003218248A (ja) * | 2001-12-18 | 2003-07-31 | Samsung Electronics Co Ltd | スプリットゲート型フラッシュメモリ形成方法 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN103400803A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 闪存存储单元的形成方法 |
-
2016
- 2016-10-12 CN CN201610890612.1A patent/CN106449646A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW393690B (en) * | 1997-10-24 | 2000-06-11 | Taiwan Semiconductor Mfg | Manufacturing method for the gate of split gate flash memory with increased erasing speed |
| JP2003218248A (ja) * | 2001-12-18 | 2003-07-31 | Samsung Electronics Co Ltd | スプリットゲート型フラッシュメモリ形成方法 |
| CN102044497A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN103400803A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 闪存存储单元的形成方法 |
Non-Patent Citations (1)
| Title |
|---|
| 康军，曹子贵: "一种改善分栅快闪存储器擦除能力的方法", 《集成电路应用》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194794B (zh) | 等离子体损伤检测结构、其检测方法及其形成方法 | |
| KR101632124B1 (ko) | 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀 | |
| KR102388308B1 (ko) | L-형상 플로팅 게이트를 갖는 nor 메모리 셀 | |
| US20190304987A1 (en) | Ferroelectric non-volatile memory | |
| CN1450648A (zh) | 形成半导体存储器阵列的方法及由此制造的存储器阵列 | |
| US20200395487A1 (en) | Memory Devices and Methods of Manufacture Thereof | |
| JP2020534672A5 (zh) | ||
| US20150303204A1 (en) | Nonvolatile memory devices having charge trapping layers and methods of fabricating the same | |
| CN102593062B (zh) | 分栅式闪存结构制造方法以及分栅式闪存结构 | |
| CN105845681B (zh) | 非挥发性存储器及其制造方法 | |
| CN102088001A (zh) | 快闪存储器及其制作方法 | |
| CN105070689B (zh) | 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法 | |
| CN100481458C (zh) | 非易失浮栅存储单元及其阵列以及其形成方法 | |
| US8169828B2 (en) | Semiconductor memory cell, method for manufacturing the same and method for operating the same | |
| CN106449646A (zh) | 一种控制闪存浮栅尖端的方法 | |
| CN104900650A (zh) | 分离栅极闪存存储器及其制造方法 | |
| CN106992177A (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| US20120230118A1 (en) | Non-volatile memory cell having a heating element and a substrate-based control gate | |
| CN104637885A (zh) | Flash器件源极多晶硅的形成方法 | |
| CN109543331B (zh) | 电阻模型的建立方法 | |
| KR20060034689A (ko) | 전기적 테스트 데이터에 기초하여 게이트 절연 층의 특성및 특징을 제어하는 방법 및 이를 수행하는 시스템 | |
| KR20080040214A (ko) | 반도체 메모리 소자의 게이트 전극 제조방법 | |
| Kwon et al. | An abnormal floating gate interference and a low program performance in 2y nm NAND flash devices | |
| Lee | The effect of dimensional scaling on the erase characteristics of NOR flash memory | |
| US20190006511A1 (en) | Programmable non-volatile memory with low off current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170222 |
|
| RJ01 | Rejection of invention patent application after publication |