CN106449637A - 基于大规模cmos集成电路的输入静电保护电路及方法 - Google Patents

基于大规模cmos集成电路的输入静电保护电路及方法 Download PDF

Info

Publication number
CN106449637A
CN106449637A CN201610978795.2A CN201610978795A CN106449637A CN 106449637 A CN106449637 A CN 106449637A CN 201610978795 A CN201610978795 A CN 201610978795A CN 106449637 A CN106449637 A CN 106449637A
Authority
CN
China
Prior art keywords
electrostatic discharge
discharge protective
protective circuit
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610978795.2A
Other languages
English (en)
Inventor
冯海涛
周刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201610978795.2A priority Critical patent/CN106449637A/zh
Publication of CN106449637A publication Critical patent/CN106449637A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及基于大规模CMOS集成电路的输入静电保护电路,包括主静电保护电路、电阻和次静电保护电路;所述主静电保护电路输出端接地,输入端用于连接PAD,还通过电阻与次静电保护电路连接,次静电保护电路输出端用于连接内核电路。方法包括:当PAD的输入电压低于16V,主静电保护电路不开启,由次静电保护电路进行静电保护;当PAD的输入电压在16V以上时,主静电保护电路开启,通过电流泄放静电荷,次静电保护电路不工作。本发明占用尽量少的面积,能够快速地泄放加到PAD上的ESD电流,把PAD的电压钳位在一个较低的水平,从而起到保护内部电路的作用;同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。

Description

基于大规模CMOS集成电路的输入静电保护电路及方法
技术领域
本发明涉及一种电路,是一种基于大规模CMOS集成电路的输入静电保护电路的设计。可以应用于超大规模CMOS集成电路、科学研究以及产品的开发领域。
背景技术
静电放电(ESD)给电子器件会带来破坏性的后果,它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展,CMOS电路的特征尺寸不断缩小,管子的栅氧厚度越来越薄,芯片的面积规模越来越大,MOS管能承受的电流和电压也越来越小,而外围的使用环境并未改变,因此要进一步优化电路的抗ESD性能,如何使全芯片有效面积尽可能小、ESD性能可靠性满足要求且不需要增加额外的工艺步骤成为IC设计者的主要考虑的问题。
在IC内部电路减小的情况下,ESD保护电路自身的面积需要减小,以降低芯片总体的成本。LVTSCR(低压触发可控硅)由于它的低保持电压特性,相对于其他ESD保护器件,具有更高的单位面积保护性能。本设计中的IO输入静电保护电路的性能主要体现在(1)不存在热击穿的危险;(2)由于它本身的电学特性,其单位面积通过的电流高于其它器件,因此占用的面积更小;(3)具有较小的寄生电容。
发明内容
本发明的主要目的是面积有限的情况下提高输入电路的抗静电保护能力,提出了一种基于大规模CMOS集成电路的输入静电保护电路的设计,可以快速地泄放加到PAD上的ESD电流,把PAD的电压钳位在一个较低的水平,从而起到保护内部电路的作用;同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。
本发明为实现上述目的所采用的技术方案是:基于大规模CMOS集成电路的输入静电保护电路,包括主静电保护电路、电阻和次静电保护电路;所述主静电保护电路输出端接地,输入端用于连接PAD,还通过电阻与次静电保护电路连接,次静电保护电路输出端用于连接内核电路。
所述主静电保护电路为LVTSCR;
所述次静电保护电路包括多个NMOS管;第一NMOS管的G极、S极与电源连接,D极与第二NMOS管的S极连接;第二NMOS管的G极、D极与第三NMOS管的S极连接,还与电阻、内核电路连接;第三NMOS管的G极、D极接地。
所述电阻阻值大于500欧且小于1000欧。
基于大规模CMOS集成电路的输入静电保护方法,包括以下步骤:
当PAD的输入电压低于16V,主静电保护电路不开启,由次静电保护电路进行静电保护;
当PAD的输入电压在16V以上时,主静电保护电路开启,通过电流泄放静电荷,次静电保护电路不工作。
所述次静电保护电路进行静电保护具体为:
当在PAD上施加正的ESD脉冲时,第三NMOS管被触发,内部的寄生双极结构开启,对ESD电流进行旁路;
在PAD上施加负的ESD脉冲时,第一NMOS管、第二NMOS管被触发,旁路ESD电流。
本发明具有以下有益效果及优点:
1.本发明占用尽量少的面积,能够快速地泄放加到PAD上的ESD电流,把PAD的电压钳位在一个较低的水平,从而起到保护内部电路的作用;同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。
2.主级静电保护电路LVTSCR占用芯片面积小,保持电压低,单位面积的电流泄放能力高,同时只有很小的寄生电容。
附图说明
图1是本发明的基于大规模CMOS集成电路的输入静电保护电路的电路图。
图2是本发明的LVTSCR版图设计图。
图3是本发明的LVTSCR剖面示意图。
图4是本发明的LVTSCR结构的I-V特性。
图5是本发明的次静电保护电路的版图设计图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
一种基于大规模CMOS集成电路的输入静电保护电路的设计,这种电路由三部分模块组成,主要包括:(1)、主静电保护电路LVTSCR(2)、次静电保护电路(3)、大电阻。该电路实现功能的最终目的在于,输入保护电路占用尽量少的面积,能够快速地泄放加到PAD上的ESD电流,把PAD的电压钳位在一个较低的水平,从而起到保护内部电路的作用。
主级静电保护电路LVTSCR占用芯片面积小,保持电压低,单位面积的电流泄放能力高,同时只有很小的寄生电容。
当在pad上施加正的ESD脉冲时,最下面的nmos被触发,内部的寄生双极结构开启,对ESD电流进行旁路;在pad上施加负的ESD脉冲时,上面的两个管子旁路ESD电流。其中中间的nmos管起到隔断直流通路的作用。
中间串联的大电阻用来提高LVTSCR端的电压,使其快速导通,同时起到限流的作用。
当PAD的输入电压高于电源电压时,输入静电保护电路仍然能够正常工作。
在外加电压不是很大的情况下(如低于16V),主电路部分LVTSCR不会开启,由次电路部分来承担保护任务。当外加电压较大(如高于16V)时,主电路开启,通过大电流泄放静电荷。在主次电路之间应放置较大的电阻,目的是为了在LVTSCR开启之前限制流过次电路部分的电流,以免发生热击穿。同时,使降落在LVTSCR上的压降很快提高,使主电路尽快开启。另外,由于实际应用中,输入PAD的电压可能会高于电源电压,为了防止PMOS导通漏电,次电路部分只采用了NMOS管来完成它的静电保护电路。
如图1所示为本发明的基于大规模CMOS集成电路的输入静电保护电路的电路图,它包括主静电保护电路LVTSCR,次静电保护电路和串联的大电阻。实际应用中会出现输入电压比电源电压大一个|VGS(th)|时,PMOS保护管会发生导通漏电,故这里的次静电保护电路使用图1中的结构以避免产生漏电流。
如图2所示为本发明的LVTSCR版图设计。
如图3所示为本发明的LVTSCR剖面示意图,该LVTSCR为现有技术,需要说明的是它与标准的SCR结构相比,在N阱边缘加入了一个N+重掺杂区,并且插入了NMOS管结构,其中NMOS管的栅极接地,形成GG—NMOS结构,该结构也叫NMOS触发的LVTSCR结构。在阴极N+区加入N阱是为了增加寄生NPN管的发射极效率。在ESD条件下,插入的NMOS管会首先进入回扫击穿区,此时SCR结构被触发。LVTSCR的触发电压等于插入的短沟道NMOS管的漏一衬底结回扫击穿电压。直流I-V特性测试表明,该结构具有低电压触发特性,能对相同工艺下的集成电路直接进行ESD保护。
如图4所示为本发明的LVTSCR结构的I-V特性,其中横轴为2V/div,纵轴为2mA/div。增加LVRSCR结构阳极和阴极之间的电压,该结构在13V电压时开始导通电流,当电压增加到16V时,保护结构被触发,触发电流为3mA,保持电压为1.2V。进一步增加两极间压,LVTSCR在电流为1A时发生热失效,此时对应电压为5V。
如图5所示为本发明的次静电保护电路的版图设计,为了满足次静电保护电路的功能以及弥补不能使用PMOS的情况,版图设计中3个NMOS的尺寸很大。
以上所述仅为本发明的实施例,并非因此限定本发明的专利保护范围,本发明还可以对上述各种模块进行附加地改进,或者是采用技术等同物进行替换,例如:增加进一步优化的其他模块等等。故凡运用本发明的说明书及图示内容所作的等效结构变化,或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。

Claims (6)

1.基于大规模CMOS集成电路的输入静电保护电路,其特征在于包括主静电保护电路、电阻和次静电保护电路;所述主静电保护电路输出端接地,输入端用于连接PAD,还通过电阻与次静电保护电路连接,次静电保护电路输出端用于连接内核电路。
2.根据权利要求1所述的基于大规模CMOS集成电路的输入静电保护电路,其特征在于所述主静电保护电路为LVTSCR;LVTSCR阳极为输入端,阴极为输出端,控制端与输出端连接。
3.根据权利要求1所述的基于大规模CMOS集成电路的输入静电保护电路,其特征在于所述次静电保护电路包括多个NMOS管;第一NMOS管的G极、S极与电源连接,D极与第二NMOS管的S极连接;第二NMOS管的G极、D极与第三NMOS管的S极连接,还与电阻、内核电路连接;第三NMOS管的G极、D极接地。
4.根据权利要求1所述的基于大规模CMOS集成电路的输入静电保护电路,其特征在于所述电阻阻值大于500欧且小于1000欧。
5.基于大规模CMOS集成电路的输入静电保护方法,其特征在于包括以下步骤:
当PAD的输入电压低于16V,主静电保护电路不开启,由次静电保护电路进行静电保护;
当PAD的输入电压在16V以上时,主静电保护电路开启,通过电流泄放静电荷,次静电保护电路不工作。
6.根据权利要求5所述的基于大规模CMOS集成电路的输入静电保护方法,其特征在于所述次静电保护电路进行静电保护具体为:
当在PAD上施加正的ESD脉冲时,第三NMOS管被触发,内部的寄生双极结构开启,对ESD电流进行旁路;
在PAD上施加负的ESD脉冲时,第一NMOS管、第二NMOS管被触发,旁路ESD电流。
CN201610978795.2A 2016-11-08 2016-11-08 基于大规模cmos集成电路的输入静电保护电路及方法 Pending CN106449637A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610978795.2A CN106449637A (zh) 2016-11-08 2016-11-08 基于大规模cmos集成电路的输入静电保护电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610978795.2A CN106449637A (zh) 2016-11-08 2016-11-08 基于大规模cmos集成电路的输入静电保护电路及方法

Publications (1)

Publication Number Publication Date
CN106449637A true CN106449637A (zh) 2017-02-22

Family

ID=58207456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610978795.2A Pending CN106449637A (zh) 2016-11-08 2016-11-08 基于大规模cmos集成电路的输入静电保护电路及方法

Country Status (1)

Country Link
CN (1) CN106449637A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117748432A (zh) * 2023-12-25 2024-03-22 河北美泰电子科技有限公司 汽车微机电系统asic芯片的保护电路及微机电系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
TW473977B (en) * 2000-10-27 2002-01-21 Vanguard Int Semiconduct Corp Low-voltage triggering electrostatic discharge protection device and the associated circuit
CN1388583A (zh) * 2001-05-30 2003-01-01 世界先进积体电路股份有限公司 加速次级导通的二级式静电放电防护电路
CN106033756A (zh) * 2015-03-10 2016-10-19 中航(重庆)微电子有限公司 高压esd保护电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
TW473977B (en) * 2000-10-27 2002-01-21 Vanguard Int Semiconduct Corp Low-voltage triggering electrostatic discharge protection device and the associated circuit
CN1388583A (zh) * 2001-05-30 2003-01-01 世界先进积体电路股份有限公司 加速次级导通的二级式静电放电防护电路
CN106033756A (zh) * 2015-03-10 2016-10-19 中航(重庆)微电子有限公司 高压esd保护电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117748432A (zh) * 2023-12-25 2024-03-22 河北美泰电子科技有限公司 汽车微机电系统asic芯片的保护电路及微机电系统

Similar Documents

Publication Publication Date Title
CN102593122B (zh) 半导体esd电路和方法
CN101039027B (zh) 改进的静电放电保护电路
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
CN106786463A (zh) 高压esd保护触发电路
CN104753055A (zh) 静电释放保护电路
CN102292813B (zh) 用于基于隔离型nmos的esd箝位单元的系统和方法
US20120236447A1 (en) Input-output esd protection
CN104269399A (zh) 一种防静电保护电路
CN104362605A (zh) 一种瞬态触发静电放电保护电路
CN101383507A (zh) 一种静电放电防护电路
CN107039422A (zh) 一种集成电路esd全芯片防护电路
CN103646944A (zh) 一种双模静电放电保护io电路
CN107833884A (zh) 用于静电保护的可控硅电路及其器件结构
CN103094278B (zh) Pmos嵌入的低压触发用于esd保护的scr器件
CN108400578B (zh) 一种高压esd保护电路
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN106449637A (zh) 基于大规模cmos集成电路的输入静电保护电路及方法
CN103515944A (zh) 采用双通道技术的用于电源和地之间ESD保护的Power Clamp
CN209045551U (zh) 一种端口静电释放保护电路
CN204651318U (zh) 一种新型esd保护电路
CN106099887A (zh) 一种耐高压rc触发式esd电路
CN102938403B (zh) 一种用于esd保护的低压触发scr器件
CN102244076B (zh) 一种用于射频集成电路的静电放电防护器件
CN109786374A (zh) 一种soi功率开关的esd保护器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication