CN106449505A - 一种用于半导体超薄器件的背面工艺方法 - Google Patents

一种用于半导体超薄器件的背面工艺方法 Download PDF

Info

Publication number
CN106449505A
CN106449505A CN201610706288.3A CN201610706288A CN106449505A CN 106449505 A CN106449505 A CN 106449505A CN 201610706288 A CN201610706288 A CN 201610706288A CN 106449505 A CN106449505 A CN 106449505A
Authority
CN
China
Prior art keywords
carrier
bonding agent
superthin section
temperature bonding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610706288.3A
Other languages
English (en)
Other versions
CN106449505B (zh
Inventor
邹鹏辉
王彦硕
高建峰
黄念宁
李信
赵玲
陈元坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201610706288.3A priority Critical patent/CN106449505B/zh
Publication of CN106449505A publication Critical patent/CN106449505A/zh
Application granted granted Critical
Publication of CN106449505B publication Critical patent/CN106449505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种用于半导体超薄器件的背面工艺方法，其主要步骤有：1）表面涂覆高温键合剂的圆片与涂覆低温键合剂的第一载体键合；2）圆片减薄成超薄片，其后依次完成背面通孔、背面金属化等常规背面工艺；3）超薄片与第一载体分离；4）超薄片贴附第二载体后清洗去除高温键合剂和低温键合剂；5）超薄片与第二载体分离；6）超薄片在第三载体上进行电性能测试；7）薄片贴附第二载体，进行晶圆切割。该工艺优点有：1）超薄片在背面工艺过程中均有载体支撑，有助于降低薄片在背面工艺过程中的裂片率，提高工艺良率；2）所用载体均为半导体的常规尺寸载体，工艺过程适合设备批量生产，技术成熟度高。该工艺技术具有良好的市场应用前景。

Description

一种用于半导体超薄器件的背面工艺方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及一种用于半导体超薄器件的背面工艺方法，该方法适用于超薄功率器件制造过程中的超薄片背面加工的方法。
背景技术
在半导体器件制造过程中，为了获得较好的机械性能、电性能，以及后续加工工艺的需要，一般需要将产品片减薄，一般减少至200微米以下，称为薄片。而对于一些特殊的半导体器件，尤其是一些功率半导体器件，为了获得更薄的芯片，或者为了满足更优电性能的要求，需要将产品片的厚度减到100 微米以下，甚至50微米以下，即加工成所谓的超薄片，并且在减薄后还要进行背面通孔、背面金属化、芯片划切等工艺加工。
但是，半导体圆片厚度减薄后不再具有足够的刚性，在传片过程中极易形变而发生碎片；当半导体圆片减薄至超薄状态时根本无法实现正常的传片操作。因此，超薄产品片的制造方法一直在半导体器件制造领域受到人们重点关注，成为相关制造业需要重点解决的课题。
为提高超薄片的机械强度，减少裂片率，半导体圆片需要在背面工艺过程中贴附载体。当前业内主要研究方向在于如何采用键合工艺实现圆片与载体的键合，以临时载体位为依托提高薄片的机械强度，进行背面工艺制作，待依次完成常规背面工艺后通过去键合工艺实现与载体的分离。
但对去键合后的超薄片在晶圆切割前涉及的超薄片的清洗、在片测试等工艺过程中的裂片控制技术鲜有相关报道。
发明内容
本发明提供一种能够降低超薄半导体圆片在工艺过程中裂片的背面工艺方法，降低去键合后的超薄片在晶圆切割前涉及的超薄片清洗、在片测试等工艺过程中的裂片率，减少超薄产品片加工中的裂片问题。
本发明的技术解决方案：一种用于半导体超薄器件的背面工艺方法，包括以下步骤：
1)圆片键合：将正面涂覆高温键合剂的半导体圆片与涂覆低温键合剂的第一载体键合；
2)背面加工：键和后圆片减薄成超薄片，其后依次完成背面通孔、背面金属化等常规背面工艺；
3)圆片分离：通过热分离法使低温键合剂软化，实现超薄片与第一载体的分离；
4)超薄片二次贴附载体：将超薄片背面贴附在第二载体上；
5)超薄片清洗：通过化学试剂去除超薄片表面的低温键合剂和高温键合剂；
6)超薄片二次分离：通过解胶法实现超薄片与第二载体的分离；
7)超薄片电性能测试：超薄片放置在多孔的第三载体上，通过真空吸附固定超薄片，其后进行电学性能测试；
8)超薄片三次贴附载体：将超薄片背面贴附在第二载体上；
9)超薄片切割：在第二载体上对超薄片进行切割。
本发明的优点：
1）薄片在背面工艺过程中均有载体支撑，有助于降低薄片在背面工艺过程中的裂片率，提高工艺良率；
2）所用载体均为半导体的常规尺寸载体，工艺过程适合设备批量生产，技术成熟度高；具有良好的市场应用前景。
附图说明
图1为半导体圆片与第一载体键合后结构示意图。
图2为半导体圆片背面工艺完成后结构示意图。
图3为半导体圆片去键合后结构示意图。
图4为半导体圆片贴附第二载体后结构示意图。
图5为半导体圆片清洗后结构示意图。
图6为圆片电性能测试示意图。
图7为半导体圆片划片后结构示意图。
图中的1是半导体圆片；2是高温键合剂；3是低温键合剂；4是第一载体；5是背面通孔；6是背孔金属；7是第二载体；8是第三载体；9是电学测试探针。
具体实施方式
一种用于半导体超薄器件的背面工艺方法，包括以下步骤：
1）圆片键合：将正面涂覆高温键合剂2的半导体圆片1与涂覆低温键合剂3的第一载体4键合，键合后结构如图1所示；
2）背面工艺：步骤1）的圆片减薄成超薄片，其后依次完成背面通孔、背面金属化等常规背面工艺，完成常规背面工艺后结构如图2所示；
3）圆片分离：完成步骤2）后，通过热分离法使低温键合剂3软化，实现超薄片与第一载体4的分离，超薄片圆片分离后结构如图3所示；
4）超薄片二次贴附载体：将超薄片背面贴附在第二载体7上，如图4所示；
5）超薄片清洗：通过化学试剂去除超薄片表面的低温键合剂3和高温键合剂2，清洗后的超薄片结构如图5所示；
6）超薄片二次分离：通过解胶法实现超薄片与第二载体7的分离；
7）超薄片电性能测试：超薄片放置在多孔的第三载体8上，通过真空吸附固定超薄片，其后进行电学性能测试，其结构如图6所示；
8）超薄片三次贴附载体：将超薄片背面贴附在第二载体7上，其结构如图4所示；
9）超薄片切割：在第二载体7上对超薄片进行切割，其结构如图7所示。
所述的半导体圆片为GaN、SiC、GaAs、InP、Si材料的任意一种；所述第一载体要求物理化学性能稳定，机械强度高，与半导体圆片配套使用的为蓝宝石、玻璃片、硅片、AlN的任意一种；所述第二载体要求能固定超薄片，且解胶后超薄片背面无胶残留，为晶圆切割常规支撑载体如UV膜、蓝膜、钢化膜的任意一种；所述第三载体要求导电性能好、通孔、平整度高，支持相关设备的电性能测试。
所述步骤1) 半导体圆片表面涂覆高温键合剂、第一载体表面涂覆低温键合剂；其中高温键合剂是实现对半导体圆片表面的保护以及提高薄片的机械强度，低温键合机实现圆片、载体片的键合及去键合；半导体圆片、高温键合剂、第一载体、低温键合剂之间粘附性好，不相互反应。
所述低温键合剂软化温度T1低于高温键合剂软化温度T2，但高于半导体圆片键合后到去键合前背面加工过程中的最高加工温度T3；热分离法使用的去键合温度T4介于低温键合剂软化温度T1和高温键合剂软化温度T2之间，即T3<T1<T4<T2。
所述步骤5)超薄片清洗所用试剂为高温键合剂、低温键合剂的专用去除剂。
所述薄片在背面加工过程中分别有第一载体、高温键合剂、第二载体、第三载体支撑，其作用为提高薄片的机械强度，减少裂片率。
所述薄片在背面加工过程中使用的第一载体、第二载体、第三载体均为半导体产线常规尺寸载体，支持相关设备进行批量生产。
对于不需要做在片电性能测试的超薄片完成步骤5)后不需经过步骤6)、7)、8)，直接进行步骤9)；对于只做直流在片电性能测试、不做微波在片电性能测试的超薄片完成步骤5)后不需经过步骤6)、步骤8)，直接在第二载体上进行步骤7)、步骤9)，使流程更简化。
下面以一个具体实施例来对本发明的技术方案作进一步的介绍。
一种用于半导体超薄器件的背面工艺方法，包括以下步骤：
1）圆片键合：将GaAs正面涂覆5~25um厚的高软化温度键合剂（SPACELIQUID FB-3016），蓝宝石表面涂覆5~25um厚的低软化温度键合剂（SPACELIQUID GT-3011）。固化后，在温度为130~140℃、真空度小于5mbar、压力大于2 个大气压的条件下进行120 ~600秒的键合，形成GaAs与蓝宝石的键合体；
2）背面工艺：完成键合的GaAs圆片进行圆片减薄达到目标厚度（通常为50~100um）形成GaAs超薄片键合体，后依次完成背面通孔、背面金属化等常规背面工艺；
3）圆片分离：将GaAs超薄片键合体在温度125~150℃条件下，使SPACELIQUID GT-3011软化，进行GaAs超薄片与蓝宝石在SPACELIQUID GT-3011层面的去键合。此时GaAs超薄片正面完整保留键合前涂覆的SPACELIQUID FB-3016，以及部分SPACELIQUID GT-3011；
4）超薄片二次贴附载体：将去键合后的GaAs超薄片通过贴膜机背面贴附在绷紧的UV膜上；
5）超薄片清洗：将贴膜在UV膜上的GaAs超薄片使用有机膜上清洗机用IPA冲洗120~600秒，去除圆片表面的SPACELIQUID GT-3011、SPACELIQUID FB-3016；
6）超薄片二次分离：将清洗后的GaAs超薄片通过UV解胶机曝光解胶降低UV膜对GaAs片的粘性，其后使用揭膜机实现GaAs超薄片与UV膜的分离；
7）超薄片电性能测试：将GaAs超薄片转移至多孔金属托盘上，通过真空固定后用相关设备进行在片电学性能测试；
8）超薄片三次贴附载体：将做完电学测试的超薄GaAs圆片解真空后通过贴膜机重新贴附在绷紧的UV膜上；
9）超薄片切割：在UV膜上使用相关设备对GaAs超薄片进行晶圆切割。
经过以上步骤实现半导体超薄器件的背面工艺制造，采用本方法制作的超薄芯片具有以下优点：1）超薄片在背面工艺过程中均有载体支撑，背面工艺过程中裂片率低；2）所用载体均为半导体的常规尺寸载体，工艺过程适合设备批量生产，技术成熟度高。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种用于半导体超薄器件的背面工艺方法，其特征在于：包括以下步骤：
1)圆片键合：将正面涂覆高温键合剂的半导体圆片与涂覆低温键合剂的第一载体键合；
2)背面加工：键和后圆片减薄成超薄片，其后依次完成背面通孔、背面金属化等常规背面工艺；
3)圆片分离：通过热分离法使低温键合剂软化，实现超薄片与第一载体的分离；
4)超薄片二次贴附载体：将超薄片背面贴附在第二载体上；
5)超薄片清洗：通过化学试剂去除超薄片表面的低温键合剂和高温键合剂；
6)超薄片二次分离：通过解胶法实现超薄片与第二载体的分离；
7)超薄片电性能测试：超薄片放置在多孔的第三载体上，通过真空吸附固定超薄片，其后进行电学性能测试；
8)超薄片三次贴附载体：将超薄片背面贴附在第二载体上；
9)超薄片切割：在第二载体上对超薄片进行切割。
2.根据权利1所述的一种用于半导体超薄器件的背面工艺方法，其特征在于，所述的半导体圆片为GaN、SiC、GaAs、InP、Si材料的任意一种；所述第一载体要求物理化学性能稳定，机械强度高，与半导体圆片配套使用的为蓝宝石、玻璃片、硅片、AlN的任意一种；所述第二载体要求能固定超薄片，且解胶后超薄片背面无胶残留，为晶圆切割常规支撑载体如UV膜、蓝膜、钢化膜的任意一种；所述第三载体要求导电性能好、通孔、平整度高，支持相关设备的电性能测试。
3.根据权利1所述的一种用于半导体超薄器件的背面工艺方法，其特征在于，所述步骤1)半导体圆片表面涂覆高温键合剂、第一载体表面涂覆低温键合剂；其中高温键合剂是实现对半导体圆片表面的保护以及提高薄片的机械强度，低温键合机实现圆片、载体片的键合及去键合；半导体圆片、高温键合剂、第一载体、低温键合剂之间粘附性好，不相互反应。
4.根据权利1所述的一种用于半导体超薄器件的背面工艺方法，其特征在于，所述低温键合剂软化温度T1低于高温键合剂软化温度T2，但高于半导体圆片键合后到去键合前背面加工过程中的最高加工温度T3；热分离法使用的去键合温度T4介于低温键合剂软化温度T1和高温键合剂软化温度T2之间，即T3<T1<T4<T2。
5.根据权利1所述的一种用于半导体超薄器件的背面工艺方法，其特征在于，所述步骤5)超薄片清洗所用试剂为高温键合剂、低温键合剂的专用去除剂。
6.根据权利1所述的一种用于半导体超薄器件的背面工艺方法，其特征在于，对于不需要做在片电性能测试的超薄片完成步骤5)后不需经过步骤6)、7)、8)，直接进行步骤9)；对于只做直流在片电性能测试、不做微波在片电性能测试的超薄片完成步骤5)后不需经过步骤6)、步骤8)，直接在第二载体上进行步骤7)、步骤9)，使流程更简化。
CN201610706288.3A 2016-08-22 2016-08-22 一种用于半导体超薄器件的背面工艺方法 Active CN106449505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610706288.3A CN106449505B (zh) 2016-08-22 2016-08-22 一种用于半导体超薄器件的背面工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610706288.3A CN106449505B (zh) 2016-08-22 2016-08-22 一种用于半导体超薄器件的背面工艺方法

Publications (2)

Publication Number Publication Date
CN106449505A true CN106449505A (zh) 2017-02-22
CN106449505B CN106449505B (zh) 2019-01-25

Family

ID=58181615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610706288.3A Active CN106449505B (zh) 2016-08-22 2016-08-22 一种用于半导体超薄器件的背面工艺方法

Country Status (1)

Country Link
CN (1) CN106449505B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598011A (zh) * 2018-05-10 2018-09-28 全球能源互联网研究院有限公司 一种逆阻型igbt的制造方法及逆阻型igbt
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN103495908A (zh) * 2013-10-11 2014-01-08 中国科学院微电子研究所 一种对InP基RFIC晶圆进行磁流变减薄抛光的方法
CN105280541A (zh) * 2015-09-16 2016-01-27 中国电子科技集团公司第五十五研究所 一种用于超薄半导体圆片的临时键合方法及去键合方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN103495908A (zh) * 2013-10-11 2014-01-08 中国科学院微电子研究所 一种对InP基RFIC晶圆进行磁流变减薄抛光的方法
CN105280541A (zh) * 2015-09-16 2016-01-27 中国电子科技集团公司第五十五研究所 一种用于超薄半导体圆片的临时键合方法及去键合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598011A (zh) * 2018-05-10 2018-09-28 全球能源互联网研究院有限公司 一种逆阻型igbt的制造方法及逆阻型igbt
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片

Also Published As

Publication number Publication date
CN106449505B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
PH12013000169B1 (en) Semiconductor die singulation method
CN110214369A (zh) 用于键合芯片的方法和装置
US20140134828A1 (en) Semiconductor die singulation method
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
KR101901872B1 (ko) Soi웨이퍼의 제조방법
US9358765B2 (en) Method for coating and bonding substrates
CN109494182A (zh) 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
CN111799178B (zh) 一种超薄晶圆双面电镀铜厚膜工艺
TW200410304A (en) Process for manufacturing thin semiconductor chip
CN102486992A (zh) 一种半导体器件的制造方法
CN106449505B (zh) 一种用于半导体超薄器件的背面工艺方法
CN108231567B (zh) 一种晶背减薄方法及所使用的圆形治具
US8536709B1 (en) Wafer with eutectic bonding carrier and method of manufacturing the same
CN101593676B (zh) 锣形超薄晶圆制备方法和技术
CN103094094B (zh) 一种超薄半导体晶片的制作方法
CN108511384B (zh) 临时键合/解键合的材料及其制备方法和应用
KR101685317B1 (ko) 파워 디바이스의 제조방법
CN111446151A (zh) 一种切割晶粒后批量转移晶粒至蓝膜的方法
CN111524849A (zh) 半导体结构及其制作方法
CN106783719B (zh) 一种不易变形的碳化硅基芯片背面工艺
US8747598B2 (en) Method of forming a permanently supported lamina
CN105280541A (zh) 一种用于超薄半导体圆片的临时键合方法及去键合方法
US8776363B2 (en) Method for supporting semiconductor wafer and wafer supporting assembly
TWI819492B (zh) 晶圓的背面處理方法
CN106783716B (zh) 一种降低易碎基底在半导体制程中破片率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant