CN106449490A - 一种倒装芯片封装设备及控制方法 - Google Patents
一种倒装芯片封装设备及控制方法 Download PDFInfo
- Publication number
- CN106449490A CN106449490A CN201611114635.XA CN201611114635A CN106449490A CN 106449490 A CN106449490 A CN 106449490A CN 201611114635 A CN201611114635 A CN 201611114635A CN 106449490 A CN106449490 A CN 106449490A
- Authority
- CN
- China
- Prior art keywords
- deviation
- chip
- patch
- delta
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000007246 mechanism Effects 0.000 claims abstract description 107
- 238000012545 processing Methods 0.000 claims description 25
- 238000012546 transfer Methods 0.000 claims description 4
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007723 transport mechanism Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种倒装芯片封装设备及控制方法,该封装设备包括:设备本体;传送机构,用于吸附芯片并将芯片传递至第一预设位置;贴片机构,用于吸附在处于第一预设位置上的传送机构上的芯片,并携带芯片至目标位置进行贴片;第一相机,固定设置于设备本体上,用于确定芯片在贴片机构上的第一位置偏差;第二相机,固定设置于贴片机构上、用于识别目标位置并在贴片机构完成贴片后,确定芯片在贴片位置上的第一贴片偏差,第一贴片偏差为芯片的实际贴装位置与目标位置之间的偏差。本发明解决了键合头装置由于高速运动,产生一定的热误差,影响贴片精度的问题。
Description
技术领域
本发明涉及半导体封装领域,特别涉及一种倒装芯片封装设备及控制方法。
背景技术
随着电子信息技术的迅速发展,消费者需要更小的便携式电子产品,使得先进的封装和互连技术正在超越传统技术。先进封装技术把半导体封装和组装技术融为一体以降低产品价格、改进性能、提高密度以及减小产品尺寸,这使得倒装芯片半导体封装的市场需求正迅速增长。倒装芯片封装是一种先进的芯片互连技术,具有高密度、高性能和轻量化的特点,满足智能手机和平板电脑等消费电子产品的发展要求,在焊球阵列封装(Ball GridArray,BGA)和芯片尺寸封装(Chip Scale Package,CSP)等领域中都得到了广泛的应用,这使得倒装芯片半导体封装的市场需求正迅速增长。倒装芯片技术是半导体芯片以凸点阵列结构与基板直接键合互连的一种封装工艺方法,与传统的引线键合技术相比具有许多明显的优点,包括:优越的电学及热学性能,高I/O引脚数,封装尺寸小等,因而其近年来正逐步成为高端器件及高密度封装领域中经常采用的封装形式。
倒装芯片工艺中的键合头装置是芯片封装的关键部件,键合头装置直接影响到芯片封装的可靠性和精度。但是该装置在高速运转中,由于高速运动,电机以及机械部件的温度会升高,从而使相关部件产生热变性,产生一定的热误差,影响贴片精度。
发明内容
本发明提供了一种倒装芯片封装设备及控制方法,其目的是为了解决键合头装置由于高速运动,产生一定的热误差,影响贴片精度的问题。
为了达到上述目的,本发明的实施例提供了一种倒装芯片封装设备,该封装设备包括:设备本体;
传送机构,用于吸附芯片并将芯片传递至第一预设位置;
贴片机构,用于吸附在处于第一预设位置上的传送机构上的芯片,并携带芯片至目标位置进行贴片;
第一相机,固定设置于设备本体上,用于确定芯片在贴片机构上的第一位置偏差;
第二相机,固定设置于贴片机构上、用于识别目标位置并在贴片机构完成贴片后,确定芯片在贴片位置上的第一贴片偏差,第一贴片偏差为芯片的实际贴装位置与目标位置之间的偏差;其中,
贴片机构在携带芯片至目标位置之后,根据第一位置偏差和预设的第二贴片偏差进行补偿并进行贴片。
优选地,贴片机构对芯片进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,第一位置偏差为(ΔA1,ΔB1,Δθ1),第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为第一位置偏差的横向偏差,ΔB1为第一位置偏差的纵向偏差,Δθ1为第一位置偏差的围绕Z轴的角度偏差;
ΔA2为第二贴片偏差的横向偏差,ΔB2为第二贴片偏差的纵向偏差,Δθ2为第二贴片偏差的围绕Z轴的角度偏差。
优选地,该封装设备还包括:
第三相机,用于确定芯片在传送机构上的第二位置偏差,并将第二位置偏差发送给贴片机构;
贴片机构还用于在吸附在处于第一预设位置上的传送机构上的芯片之前,根据第二位置偏差进行偏差补偿。
优选地,第一位置偏差为芯片的中心与贴片机构的吸嘴中心之间的位置偏差,第二位置偏差为芯片的中心与传送机构的吸嘴中心之间的位置偏差。
优选地,该封装设备还包括:
对位标记模块,固定设置于设备本体上,用于显示贴片机构进行贴片时,第二相机的对位标记。
优选地,第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;其中,根据以下公式进行预设的数据处理:
其中,N为上一个周期贴片机构进行贴片的次数(N>2),ΔX为第二贴片偏差的横坐标;ΔX1,ΔX2,…,ΔXn为上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为第二贴片偏差的纵坐标;ΔY1,ΔY2,…,ΔYn为上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。
优选地,该封装设备还包括:
数据处理模块,用于对本循环周期的第一贴片偏差进行预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
为了实现上述目的,本发明的实施例还提供了一种倒装芯片封装设备的控制方法,应用于上述倒装芯片封装设备,该方法包括:
将芯片传递至第一预设位置;
吸附处于第一预设位置上的芯片并确定吸附后的第一位置偏差,携带芯片至目标位置,并根据第一位置偏差以及预设的第二贴片偏差进行补偿后进行贴片;
贴片完成后,确定芯片在贴片位置上的第一贴片偏差,第一贴片偏差为芯片的实际贴装位置与目标位置之间的偏差。
优选地,贴片机构对芯片进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,第一位置偏差为(ΔA1,ΔB1,Δθ1),第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为第一位置偏差的横向偏差,ΔB1为第一位置偏差的纵向偏差,Δθ1为第一位置偏差的围绕Z轴的角度偏差;
ΔA2为第二贴片偏差的横向偏差,ΔB2为第二贴片偏差的纵向偏差,Δθ2为第二贴片偏差的围绕Z轴的角度偏差。
优选地,吸附处于第一预设位置上的芯片的步骤之前,还包括:
确定芯片在第一预设位置上的第二位置偏差,并根据第二位置偏差进行补偿。
优选地,第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;
其中,根据以下公式进行预设的数据处理:
其中,N为上一个周期贴片机构进行贴片的次数(N>2),ΔX为第二贴片偏差的横坐标;ΔX1,ΔX2,…,ΔXn为上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为第二贴片偏差的纵坐标;ΔY1,ΔY2,…,ΔYn为上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。
优选地,该方法还包括:
对本循环周期的第一贴片偏差进行预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
本发明的上述方案至少包括以下有益效果:
本发明提供的倒装芯片封装设备及控制方法,在贴片的过程中,当芯片位于传送机构上时,首先通过第三相机获取第二位置偏差,当传送机构与贴片机构交接时,根据第二位置偏差调节交接位置;当贴片机构吸附芯片运行至第二位置时,通过第一相机确定芯片在贴片机构上的第一位置偏差;当贴片机构运行至第三位置时,通过第一位置偏差与预设的第二贴片偏差,确定补偿值进行补偿贴片,并通过第二相机确定第一贴片偏差,形成一个负反馈系统,保证贴片精度;本发明通过测量贴片精度对生产过程进行实时监控,可以保证设备或者材料在出现问题时及时发现,保证了产品质量,同时通过对热变形误差进行补偿,使自动贴片设备在高速运行时,也能够保证很高的精度。本发明解决了键合头装置由于高速运动,产生一定的热误差,影响贴片精度的问题。
附图说明
图1表示本发明的第一实施例提供的倒装芯片封装设备的工作状态示意图之一;
图2表示本发明的第一实施例提供的倒装芯片封装设备的工作状态示意图之二;
图3表示本发明的第一实施例提供的倒装芯片封装设备的对位标记示意图;
图4表示本发明的第一实施例的第一贴片偏差示意图;
图5表示本发明的第二实施例提供的倒装芯片封装设备的控制方法的基本步骤流程图。
附图标记说明:
1、传送机构;2、芯片;3、第一预设位置;4、第二位置;5、目标位置;6、贴片机构;7、第一相机;8、第二相机;9、第三相机;10、对位标记模块;11、基板;12、实际贴装位置;13、第三位置;Δp、第一贴片偏差;Δpx、第一贴片偏差的横向偏差;Δpy、第一贴片偏差的纵向偏差。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
第一实施例
参见图1(图1中的多个贴片机构6表示同一个贴片机构6的不同位置),本发明的第一实施例提供了一种倒装芯片封装设备,包括:设备本体;
传送机构1,用于吸附芯片2并将芯片2传递至第一预设位置3;其中,芯片2由传送机构1传递至第一预设位置3后由贴片机构6吸附。
贴片机构6,用于吸附在处于第一预设位置3上的传送机构1上的芯片2,并携带芯片2至目标位置5进行贴片;芯片2在第一预设位置3被贴片机构6吸附,贴片机构6运动到第三位置13,第三位置13为使贴片机构6与芯片2的目标位置5相对的位置,目标位置5即理想贴片位置。
第一相机7,固定设置于设备本体上,用于确定芯片2在贴片机构6上的第一位置偏差;其中,第一相机7设置在图1中贴片机构6处于第二位置4时与贴片机构6相对的位置;优选地,第一位置偏差为芯片2的中心与贴片机构6的吸嘴中心之间的位置偏差,理想状态下,芯片2的中心与贴片机构6的吸嘴中心之间应无偏差,第一位置偏差用于确定芯片2在贴片机构6上所产生的位置偏差。
第二相机8,固定设置于贴片机构6上、用于识别目标位置5并在贴片机构6完成贴片后,确定芯片2在贴片位置上的第一贴片偏差(图1和图4中均以Δp表示第一贴片偏差),第一贴片偏差为芯片2的实际贴装位置12与目标位置5之间的偏差,其中,该设备的基板11上会显示目标位置5,第二相机8在贴片机构6贴片前首先识别目标位置5,但是由于电机运动误差以及机械振动等原因,芯片2贴在基板11上的实际贴装位置12相对于目标位置5会有一定的偏差,该偏差就是第一贴片偏差。
参见图4,图4中第一贴片偏差为Δp,以Δp的横向偏差Δpx、纵向偏差Δpy为例,目标位置5与实际贴装位置12之间的偏差,即第一贴片偏差。
贴片机构6在携带芯片2至目标位置5之后,根据第一位置偏差和预设的第二贴片偏差进行补偿并进行贴片,其中,第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值,进行补偿即朝向偏差值的反方向移动芯片2,以抵消偏差;优选地,贴片机构6对芯片2进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,第一位置偏差为(ΔA1,ΔB1,Δθ1),第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为第一位置偏差的横向偏差,ΔB1为第一位置偏差的纵向偏差,Δθ1为第一位置偏差的围绕Z轴的角度偏差;
ΔA2为第二贴片偏差的横向偏差,ΔB2为第二贴片偏差的纵向偏差,Δθ2为第二贴片偏差的围绕Z轴的角度偏差,根据补偿值的相反数进行偏差补偿。
优选地,第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;其中,根据以下公式进行预设的数据处理:
其中,N为上一个周期贴片机构6进行贴片的次数(N>2),ΔX为第二贴片偏差的横坐标(即横向偏差);ΔX1,ΔX2,…,ΔXn为上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为第二贴片偏差的纵坐标(即纵向偏差);ΔY1,ΔY2,…,ΔYn为上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。ΔX、ΔY、Δθ分别为去除噪声后的均值。
贴片机构6每贴下一颗芯片2后,由第二相机8测量该芯片2的实际贴装位置12与目标位置5的偏差,ΔX(本发明的实施例在此以以X向偏差为例,Y向以及角度偏差的补偿方法与之相同),依次方法连续贴下N颗芯片2(N>2),并记录这N颗芯片2的位置偏差,则贴片机构6的热变形量为:
贴片机构6可以以热变形量ΔX为依据对贴片位置进行补偿,补偿值为kΔX,k为补偿因子,根据零部件的材料以及设备的速度不同可以取0到1之间的任意值。一方面,本发明的实施例可以实时监控贴片精度,另一方面由于该方法是直接根据芯片2的位置偏差来补偿的,因此不仅可以消除贴片机构6热变形所带来的贴片误差,也可以消除其他原因带来的贴片误差。
优选地,该封装设备还包括:
数据处理模块,用于对本循环周期的第一贴片偏差进行预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
具体地,数据处理模块用于对本循环周期的第一贴片偏差按照上述公式进行数据处理,所得的数据作为下一个循环周期的第二贴片偏差。
优选地,该封装设备还包括:
对位标记模块10,固定设置于设备本体上,用于显示贴片机构6进行贴片时,第二相机8的对位标记。
参见图3,图3为对位标记的示意图,由于第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值,为一个经过多次贴片所测得值,这样,在进行贴片初期无法测得第二贴片偏差时,可通过对位标记模块10显示的对位标记对贴片机构6进行粗调。在贴片机构6由第一预设位置3移动到第二位置4时,根据第二相机8与对位标记模块10所显示的对位标记确定贴片机构6是否达到第三位置13;当第二相机8与对位标记刚好吻合时,贴片机构6到达第三位置13。
参见图2,其中,实线所示的结构表示贴片机构6的理想位置,即热变形产生前的位置,而虚线所示的结构为实际位置,即热变形产生后的位置,热变形引起的第二相机8的变形量为Δm,贴片机构6的变形量为Δn,由于第二相机8固定在贴片机构6上,可以认为Δm=Δn。
在设备冷却状态下,用第二相机8识别对位标记的位置为m,设备运行一段时间后,再次使用第二相机8识别对位标记的位置为m’,由于对位标记固定不动,那么第二相机8的热变形量为Δm=m-m';
又因为Δm=Δn,则贴片机构6的热变形量为Δn=m-m';贴片机构6贴片时将该热变形量补偿到贴片位置之中即可。
优选地,该封装设备还包括:
第三相机9,用于确定芯片2在传送机构1上的第二位置4偏差,并将第二位置4偏差发送给贴片机构6;
贴片机构6还用于在吸附在处于第一预设位置3上的传送机构1上的芯片2之前,根据第二位置4偏差进行偏差补偿。其中,第二位置4偏差为芯片2的中心与传送机构1的吸嘴中心之间的位置偏差。传送机构1末端的吸嘴吸取芯片2并将芯片2传送过来,之后芯片2在第三相机9的正下方,第三相机9识别芯片2在传送机构1上的位置偏差。当贴片机构6运动到第一预设位置3时,根据第三相机9的识别结果调整交接位置,保证与传送机构1交接完芯片2后,能够抓取到芯片2的中心位置。
本发明提供的倒装芯片封装设备,在贴片的过程中,当芯片2位于传送机构1上时,首先通过第三相机9获取第二位置4偏差,当传送机构1与贴片机构6交接时,根据第二位置4偏差调节交接位置;当贴片机构6吸附芯片2运行至第二位置4时,通过第一相机7确定芯片2在贴片机构6上的第一位置偏差;当贴片机构6运行至第三位置13时,通过第一位置偏差与预设的第二贴片偏差,确定补偿值进行补偿贴片,并通过第二相机8确定第一贴片偏差,形成一个负反馈系统,保证贴片精度;本发明通过测量贴片精度对生产过程进行实时监控,可以保证设备或者材料在出现问题时及时发现,保证了产品质量,同时通过对热变形误差进行补偿,使自动贴片设备在高速运行时,也能够保证很高的精度。本发明解决了键合头装置由于高速运动,产生一定的热误差,影响贴片精度的问题。
第二实施例
参见图5,本发明的第二实施例提供了一种倒装芯片封装设备的控制方法,应用于上述倒装芯片封装设备,该方法包括:
步骤501,将芯片传递至第一预设位置。
其中,芯片由传送机构传递至第一预设位置后由贴片机构吸附。
步骤502,吸附处于第一预设位置上的芯片并确定吸附后的第一位置偏差,携带芯片至目标位置,并根据第一位置偏差以及预设的第二贴片偏差进行补偿后进行贴片。
其中,第一位置偏差为芯片的中心与贴片机构的吸嘴中心之间的位置偏差,理想状态下,芯片的中心与贴片机构的吸嘴中心之间应无偏差,第一位置偏差用于确定芯片在贴片机构上所产生的位置偏差。第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值,通过第一位置偏差与预设的第二贴片偏差,确定补偿值进行补偿贴片。
步骤503,贴片完成后,确定芯片在贴片位置上的第一贴片偏差,第一贴片偏差为芯片的实际贴装位置与目标位置之间的偏差。
其中,确定第一贴片偏差,形成一个负反馈系统,保证贴片精度。
优选地,贴片机构对芯片进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,第一位置偏差为(ΔA1,ΔB1,Δθ1),第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为第一位置偏差的横向偏差,ΔB1为第一位置偏差的纵向偏差,Δθ1为第一位置偏差的围绕Z轴的角度偏差;
ΔA2为第二贴片偏差的横向偏差,ΔB2为第二贴片偏差的纵向偏差,Δθ2为第二贴片偏差的围绕Z轴的角度偏差。
优选地,吸附处于第一预设位置上的芯片的步骤之前,还包括:
确定芯片在第一预设位置上的第二位置偏差,并根据第二位置偏差进行补偿。
优选地,第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;
其中,根据以下公式进行预设的数据处理:
其中,N为上一个周期贴片机构进行贴片的次数(N>2),ΔX为第二贴片偏差的横坐标;ΔX1,ΔX2,…,ΔXn为上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为第二贴片偏差的纵坐标;ΔY1,ΔY2,…,ΔYn为上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。
优选地,该方法还包括:
对本循环周期的第一贴片偏差进行预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
本发明提供的倒装芯片封装设备的控制方法,在贴片的过程中,当芯片位于传送机构上时,首先获取第二位置偏差,当传送机构与贴片机构交接时,根据第二位置偏差调节交接位置;当芯片运行至第二位置时,确定芯片在贴片机构上的第一位置偏差;当贴片机构运行至第三位置时,通过第一位置偏差与预设的第二贴片偏差,确定补偿值进行补偿贴片,并确定第一贴片偏差,形成一个负反馈系统,保证贴片精度;本发明通过测量贴片精度对生产过程进行实时监控,可以保证设备或者材料在出现问题时及时发现,保证了产品质量,同时通过对热变形误差进行补偿,使自动贴片设备在高速运行时,也能够保证很高的精度。本发明解决了键合头装置由于高速运动,产生一定的热误差,影响贴片精度的问题。
需要说明的是,本发明实施例提供的倒装芯片封装设备是应用上述方法的设备,即上述方法的所有实施例均适用于该设备,且均能达到相同或相似的有益效果。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种倒装芯片封装设备,其特征在于,包括:设备本体;
传送机构,用于吸附芯片并将所述芯片传递至第一预设位置;
贴片机构,用于吸附在处于所述第一预设位置上的所述传送机构上的所述芯片,并携带所述芯片至目标位置进行贴片;
第一相机,固定设置于所述设备本体上,用于确定所述芯片在所述贴片机构上的第一位置偏差;
第二相机,固定设置于所述贴片机构上、用于识别所述目标位置并在所述贴片机构完成贴片后,确定所述芯片在贴片位置上的第一贴片偏差,所述第一贴片偏差为所述芯片的实际贴装位置与所述目标位置之间的偏差;其中,
所述贴片机构在携带所述芯片至所述目标位置之后,根据所述第一位置偏差和预设的第二贴片偏差进行补偿并进行贴片。
2.根据权利要求1所述的倒装芯片封装设备,其特征在于,所述贴片机构对所述芯片进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,所述第一位置偏差为(ΔA1,ΔB1,Δθ1),所述第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为所述第一位置偏差的横向偏差,ΔB1为所述第一位置偏差的纵向偏差,Δθ1为所述第一位置偏差的围绕Z轴的角度偏差;
ΔA2为所述第二贴片偏差的横向偏差,ΔB2为所述第二贴片偏差的纵向偏差,Δθ2为所述第二贴片偏差的围绕Z轴的角度偏差。
3.根据权利要求1所述的倒装芯片封装设备,其特征在于,还包括:
第三相机,用于确定所述芯片在所述传送机构上的第二位置偏差,并将所述第二位置偏差发送给所述贴片机构;
所述贴片机构还用于在吸附在处于所述第一预设位置上的所述传送机构上的所述芯片之前,根据所述第二位置偏差进行偏差补偿。
4.根据权利要求3所述的倒装芯片封装设备,其特征在于,所述第一位置偏差为所述芯片的中心与所述贴片机构的吸嘴中心之间的位置偏差,所述第二位置偏差为所述芯片的中心与所述传送机构的吸嘴中心之间的位置偏差。
5.根据权利要求1所述的倒装芯片封装设备,其特征在于,还包括:
对位标记模块,固定设置于所述设备本体上,用于显示所述贴片机构进行贴片时,所述第二相机的对位标记。
6.根据权利要求1所述的倒装芯片封装设备,其特征在于,所述第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;其中,根据以下公式进行所述预设的数据处理:
其中,N为所述上一个周期所述贴片机构进行贴片的次数(N>2),ΔX为所述第二贴片偏差的横坐标;ΔX1,ΔX2,…,ΔXn为所述上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为所述第二贴片偏差的纵坐标;ΔY1,ΔY2,…,ΔYn为所述上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为所述第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为所述上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。
7.根据权利要求6所述的倒装芯片封装设备,其特征在于,还包括:
数据处理模块,用于对本循环周期的第一贴片偏差进行所述预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
8.一种倒装芯片封装设备的控制方法,应用于如权利要求1至7中任一项所述的倒装芯片封装设备,其特征在于,所述方法包括:
将芯片传递至第一预设位置;
吸附处于所述第一预设位置上的所述芯片并确定吸附后的第一位置偏差,携带所述芯片至目标位置,并根据所述第一位置偏差以及预设的第二贴片偏差进行补偿后进行贴片;
贴片完成后,确定所述芯片在贴片位置上的第一贴片偏差,所述第一贴片偏差为所述芯片的实际贴装位置与所述目标位置之间的偏差。
9.根据权利要求8所述的方法,其特征在于,所述贴片机构对所述芯片进行补偿时的补偿值为(ΔA1+ΔA2,ΔB1+ΔB2,Δθ1+Δθ2),其中,所述第一位置偏差为(ΔA1,ΔB1,Δθ1),所述第二贴片偏差为(ΔA2,ΔB2,Δθ2);其中,
ΔA1为所述第一位置偏差的横向偏差,ΔB1为所述第一位置偏差的纵向偏差,Δθ1为所述第一位置偏差的围绕Z轴的角度偏差;
ΔA2为所述第二贴片偏差的横向偏差,ΔB2为所述第二贴片偏差的纵向偏差,Δθ2为所述第二贴片偏差的围绕Z轴的角度偏差。
10.根据权利要求8所述的方法,其特征在于,所述吸附处于所述第一预设位置上的所述芯片的步骤之前,还包括:
确定所述芯片在所述第一预设位置上的第二位置偏差,并根据所述第二位置偏差进行补偿。
11.根据权利要求8所述的方法,其特征在于,所述第二贴片偏差为预设的上一个循环周期的第一贴片偏差经过预设的数据处理后的数值;
其中,根据以下公式进行所述预设的数据处理:
其中,N为所述上一个周期所述贴片机构进行贴片的次数(N>2),ΔX为所述第二贴片偏差的横坐标;ΔX1,ΔX2,…,ΔXn为所述上一个循环周期的所有的第一贴片偏差的横坐标,且ΔXMAX为其中的最大值,ΔXMIN为其中的最小值;
ΔY为所述第二贴片偏差的纵坐标;ΔY1,ΔY2,…,ΔYn为所述上一个循环周期的所有的第一贴片偏差的纵坐标,且ΔYMAX为其中的最大值,ΔYMIN为其中的最小值;
Δθ为所述第二贴片偏差的围绕Z轴的角度偏差;Δθ1,Δθ2,…,Δθn为所述上一个循环周期的所有的第一贴片偏差的围绕Z轴的角度偏差,且ΔθMAX为其中的最大值,ΔθMIN为其中的最小值。
12.根据权利要求11所述的方法,其特征在于,还包括:
对本循环周期的第一贴片偏差进行所述预设的数据处理得到数值,作为下一个循环周期的第二贴片偏差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611114635.XA CN106449490B (zh) | 2016-12-07 | 2016-12-07 | 一种倒装芯片封装设备及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611114635.XA CN106449490B (zh) | 2016-12-07 | 2016-12-07 | 一种倒装芯片封装设备及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106449490A true CN106449490A (zh) | 2017-02-22 |
CN106449490B CN106449490B (zh) | 2019-05-24 |
Family
ID=58217389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611114635.XA Expired - Fee Related CN106449490B (zh) | 2016-12-07 | 2016-12-07 | 一种倒装芯片封装设备及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106449490B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155127A (zh) * | 2017-12-27 | 2018-06-12 | 昆山思雷电子科技有限公司 | 一种固晶辅助设备及固晶机 |
CN108470698A (zh) * | 2018-03-27 | 2018-08-31 | 唐人制造(宁波)有限公司 | 一种工件对准贴装装置及其方法 |
CN109839389A (zh) * | 2018-09-13 | 2019-06-04 | 深圳市卓精微智能机器人设备有限公司 | 一种基于ccd视觉针对不同封装芯片的快速检测方法 |
CN111453411A (zh) * | 2020-04-17 | 2020-07-28 | 华兴源创(成都)科技有限公司 | 液晶显示模组传输对位方法及系统 |
CN112867386A (zh) * | 2019-11-27 | 2021-05-28 | 苏州旭创科技有限公司 | 自动贴片装置及其吸嘴和自动贴片方法 |
CN113257708A (zh) * | 2020-02-11 | 2021-08-13 | 欧菲影像技术(广州)有限公司 | 芯片倒装封装设备及芯片的倒装方法 |
CN114005778A (zh) * | 2021-12-24 | 2022-02-01 | 湖北三维半导体集成创新中心有限责任公司 | 键合系统和键合补偿方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050230826A1 (en) * | 2004-03-22 | 2005-10-20 | Naotaka Tanaka | Semiconductor device and multilayer substrate therefor |
CN1988121B (zh) * | 2005-12-22 | 2011-03-16 | 欧瑞康封装设备有限公司,施泰因豪森 | 用于在基板上安装倒装芯片的方法 |
CN102760678A (zh) * | 2011-04-28 | 2012-10-31 | 北京中电科电子装备有限公司 | 一种偏置漂移主动纠正系统、方法及引线键合机 |
CN105006445A (zh) * | 2015-06-26 | 2015-10-28 | 北京中电科电子装备有限公司 | 一种倒装芯片键合的预对准系统及方法 |
-
2016
- 2016-12-07 CN CN201611114635.XA patent/CN106449490B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050230826A1 (en) * | 2004-03-22 | 2005-10-20 | Naotaka Tanaka | Semiconductor device and multilayer substrate therefor |
CN1988121B (zh) * | 2005-12-22 | 2011-03-16 | 欧瑞康封装设备有限公司,施泰因豪森 | 用于在基板上安装倒装芯片的方法 |
CN102760678A (zh) * | 2011-04-28 | 2012-10-31 | 北京中电科电子装备有限公司 | 一种偏置漂移主动纠正系统、方法及引线键合机 |
CN105006445A (zh) * | 2015-06-26 | 2015-10-28 | 北京中电科电子装备有限公司 | 一种倒装芯片键合的预对准系统及方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155127A (zh) * | 2017-12-27 | 2018-06-12 | 昆山思雷电子科技有限公司 | 一种固晶辅助设备及固晶机 |
CN108470698A (zh) * | 2018-03-27 | 2018-08-31 | 唐人制造(宁波)有限公司 | 一种工件对准贴装装置及其方法 |
WO2019184628A1 (zh) * | 2018-03-27 | 2019-10-03 | 唐人制造(宁波)有限公司 | 一种工件对准贴装装置及其方法 |
CN109839389A (zh) * | 2018-09-13 | 2019-06-04 | 深圳市卓精微智能机器人设备有限公司 | 一种基于ccd视觉针对不同封装芯片的快速检测方法 |
CN112867386A (zh) * | 2019-11-27 | 2021-05-28 | 苏州旭创科技有限公司 | 自动贴片装置及其吸嘴和自动贴片方法 |
CN113257708A (zh) * | 2020-02-11 | 2021-08-13 | 欧菲影像技术(广州)有限公司 | 芯片倒装封装设备及芯片的倒装方法 |
CN111453411A (zh) * | 2020-04-17 | 2020-07-28 | 华兴源创(成都)科技有限公司 | 液晶显示模组传输对位方法及系统 |
CN114005778A (zh) * | 2021-12-24 | 2022-02-01 | 湖北三维半导体集成创新中心有限责任公司 | 键合系统和键合补偿方法 |
CN114005778B (zh) * | 2021-12-24 | 2022-03-22 | 湖北三维半导体集成创新中心有限责任公司 | 键合系统和键合补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106449490B (zh) | 2019-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106449490B (zh) | 一种倒装芯片封装设备及控制方法 | |
CN106373914B (zh) | 一种芯片键合装置 | |
US9120169B2 (en) | Method for device packaging | |
KR20070066946A (ko) | 플립칩을 기판에 장착하기 위한 방법 | |
US7598729B2 (en) | Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same | |
JP3744251B2 (ja) | 電子部品実装方法 | |
JPWO2002071470A1 (ja) | チップ実装方法およびその装置 | |
JP2001068487A (ja) | チップボンディング方法及びその装置 | |
WO2009125520A1 (ja) | ボンディング装置およびボンディング装置に用いられるボンディング対象の位置認識方法ならびにボンディング対象の位置認識プログラムを記録した記録媒体 | |
TWI429902B (zh) | 電路板的標記檢知及偏移量檢知之方法及其置件方法 | |
KR20150128212A (ko) | 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 | |
US20180032852A1 (en) | Method for the manufacturing of dielectric bridges for contactless identification | |
JP2009054964A (ja) | ウェハ移載装置と、これを有する半導体製造装置 | |
CN112331582B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
KR20070047575A (ko) | 다이 본딩 장치 | |
JP7451259B2 (ja) | 電子部品の実装装置 | |
JP2003060396A (ja) | 電子部品実装装置および電子部品実装方法 | |
KR101171985B1 (ko) | 비전 시스템을 구비한 피씨비용 디스펜서 | |
JP2001338946A (ja) | チップ実装方法 | |
JP5516684B2 (ja) | ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置 | |
JP5362404B2 (ja) | 半導体集積回路装置の製造方法 | |
KR102514598B1 (ko) | 플립칩 실장장치 | |
JP2006032987A (ja) | ボンディング装置および半導体集積回路装置の製造方法 | |
US7534703B2 (en) | Method for bonding semiconductor chip | |
JP4083533B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190524 Termination date: 20211207 |
|
CF01 | Termination of patent right due to non-payment of annual fee |