CN106415704B - 有源矩阵基板及显示面板 - Google Patents

有源矩阵基板及显示面板 Download PDF

Info

Publication number
CN106415704B
CN106415704B CN201580030210.8A CN201580030210A CN106415704B CN 106415704 B CN106415704 B CN 106415704B CN 201580030210 A CN201580030210 A CN 201580030210A CN 106415704 B CN106415704 B CN 106415704B
Authority
CN
China
Prior art keywords
neta
line
control signal
tft
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580030210.8A
Other languages
English (en)
Other versions
CN106415704A (zh
Inventor
西山隆之
田中耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106415704A publication Critical patent/CN106415704A/zh
Application granted granted Critical
Publication of CN106415704B publication Critical patent/CN106415704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种有源矩阵基板包括栅极线群、源极线群、被配置于显示区域的像素电极以及被形成于显示区域内的栅极线驱动电路(11)。栅极线驱动电路(11)具有存储用于控制栅极线电压电平的电压的存储布线，用于根据存储布线的电压控制栅极线的电压电平的输出部(U1)，用于根据从其他栅极线被输入的信号改变存储布线电压的存储电压供给部(U2)以及用于根据控制信号将所述存储布线的电压变成预定电平的存储电压调整部(U3)。输出部(U1)、存储电压供给部(U2)和存储电压调整部(U3)沿栅极线被排列设置，输出部(U1)被配置于由存储电压调整部(U3)所夹的位置。

Description

有源矩阵基板及显示面板
技术领域
本发明涉及一种有源矩阵基板及一种显示面板。
背景技术
以往，栅极驱动器和源极驱动器被形成在矩形的有源矩阵基板的相邻的两条边的显示面板已习知。如果切断这样的有源矩阵基板的端部，由于被设置在端部的栅极驱动器或源极驱动器会被切断，显示面板将变成无法驱动。因此，切断矩形的有源矩阵基板，以制作非矩形的异形面板是困难的。
于是，现有的异形面板有时采用沿着非矩形的像素区域(显示区域)的边缘配置驱动器的结构。例如，下述特表2005-528644号公报中公开的显示装置中，行驱动电路部和列驱动电路部沿着形成非矩形外形的阵列的外周被交替设置。作为其他的例子，以下美国发明申请公开第2008/0018583号说明书中，公开了具有非矩形外形的显示像素的阵列被配置在基板上的显示装置。该显示装置有被连接于各行像素的行导线(raw conductor)、被连接于各列像素的列导线(column conductor)，以及被连接于各行导线、且被引出至阵列外侧的导线(spur)。作为更进一步的例子，下述特许第5299730号公报中，公开将像素电路和、向像素电路输出扫描信号的单位像素的组以一笔画成的方式配置成若干组，形成显示区域的几乎全区域的显示装置。
现有技术文献
专利文献1：特表2005-528644号公报
专利文献2：美国发明申请公开第2008/0018583号说明书
专利文献3：特许第5299730号公报
发明的概要
发明要解决的问题
上述以往的结构中，都与异形面板的形状相配合，特别是，需要设计驱动器。为此，装置的结构以及控制变得复杂。其结果，产品的制造花费的费用和时间增大。另外，即使在现有的矩形面板中，有源矩阵基板中的布线的一部分被切断的情况下，对面板的驱动动作也会产生影响。
本申请公开了可以抑制由有源矩阵基板中的布线的切断引起的异常动作的结构。
解决问题的手段
本发明的一实施方式中的有源矩阵基板包括，含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，被配置于所述显示区域且被连接于所述栅极线和所述源极线的像素电极，被形成于所述显示区域内、且根据从所述显示区域外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路。所述栅极线驱动电路具有，存储用于控制所述栅极线的电压电平的电压的存储布线、根据所述存储布线的电压控制所述栅极线的电压电平的输出部、根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部、根据所述控制信号将所述存储布线的电压变成预定电平的至少两个存储电压调整部。所述输出部、所述存储电压供给部以及所述存储电压调整部，沿所述栅极线在所述第一方向排列配置，所述第一方向中所述输出部被配置于由两个所述存储电压调整部所夹的位置。
发明的效果
根据本发明的公开，可以抑制由有源矩阵基板中的布线的切断引起的异常动作。
附图的简单的说明
图1是表示本实施方式的液晶显示装置的概略结构的俯视图。图2是表示有源矩阵基板20a的概略结构的俯视图。
图3是表示有源矩阵基板20a和被连接于有源矩阵基板20a的各部的概略结构的俯视图。
图4是表示栅极驱动器11的等效电路的一个例子的图。
图5是表示配置图4中所示的栅极驱动器11于显示区域的情况下的电路结构例子的图。
图6是表示图4和图5中所示的栅极驱动器11的工作时的信号的波形的一个例子的时序图。
图7是表示被配置于栅极驱动器11中的输出部U1、以及netA下拉部U3的位置关系的图。
图8A是表示图5中所示的栅极驱动器11的切断例的图。
图8B是表示图5中所示的栅极驱动器11的切断例的图。
图9A是表示不含图7中所示的结构的栅极驱动器的切断例的图。
图9B是表示不含图7中所示的结构的栅极驱动器的切断例的图。
图10A是表示不含图7中所示的结构的栅极驱动器的其他切断例的图。
图10B是表示不含图7中所示的结构的栅极驱动器的其他切断例的图。
图10C是表示不含图7中所示的结构的栅极驱动器的其他切断例的图。
图11是表示栅极驱动器11由于切断发生误动作的情况的例子的时序图。
图12A是表示实施方式2中栅极驱动器11的电路块的配置例子的图。
图12B是表示实施方式2中栅极驱动器11的电路块的配置例子的图。
图12C是表示实施方式2中栅极驱动器11的电路块的配置例子的图。
图12D是表示实施方式2中栅极驱动器11的电路块的配置例子的图。
图13是表示图12A中所示的配置的电路结构例子的图。
图14A是表示图12A和图13中所示的结构的栅极驱动器11的左侧的切断例的图。
图14B是表示图12A和图13中所示的结构的栅极驱动器11的右侧的切断例的图。
图15是为了说明有源矩阵基板的切断形态与对显示品质的影响的图。
图16是表示配置输出部U1于由netA上拉部U2以及netA下拉部U3的二者所夹位置情况下的切断例的图。
图17是表示配置输出部U1于由netA上拉部U2以及netA下拉部U3的二者所夹位置情况下的切断例的图。
图18是表示实施方式3的栅极驱动器的结构例的图。
图19是表示省略了netB的栅极驱动器的电路的一个例子的等效电路图。
图20是表示图19中所示的栅极驱动器的工作时的信号波形的例子的时序图。
图21是表示配置图19中所示的栅极驱动器11于显示区域的情况下的电路结构的例子的图。
图22是表示配置图19中所示的栅极驱动器11于显示区域的情况下的电路结构的例子的图。
图23是表示包括本实施方式的栅极驱动器的有源矩阵基板的切断例的图。
图24是表示实施方式4中的netA的配置的一个例子的图。
图25A是表示通过输出部U1的TFT-F被相互连接的栅极线和netA之间的关系的图。
图25B是表示通过输出部U1的TFT-F被相互连接的栅极线和netA之间的关系的图。
图26是表示通过TFT-F被连接于栅极线GLn的netA相对于栅极线GLn，被配置于与端子部相反一侧的情况下的例子的图。
图27A是表示以切断线s3切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27B是表示以切断线s4切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27C是表示以切断线s5切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27D是表示以切断线s6切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27E是表示以切断线s7切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27F是表示以切断线s8切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27G是表示以切断线s9切断包括图25的结构的有源矩阵基板的情况的例子的图。
图27H是表示以切断线s10切断包括图25的结构的有源矩阵基板的情况的例子的图。
图28是表示实施方式5中的TFT-A与控制信号线17的配置例的图。
图29是表示驱动器配置区域的一个例子的图。
图30是表示显示区域AA以及驱动器配置区域的一个例子的图。
图31是表示被连接于TFT的控制信号线的分岔位于TFT更外侧，控制线被连接于与TFT的端子部相反一侧的结构的图。
实施发明的形态
本发明的一实施方式中有源矩阵基板包括，含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，被配置于所述显示区域、且被连接于所述栅极线和所述源极线的像素电极，被形成于所述显示区域内、且根据从所述显示区域外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路。所述栅极线驱动电路具有，存储用于控制所述栅极线的电压电平的电压的存储布线、根据所述存储布线的电压控制所述栅极线的电压电平的输出部、根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部、根据所述控制信号将所述存储布线的电压变成预定电平的至少两个存储电压调整部。所述输出部、所述存储电压供给部以及所述存储电压调整部，沿所述栅极线在所述第一方向被排列配置，所述第一方向中所述输出部被设置于由两个所述存储电压调整部所夹的位置。
上述结构中，栅极线驱动电路被配置在显示区域内。即，没有必要将栅极线驱动电路设置在形成显示区域的外形的边的外侧。为此，显示区域外形的形状设计自由度上升。另外，栅极线驱动电路的输出部，存储电压供给部以及存储电压调整部沿着栅极线排列配置。第一方向中输出部被配置成由两个存储电压调整部所夹。由此，即使是在栅极线驱动电路的一部分被切断的情况下，栅极线驱动电路的异常动作变得难以发生。因此，可以抑制由有源矩阵基板中的布线的切断引起的异常动作。
例如，即使被配置成夹输出部的存储电压调整部的其中一个被切断，由于另一个存储电压调整部保留下来，正常工作是可能的。在输出部或存储电压供给部被切断，该功能被损坏的情况下，由于保留有任何一个的存储电压调整部，栅极线驱动电路可以正常地停止动作。这种情况下，错误的信号不会从栅极线驱动电路被输出至栅极线。
在上述有源矩阵基板中，所述栅极线驱动电路，可以至少有两个所述存储电压供给部。所述第一方向中，所述输出部可以配置于由两个所述存储电压供给部所夹的位置。由此，即使夹输出部的存储电压供给部的其中一个被切断，由于另一个存储电压供给部保留下来，可以继续正常动作。因此，对于更加多样的切断图形保持正常工作成为可能。
上述有源矩阵基板中，所述存储布线的结构可以为沿所述栅极线在所述第一方向延伸形成，多个所述栅极线驱动电路被连接于所述存储布线。由此，可以在存储布线的延伸方向上，使多个栅极线驱动电路分散配置。为此，即使存储布线的一部分被切断，借由多个栅极线驱动电路内的其中一部分，可以继续正常工作的可能性高。其结果，由切断引起的栅极线驱动电路的误动作变得难以发生。
所述有源矩阵基板，可以进一步包括，向所述栅极线驱动电路供给所述控制信号的控制信号线，被设置于位于所述栅极线驱动电路被配置的驱动器配置区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部。所述栅极线驱动电路具有被连接于所述控制信号线的开关元件，所述开关元件的结构可以为，在驱动器配置区域的内侧或在所述第一端子部侧与从所述控制信号线分岔且从所述驱动器配置区域的内侧朝向外侧延伸的线连接。
在该结构中，穿过驱动器配置区域的切断线外侧被切下的情况下，开关元件被切去，控制信号线容易保留。另外，切断线内侧被切下的情况下，由于输出部在驱动器配置区域中被存储电压调整部所夹，输出部因切断被切下的可能性高。因此，切断后，由控制信号引起的开关元件的错误动作影响其他的布线变得很难发生。即，由于切断引起的异常动作变得更难发生。
本发明的实施方式中的有源矩阵基板包括，含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，被配置于所述显示区域、且被连接于所述栅极线和所述源极线的像素电极，被形成于所述显示区域内、且根据从所述显示区域的外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路。所述栅极线驱动电路具有，存储用于控制所述栅极线的电压电平的电压的存储布线、根据所述存储布线的电压控制所述栅极线的电压电平的输出部、根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部、根据所述控制信号将所述存储布线的电压变成预定电平的至少两个存储电压调整部。所述存储布线沿所述栅极线在所述第一方向延伸形成，多个的所述栅极驱动电路被连接于所述存储布线。借由该结构，可以在存储布线的延伸方向上，使得多个栅极线驱动电路分散配置。为此，由于切断引起的栅极线驱动电路的误动作变得更难发生。
上述有源矩阵基板，可以进一步包括，向所述栅极线驱动电路供给所述控制信号的控制信号线，被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部，与所述第一端子部设置于相同的边、且被连接于所述源极线群的第二端子部。
通过上述结构，通过被形成于显示区域内的栅极线驱动部，根据自被设置于边框区域的一边的第一端子部提供供给的控制信号可以依次控制各栅极线的电压。另外，在各源极线中，数据信号自被设置于与第一端子部相同的边上的第二端子部供给。从而，为了连接栅极线驱动电路与栅极线的布线没有必要沿边框区域形成。另外，因为从边框区域的一边数据信号和控制线号被分别供给至源极线和栅极线驱动部，关于其他边可以获得窄边框化。其结果，可以提高有源矩阵基板的设计等的自由度。
上述有源矩阵基板可以进一步包括，向所述栅极线驱动电路供给所述控制信号的控制信号线，被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部。这种情况下，所述存储布线被配置于所述栅极线与设置有所述第一端子的边之间，所述存储布线通过所述输出部被连接于所述栅极线的。由此，即使以穿过存储布线，栅极线以及控制信号线的切断线切断他们，由控制信号线的影响引起的错误信号变得难以从存储布线传向栅极线。因此，由于切断引起的异常动作变得难以发生。
所述输出部包括被连接于所述存储布线与所述栅极线之间的开关元件，该开关元件的电极被连接于所述存储布线，以使该开关元件的电极的外形的一条边的构成可以为沿着所述存储布线的延伸方向。即，开关元件与所述存储布线之间的连接布线中可以为不含有分岔构成。由此，开关元件与存储布线之间的连接布线被切断，开关元件的端子变成浮置电位的事态变得难以发生。为此，由于切断引起的异常动作变得难以发生。
上述有源矩阵基板可以进一步包括，向所述栅极线驱动电路供给所述控制信号的控制信号线，被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部。这种情况下，所述栅极线驱动电路具有被连接于所述控制信号线的开关元件，所述开关元件的结构可以为，在显示区域的内侧或所述第一端子部侧与从所述控制信号线的在所述第二方向延伸的线开始分岔且从所述显示区域的内侧朝向外侧延伸的线连接。
在这个结构中，以穿过开关元件的周边的切断线被切断的情况下，变成控制信号线和开关元件之间被切断或开关元件和控制信号线以外的连接被切断的状态。因此，切断后显示区域的内侧中保留的部分中，由于控制信号引起的开关元件的错误动作对其他布线的影响变得难以发生。因此，由切断引起的异常动作变得难以发生。
所述栅极线群之中，至少一部分的栅极线群可以比在所述显示区域中所述栅极线延伸的第一方向的的最大宽度短。由此，非矩形的异形面板可以实现。
本发明的一实施方式中有源矩阵基板包括，含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，被配置于所述显示区域、且被连接于所述栅极线和所述源极线的像素电极，被形成于所述显示区域内、且根据从所述显示区域的外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路。所述栅极线驱动电路具有存储用于控制所述栅极线的电压电平的电压的存储布线、包括被连接于所述存储布线与所述栅极线之间且根据所述存储布线的电压切换所述栅极线的电压电平的第一开关元件的输出电路包括被连接于所述存储布线与其他的栅极线之间且根据被从所述其他的栅极线输入的信号使得所述存储布线的电压变化的第二开关元件的存储电压供给电路、包括被连接于供给所述控制信号的控制信号线与所述存储布线之间且根据所述控制信号将存储布线的电压变成预定电平的第三开关元件的至少两个存储电压调整电路。所述输出电路，所述存储电压供给电路以及所述存储电压调整电路，沿所述栅极线在所述第一方向被排列配置，所述第一方向中，所述输出电路被配置于由两个所述存储电压调整电路所夹的位置。
本发明的一实施方式中有源矩阵基板包括所述栅极线、所述栅极线群、所述像素电极以及所述栅极线驱动电路。所述栅极线驱动电路具有存储用于控制所述栅极线的电压电平的电压的存储布线、包括被连接于所述存储布线与所述栅极线之间且根据所述存储布线的电压切换所述栅极线的电压电平的第一开关元件的输出电路、包括被连接于所述存储布线与其他的栅极线之间且根据被从所述其他的栅极线输入的信号使得所述存储布线的电压变化的第二开关元件的存储电压供给电路、包括被连接于供给所述控制信号的控制信号线与所述存储布线之间且根据所述控制信号将存储布线的电压变成预定电平的第三开关元件的存储电压调整电路。所述输出电路，所述存储电压供给电路以及所述存储电压调整电路，沿所述栅极线在所述第一方向被排列配置，所述第一方向中，所述输出电路被配置于由两个所述存储电压调整电路所夹的位置。所述存储布线沿所述栅极线在所述第一方向延伸形成。多个所述栅极线驱动电路被连接于所述存储布线。
上述结构中，栅极线驱动电路被配置于显示区域内。因此，显示区域外形的形状设计自由度提高。另外，栅极线驱动电路的输出电路，存储电压供给电路以及存储电压调整电路沿栅极线被排列配置。输出电路被配置成在第一方向被两个存储电压调整电路所夹的样子。由此，即使在栅极线驱动电路的一部分被切断的情况下，栅极线驱动电路的异常动作变得难以发生。
包含上述有源矩阵基板、对向基板、所述有源矩阵基板与所述对向基板之间所夹持的液晶层的显示面板也被包含在本发明的实施方式中。
以下，参照附图，详细说明本发明的实施方式。图中相同或相当的部分中标注同一符号其说明不再重复。且，为了使说明易于理解，以下参照附图中，或结构被简略化或模式化表示，或一部分的结构部件被省略。另外，各图中被表示的结构部件的尺寸比不一定表示了实际的尺寸比。
<实施方式1>
(液晶显示装置的结构)
图1是表示本实施方式的液晶显示装置的概略结构的俯视图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4以及电源5。显示面板2具有有源矩阵基板20a、对向基板20b、被这些基板夹持的液晶层(图示省略)。虽然在图1中省略了图示，在有源矩阵基板20a的下侧与对向基板20b的上侧被设置有偏光板。对向基板20b被形成有黑矩阵、红(R)、绿(G)、蓝(B)三色的彩色滤光片和公共电极(图示均省略)。
如图1所示，显示面板2，在纸面上左右的上端部分被形成为圆弧状。即，从与显示面板2的基板垂直的方向看到的外形是非矩形。显示面板2的有源矩阵基板20a被电性连接于源极驱动器3。显示控制电路4被电性连接于显示面板2、源极驱动器3及电源5。显示控制电路4向源极驱动器3和被形成于有源矩阵基板20a的后述栅极驱动器(栅极线驱动电路的一个例子)输出控制信号。控制信号中含有用于在显示面板2中显示图像的复位信号(CLR)、时钟信号(CKA、CKB)、数据信号等。电源5电性连接于显示面板2、源极驱动器3、及显示控制电路4，分别向他们供给电源电压信号。
(有源矩阵基板的结构)
图2是表示有源矩阵基板20a的概略结构的俯视图。如图2所示，在有源矩阵基板20a中的左右的上端部分被形成为圆弧状。即，从与有源矩阵基板20a的基板面垂直的方向看到的外形是非矩形。在有源矩阵基板20a中，从X轴方向的一端到另一端，栅极线13G群被以一定的间隔大致平行地形成。栅极线13G群中，形成圆弧状部分的一部分的栅极线群13G_a比有源矩阵基板20a中的栅极线的最大长度短。另外，栅极线的最大长度可以与有源矩阵基板20a中的X轴方向的最大宽度Imax大致相同。例如，栅极线群13G_a以外的栅极线群13G_b可以比最大长度Imax短或做成与最大长度Imax大致相同的长度。
另外，如图2所示，源极线15S群被形成为与栅极线13G群相交。栅极线13G群在行方向(横方向)上延伸形成，源极线15S群在列方向(竖方向)上延伸形成。由此，栅极线13G群和源极线15S群被配置成行列状。由栅极线13G和源极线15S所包围的区域形成一个像素，所有像素区域作为显示面板2的显示区域。即，图像通过像素被表示的领域作为显示区域。各像素中，被设置有被连接于栅极线13G和源极线15S的像素电极。
图3是表示省略了源极线15S的图示的有源矩阵基板20a和被连接于有源矩阵基板20a各部的概略结构的俯视图。如图3的例子所示，栅极线13G之间，也就是说，显示区域内被形成有栅极驱动器11。栅极驱动器11是根据从显示区域的外侧被供给的控制信号，控制栅极线13G的电压电平的栅极线驱动电路的一个例子。这个例子中，GL1、GL2、……GLK的栅极线13G各自连接有四个栅极驱动器11，GLN-m～GLN的栅极线13G各自连接有两个栅极驱动器11。
有源矩阵基板20a的显示区域中，源极驱动器3被设置的边的一侧的边框区域中，形成有端子部12g(第一端子部的一个例子)。端子部12g被连接于控制电路4以及电源5。端子部12g接收由控制电路4以及电源5所输出的控制信号。控制信号中包含有例如，时钟信号(CKA、CKB)，复位信号或电源电压信号等。被输入至端子部12g的时钟信号(CKA、CKB)以及电源电压信号等的控制信号通过布线15L1被供给至各栅极驱动器11。栅极驱动器11根据被供给的控制信号，对被连接的栅极线13G输出表示选择或非选择的状态的选择信号。
另外，被连接于各段的栅极线13G的栅极驱动器11被连接于上一段的栅极线13G。由此，各段的栅极驱动器11可以将来自上一段的栅极线13G的选择信号作为设定信号接收。即，各段的栅极驱动器11向被连接的栅极线输出选择信号的同时，可以向下一段的栅极线13G输出设定信号。以下的说明中，向一条栅极线13G输出选择信号的动作有时被称为栅极线13G的驱动。
另外，在有源矩阵基板20a中，源极驱动器3被设置的边的一侧的边框区域中，形成有连接源极驱动器3与各源极线15S的端子部12s(第二端子部)。源极驱动器3根据由显示控制电路4所输入的控制信号，向各源极线15S(参照图2)输出数据信号。
如图3所示，本实施方式中，在显示区域中，对GL1～GLN的各栅极线13G，连接多个栅极驱动器11。被连接于同一条栅极线13G的多个栅极驱动器11是同步的，一条栅极线13G被这些栅极驱动器11同时驱动。本实施方式中，为了使栅极驱动器11各自驱动一条栅极线13G的负荷大致均等，以大致相等间隔被连接于栅极线13G。
(栅极驱动器11的结构)
在此，对本实施方式中的栅极驱动器11的结构进行说明。图4是表示被配置于GLn-1和GL的栅极线13G之间，驱动GLn的栅极线13G的一个栅极驱动器11的等效电路的一个例子的图。如图4所示，栅极驱动器11具有作为开关元件且由薄膜晶体管(TFT：Thin FilmTransistor)构成的TFT-A～TFT-J，电容器Cbst，布线netA、netB。此处，netA是为了存储向栅极线13G施加的电压的存储布线的一个例子。栅极驱动器11作为电路块，包括输出部U1，netA上拉部U2、netA下拉部U3以及GL下拉部U4。
输出部U1根据存储布线的一个例子的netA的电压，控制栅极线GLn的电压电平。输出部U1包括被连接于netA与栅极线GLn之间的TFT-F(第一开关元件的一个例子)。另外，本例子中，输出部U1包括被连接于栅极线GLn与netA之间的电容器Cbst。借由电容器Cbst以及TFT-F，为了控制栅极线GLn的电压电平的电压可以在netA中存储。TFT-F根据被存储在netA中的电压控制栅极线GLn的电压电平。因此，输出部U1也可以作为给向栅极线Gln施加的电压信号充电的最后的缓冲。另外，输出部U1也可以作为包括被连接于栅极线GLn与netA之间的开关元件以及电容器的输出电路。图4中所示的例子中，TFT-F的栅极被连接于netA，漏极被连接于供给时钟信号CKA的控制信号线，源极被连接于栅极线GLn。
netA上拉部U2是根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部的一个例子。netA上拉部U2包括被连接于netA与上一段的栅极线GLn-1之间，和根据从上一段的栅极线GLn-1输入的信号使得netA的电压变化的TFT-B(第二开关元件的一个例子)。本例子中，TFT-B的栅极和漏极被连接于上一段的栅极线GLn-1(二极管连接)，TFT-B的源极被连接于netA。由此，
netA上拉部U2，在接收到上一段的栅极线GLn-1的选择信号的时序时，可以给netA充电用于施加至栅极线GL的电压。由此，netA上拉部U2可以是将用于向栅极线GLn施加选择状态的电平(本例中高电平)的电压的电压存储至netA的充电电路。
netA下拉部U3是根据控制信号将netA的电压变成预定电平的存储电压调整部的一个例子。netA下拉部U3包括被连接于供给CKA、CKB、VSS等的控制信号的控制信号线与netA之间，及用于根据控制信号将存储布线的电压变成预定电平的TFT-A，TFT-C，TFT-G，TFT-H，TFT-I，TFT-J(第3开关元件的一个例子)。
图4中所示的例子中，netA下拉部U3是为了将栅极线GLn的电压在适当的时序下从选择状态的电平向非选择状态的电平回复，而控制netA的电压的回路。因此，netA下拉部U3包括被连接于netA与供给预定的电平(低电平)的电源电压信号VSS的控制信号线之间的TFT-C，基于时钟信号CKA、CKB及来自上一段的栅极线GLn-1的设定信号，生成控制TFT-C的开/关的信号的TFT-G、H、I和J。另外，被连接于供给电源电压信号VSS的控制信号线与netA之间，随复位信号的控制信号线向netA供给电源电压信号VSS的TFT-A也被包括于netA下拉部U3。
具体地，TFT-C的栅极被连接于布线netB。TFT-G的源极被连接于netB，栅极和漏极被连接(二极管连接)于供给时钟信号CKB的控制信号线。TFT-H中，漏极被连接于netB，栅极被连接于时钟信号CKA的控制信号线，源极被连接于电源电压信号VSS的控制信号线。TFT-I的漏极被连接于netB，栅极被连接于供给复位信号CLR的控制信号线，源极被连接于电源电压信号VSS的控制信号线。TFT-J的漏极被连接于netB，栅极被连接于上一段的GLn-1，源极被连接于电源电压信号VSS的控制信号线。
GL下拉部U4为根据控制信号将栅极线GLn的电压变到预定电平的电路。在本实施例中，GL下拉部U4基于控制信号，将栅极线GLn的电压变成非选择的状态的水平。因此，GL下拉部U4具有被设置于栅极线GLn与预定电平(低电平)的电源电压信号VSS的控制信号线之间的TFT-E和TFT-D。
TFT-E的漏极被连接于栅极线GLn，栅极被连接于复位信号CLR的控制信号线，源极被连接于电源电压信号VSS的控制信号线。TFT-D的漏极被连接于栅极线GLn，栅极被连接于时钟信号CKB的控制信号线，源极被连接于电源电压信号VSS的控制信号线。
并且，在图4中所示的图中，虽然一个netA下拉部U3的等效电路被描绘，在本实施方式的栅极驱动器11中，图4中所示的netA下拉部U3的电路被连接于至少两个netA。即，一个栅极驱动器11中被包含有两个netA下拉部U3。
在本实施方式中，时钟信号CKA的相位和时钟信号CKB的相位彼此相反。然后，各段的栅极线的栅极驱动器11的时钟信号的相位与相邻段的栅极线的栅极驱动器11的时钟信号的相位也彼此相反。因此，例如，GLn+1的栅极线的栅极驱动器11，在图4中所示的结构中，为置换CKA，CKB的结构。具体地，GLn的栅极驱动器之中，被分别供给至TFT-D，TFT-F，TFT-H，以及TFT-G的时钟信号被配置成与被分别供给至相邻的GLn+1的栅极驱动器的这些TFT的时钟信号反相。
复位信号CLR，例如，在栅极线的扫描开始前的一段时间，可以是H电平。在这种情况下，每一个垂直期间中，复位信号CLR变为H电平。通过复位信号CLR变为H电平，将netA和栅极线GL重置为L电平(电源电压信号的VSS的电平)。此外，一个垂直期间的开始，对于第一段的栅极线GL1而言，栅极起始脉冲(GSPgate start pluse)作为信号S被输入。
(在显示区域中的配置例)
图5是表示配置图4中所示的栅极驱动器11于显示区域的情况的电路结构例子的图。在图5所示的例子中，平行于源极线15S，供给控制信号(VSS，CLR、CKA、CKB)的控制信号线被配置。netA和netB在与栅极线GL相同的方向上延伸形成。包含于一个栅极驱动器11中的TFT-A～J以及电容器Cbst，被配置为沿一条栅极线GL排列。在本例子中，在与沿栅极线GL排列的一行的像素群重叠的位置上，栅极驱动器11的与电容器Cbst被分散配置。
在图5中所示的例子中，netA下拉部U3，输出部U1，netA上拉部U2以及netA下拉部U3，依次沿着栅极线GLn被排列配置。一个栅极驱动器11，至少包括两个netA下拉部U3、输出部U1、netA上拉部U2。两个netA下拉部U3之间，输出部U1以及netA上拉部U2被配置。即，输出部U1在栅极线GLn的延伸方向上被netA下拉部U3所夹。
在图5所示的例子中，输出部U1包含有分别被配置在多个像素的多个TFT-F。且，TFT-F的数量并不限于图5中所示的例子。在输出部U1被形成的像素列的两侧相邻的像素中，被连接于TFT-F的netA被从输出部U1开始延伸形成。在输出部U1的像素的右边的像素中，netA上拉部U2的TFT-B被配置成连接于netA。该netA上拉部U2的右边的像素中，netA被进一步延伸形成。在netA上拉部U2更右边的像素中，被连接于netA的netA下拉部U3的TFT-A及TFT-C被配置。netB被连接于TFT-C，该netB进一步被连接于被配置于右边的像素的netA下拉部U3的TFT-H，TFT-G，TFT-I，TFT-J。
在输出部U1的像素的左边的像素中，netA下拉部U3的TFT-A和TFT-C被连接于从输出部U1延伸的netA上。该TFT-C被连接有netB，该netB进一步被连接于被配置于左边的像素中的netA下拉部U3的TFT-H、TFT-G、TFT-I、TFT-J。
(工作示例)
图6是表示在图4以及图5中所示的栅极驱动器11的工作时中的信号的波形的一个例子的时序图。在以下的说明中，称作为信号的电平的低电平(low level)为L电平，称高电平(high level)为H电平。在图6的时刻从t0到t1，L电平的时钟信号(CKA)被输入到TFT-H的栅极和TFT-F的漏极，H电平的时钟信号(CKB)被输入到TFT-G的栅极和TFT-D的栅极。由此，由于TFT-G成为导通状态，TFT-H成为关闭状态，netB被充电至H电平。另外，由于TFT-C和TFT-D成为导通状态，TFT-F成为关闭状态，netA被充电至L电平的电源电压(VSS)，L电平的电势被向栅极线GLn输出。
接下来，在时刻t1，一旦时钟信号(CKA)变为H电平，时钟信号(CKB)变为L电平，由于TFT-G成为关闭状态，TFT-H成为导通状态，netB被充电至L电平。然后，由于TFT-C和TFT-D成为关闭状态，netA的电势被保持在L电平，栅极线GLn保持L电平的电势。
在时刻t2，时钟信号(CKA)变为L电平，时钟信号(CKB)变为H电平，通过上一段的栅极线GLn-1设定信号S被输入至TFT-B的栅极和漏极。由此，TFT-B变为导通状态，netA被充电至H电平。另外，由于TFT-J成为导通状态，TFT-G成为导通状态，TFT-H成为关闭状态，netB变成被保持在L电平的状态。由于TFT-C和TFT-F变成为关闭状态，netA的电势被保持为不下降。在此期间，由于TFT-D成为导通状态，栅极线GLn的电势变为L电平。
在时刻t3，一旦时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平，TFT-F就成为导通状态，TFT-D成为关闭状态。由于netA和栅极线GLn之间被设置有电容器Cbst，随着TFT-F的漏极的电势上升，netA被充电到比时钟信号(CKA)的H电平高的电势。在此期间，由于TFT-G和TFT-J成为关闭状态，TFT-H成为导通状态，netB的电势被维持在L电平。由于TFT-C成为关闭状态，netA的电势不下降，时钟信号(CKA)的H电平的电势被输出至栅极线GLn。因此，栅极线GLn变为被选择的状态，设定信号S被输出至下一段的栅极线GLn+1的栅极驱动器11。
在时刻t4，一旦时钟信号(CKA)变为L电平，时钟信号(CKB)变为H电平，由于TFT-G成为导通状态，TFT-H成为关闭状态，netB被充电至H电平。由此，TFT-C成为关闭状态netA被充电至L电平。在此期间，由于TFT-D成为导通状态，TFT-F成为关闭状态，L电平的电势被向栅极线GLn输出，栅极线GLn被充电至L电平。栅极线GLn回到非选择状态。
液晶显示装置1通过被连接于各栅极线13G的多个栅极驱动器11依次扫描栅极线13G，借由通过源极驱动器3向各源极线15S供给数据信号，在显示面板2上显示图像。在本实施方式中，在显示区域中，驱动一条栅极线13G的多个栅极驱动器11被形成于栅极线13G之间。因此，根据显示面板2的外形的宽度，即使在栅极线13G的长度被确定的情况下，每一栅极线13G，根据从显示区域内的栅极驱动器11被输出的设定信号被依次选择。
此外，对栅极驱动器11所供给的时钟信号和电源电压信号等的控制信号，在显示面板2中，被从源极驱动器3被设置的一边的一侧输入。因此，没被设置源极驱动器3的其它的三边的边框区域可获得窄边框化，显示面板2的外形设计并未被栅极驱动器11的配置所限制，可以提高设计的自由度。
(栅极驱动器的电路块配置带来的效果)
在本实施方式中，如图5和图7中所示，在栅极驱动器11中，输出部U1，被配置成被netA下拉部U3所夹。由此，栅极驱动器11的一部分被切断的情况下的驱动器的异常动作变得难以发生。关于这种效果，将举出以下具体例进行说明。图8A和8B是表示图5所示的栅极驱动器11的切断例的图。
首先，以图8A中的切断线s1切断netA下拉部U3的一部分，并对切去切断线s1的左侧剩下右侧的情况进行说明。在这种情况下，即使输出部U1的左侧的netA下拉部U3功能被损坏，输出部U1的右侧的netA下拉部U3保留下来。因此，即使以s1切断后栅极驱动器11也正常工作。
以横穿输出部U1的切断线s2切断的情况下，被包含于输出部U1中的TFT-F的一部分被切去，TFT-F的剩余与电容器Cbst保留下来。在这种情况下，由于作为最后缓冲发挥作用的电路保留下来，正常的动作被继续。以切断线s3切断的情况下，由于全部的TFT-F与电容器Cbst被切去，最后缓冲的功能停止。其结果变成，信号不被向栅极线GLn输入，栅极驱动器11正常停止工作。这样，图8A所示的结构中，使切断线从左向右移动，直到输出部U1的功能停止，栅极驱动器11继续正常的工作，一旦输出部U1的功能停止，栅极驱动器11可以正常地停止工作。
以图8B的切断线s4，去除输出部U1的右侧的netA下拉部U3的一部分的情况下，输出部U1的左侧的netA下拉部U3保留下来。因此，栅极线驱动器11继续正常的工作。以切断线s5，切断输出部U1与netA上拉部U2之间的情况下，栅极驱动器11的输出正常地停止。这种情况下，栅极驱动器11不影响并列的其他栅极驱动器11。这样一来，即使使切断线从右侧向左侧移动，直到netA上拉部U2的功能被损坏，栅极驱动器11继续正常工作，一旦netA上拉部U2的工作停止，栅极驱动器11正常地停止。
在栅极驱动器11中，如图7中所示，通过从输出部U1的电路的两侧连接netA上拉部的电路，可以实现可抗切断的结构。例如，无论从栅极驱动器11的左右的哪边除去，栅极驱动器11不发生异常动作的结构都可以实现。因此，在矩形的有源矩阵基板形成包括图7的结构的栅极驱动器11后，切断有源矩阵基板的端部，可以变成需要的形状。例如，通过切断矩形的面板，可以制作图2中所示的非矩形的显示面板。因此，使用与制作矩形的有源矩阵基板的情况下相同的设定以及设备，可以制作非矩形的有源矩阵基板。甚至，可以减少制作非矩形的显示面板时的费用以及时间。
且，图7中所示的结构中，其他电路，例如netA上拉部U2或GL下拉部U4被配置于输出部U1与netA下拉部U3之间的情况下，也可以获得上述的效果。
图9A与图9B，是表示不含图7中所示结构的栅极驱动器的切断例的图。在图9A与图9B中，输出部U1、netA上拉部U2、netA下拉部U3以及GL下拉部U4被按从右开始依次排列设置。如图9A中所示，以切断线s6切去输出部U1的TFT-F的一部分的情况下，栅极驱动器继续正常的工作。以进一步向内侧推进的切断线s7，完全切去输出部U1的作为最后缓冲发挥作用的TFT-F的情况下，栅极驱动器，正常地停止工作。
如图9B中所示，被横穿netA下拉部U3的切断线s8损坏netA下拉部U3的功能的情况下，输出部U1的最后缓冲的TFT-F的栅极的电势不下降，栅极线中时钟信号泄露，异常动作事态可能发生。这样，没有图7中所示的结构的情况下，由于切断引起的栅极驱动器的异常动作变得容易发生。
图10A、图10B以及图10C表示，不包括图7中所示的结构的栅极驱动器的其他的切断例的图。如图10A～图10C中所示，一旦切断netA下拉部被设置于比输出部更内侧的结构的栅极驱动器，发生异常动作的可能性变高。
图10A中所示的例子中，netA上拉部U2、输出部U1、netA下拉部U3、输出部U1以及netA上拉部U2被依次排列设置。它们之中，一旦左侧的netA上拉部U2、输出部U1以及netA下拉部U3被切去，netA的电势仍旧变成H电平，错误动作发生的可能性高。
图10B中所示的例子中，输出部U1、netA下拉部U3、netA上拉部U2、netA下拉部U3以及输出部U1被依次排列设置。它们之中，一旦左侧的输出部U1、netA下拉部U3、netA上拉部U2以及netA下拉部U3被切去，由于netA与其他的信号的电容耦合，netA的电势变成H电平，错误动作发生的可能性高。
图10C中所示的例子中，输出部U1、netA上拉部U2、netA下拉部U3、netA上拉部U2以及输出部U1被依次排列设置。它们之中，一旦左侧的输出部U1、netA上拉部U2以及netA下拉部U3被切去，netA的电势仍旧变成H电平，误动作发生的可能性高。
图11是表示栅极驱动器11由于切断发生误动作的情况的例子的时序图。图11表示在图4中所示的电路结构中，netB与TFT-C的栅极之间被切断的情况下的工作例。在图11中，虚线表示正常工作时的波形。在图11所示的例子中，由X1所表示的部分中，netA的电势应该变成L电平处，由于TFT-C不工作，netA不变成L电平。因此，TFT-F不成为关闭，由X2所表示的时间点中，时钟信号(CKA)就这样泄露至栅极线GL(10)。另外，由X3所表示的时间点中，时钟信号(CKB)，就这样泄露至下一段的栅极线GL(11)。
<实施方式2>
实施方式2是实施方式1的液晶显示装置1中的栅极驱动器11的电路块的配置的变形例子。图12A、图12B、图12C以及图12D中，表示本实施方式中栅极驱动器11的电路块的配置例。图12A～图12D中所示全部例子中，输出部U1被配置于由netA下拉部U3与netA上拉部U2二者所夹的位置上。即。在输出部U1、netA上拉部U2以及netA下拉部U3排列的方向上，netA上拉部U2以及netA下拉部U3被配置于输出部U1的两侧。
图12A所示的例子中，netA下拉部U3、netA上拉部U2、输出部U1、netA上拉部U2以及netA下拉部U3依次排列。图12B所示的例子中，netA上拉部U2、netA下拉部U3、输出部U1、netA下拉部U3以及netA上拉部U2依次排列。图12C所示的例子中，netA下拉部U3、netA上拉部U2、输出部U1、netA下拉部U3以及netA上拉部U2依次排列。图12D所示的例子中，netA上拉部U2、netA下拉部U3、输出部U1、netA上拉部U2以及netA下拉部U3依次排列。图12A以及图12B中，以输出部U1为中心，netA上拉部U2以及netA下拉部U3被左右对称配置。
图13是表示图12A中所示配置的电路结构例。图13中所示的输出部U1中，多个TFT-F以及电容器Cbst的组被连接于沿栅极线GL延伸的netA。TFT-F以及电容器Cbst的组被分别一组一组地设置于多个连续的像素中。这样，通过设置多个TFT-F以及电容器Cbst，增加最后缓冲的容量，可以提高输出性能。且，图13中，仅图示了在输出部U1中的两端的TFT-F以及电容器Cbst的组，省略了中间部的组。另外，栅极线GLn+1、GLn+3的栅极驱动器省略了图示。
输出部U1的netA在输出部U1被设置的像素的两侧相邻的像素中延伸形成。netA上拉部U2的TFT-B被连接于分别从输出部U1的两端延伸的netA。由此，netA上拉部U2的TFT-B被配置于输出部U1的两侧。netA也被进一步延伸形成于与netA下拉部U3被配置的像素的输出部U1相反的一侧的相邻的像素中。netA下拉部U3的TFT-A以及TFT-C被连接于从netA上拉部U2的与输出部U1相反一侧进一步延伸的netA。这样一来，以输出部U1被设置的像素群为中心，在它的两侧中，netA上拉部U2的TFT以及netA下拉部的TFT被配置于沿行方向上排列的像素列。
图14A是表示图12A和图13中所示的结构的栅极驱动器11的左侧的切断例的图。如图14A所示，即使被横穿左侧的netA下拉部U3的切断线S1损坏左侧的netA下拉部U3的功能，由于有输出部U1的右侧的netA下拉部U3，栅极线驱动器11可以继续正常工作。
以横穿输出部U1以及netA上拉部U2的切断线S2，切去输出部U1的TFT-F的一部分与左侧的netA上拉部U2以及netA下拉部U3。这种情况下，虽然缺少输出部U1的最后缓冲的TFT-F的一部分，由于工作需要的电路保留在输出部U1的右侧，正常工作被继续。此时，对应于缺少的TFT-F的部分，栅极驱动器11的输出能力降低。因此，随着横穿输出部U1的切断线从左向右移动，输出能力会阶段式地降低。
一旦以向比切断线s2更加右边移动了的切断线s3，切去输出部U1的全部的TFT-F，向栅极驱动器11的输出停止。此时，不会发生异常的信号被输出至被连接于栅极驱动器11的栅极线以及并行的其他栅极线。
图14B是表示图12A和图13中所示的结构的栅极驱动器11的右侧的切断例子的图。如图14B所示的例子，即使存在以横穿右侧的netA下拉部U3的切断线s4进行的切断，以及，切去输出部U1的TFT-F的一部分与其右侧的netA上拉部U2以及netA下拉部U3的切断线s5进行的切断，栅极线驱动器11的正常工作被继续。通过切去输出部U1的全部的TFT-F的切断线s6进行的切断，工作正常地停止。这种情况下，随着横穿输出部U1的切断线从右向左移动，输出能力会阶段性地降低。
在图14A及图14B所示的例子中，不论是切断线从左向右移动的情况下，还是从右向左移动的情况下，同样地，从切断线开始贯穿输出部U1，栅极驱动器11的输出，阶段性地降低。然后，一旦输出部U1的全部的TFT-F被切去，栅极驱动器11的工作正常地停止。由此，切断有源矩阵基板的左侧的情况下和切断右侧的情况下，由于切断造成的对显示品质的影响可以均一化。因此，可以抑制由于切断造成的显示品质的降低。以下，示出具体例。
图15是为了说明有源矩阵基板的切断形态与对于显示品质的影响的图。图15中所示的有源矩阵基板的栅极线驱动器11h、11m中，netA下拉部U3、输出部U1、netA上拉部U2以及netA下拉部U3从左开始依次被设置。图15的左图表示，以倾斜地横切左侧的栅极驱动器11h被配置的区域的切断线切下有源矩阵基板的左侧的情况的例子。图15的右图表示，以倾斜地横切右侧的栅极驱动器11m被配置的区域的切断线切下有源矩阵基板的右侧的情况的例子。
在图15的左图所示的例子中，在线K2以下的区域R1中，左侧的栅极驱动器11h，和右侧的栅极驱动器11m二者均在工作。在K1和K2之间的区域R2中，左侧的栅极驱动器11h的输出部U1的切断线随着上行向内侧移动。因此，栅极驱动器11h的输出能力阶段式地降低。因此，由于栅极驱动器11h的输出能力的降低而引起的显示的非均匀性是不显眼的。需要注意的是，在K1以上的区域中，仅右侧的栅极驱动器11m在工作。
与此相反，在图15的右图的情况下，切断线，以横切右侧的栅极驱动器11的netA上拉部U2的位置为界，栅极驱动器11的输出能力急剧变化。即，在线K3的下方的区域R4中，两个栅极驱动器11h，11m在工作，在K3的上方的区域R5中，1个栅极驱动器11h在工作。因此，由切断引起的栅极驱动器11的输出能力降低造成的显示的不均匀，与左图中的情况下相比变得更明显。
进一步，通过配置输出部U1在由netA上拉部U2与netA下拉部U3的二者所夹的位置，能够减少切断左侧的情况下与切断右侧的情况下的显示品质上的差异。例如，图16和17表示配置输出部U1在由netA上拉部U2与netA下拉部U3的二者所夹的位置的情况下的切断例的图。
在图16的栅极驱动器11h、11m中，netA下拉部U3、netA上拉部U2、输出部U1，netA上拉部U2、以及netA下拉部U3、被从左开始依次配置。图16的左图示出了，以横切左侧的栅极驱动器11h的切断线被切断的情况，图16的右图示出了，以横切右侧的栅极驱动器11m的切断线被切断的情况。在任一种情况下，K1与K2之间的区域中输出部U1中的输出能力阶段式地变化。因此，显示品质的降低在任一种情况下均为同等程度的不显眼。
在图17的栅极驱动器11h、11m中，netA上拉部U2、netA下拉部U3、输出部U1、netA下拉部U3、以及netA上拉部U2被从左开始依次配置。图17的左图示出了，以横切左侧的栅极驱动器11h的切断线被切断的情况。图17的右图示出了，以横切右侧的栅极驱动器11m的切断线被切断的情况。在任一种情况下，K1与K2之间的区域中输出部U1中的输出能力阶段式地变化。因此，显示品质的降低在任一种情况下均为同等程度的不显眼。
<实施方式3>
实施方式3是，实施方式1中的栅极驱动器的结构的变形例。图18是表示实施方式3的栅极驱动器的结构例的图。在图18所示的例子中，netA沿着栅极线GLn被形成。栅极线GLn的长度，与netA的长度大致相等。即，netA被布线至显示区域的整个宽度。netA的长度为与显示区域的宽度一致的长度。一条netA上被连接有多个栅极驱动器一个栅极驱动器被包括有输出部U1，netA上拉部U2，netA下拉部U3，以及GL下拉部U4。由此，栅极驱动器在整个显示区域的宽度上被分散配置。
在本实施方式中，在各栅极驱动器中，输出部U1不一定需要被netA下拉部U3所夹。每个栅极驱动器的电路块的配置，可以是一定的图案的重复，电路块也可以在各栅极驱动器按照随机顺序被配置。在图18中，作为一个例子，包括netA下拉部U3、netA上拉部U2、输出部U1、GL下拉部U4以及netA下拉部U3以此顺序被配置的栅极驱动器11a和11c，以及GL下拉部U4、netA下拉部U3、netA上拉部U2、输出部U1、和GL下拉部U4以此顺序被配置的栅极驱动器11b、11d的多个栅极驱动器被连接于一条的netA。
这样，通过将多个栅极驱动器与以被与栅极线同等程度延伸形成的netA相连接，使具有相同功能的多个栅极驱动器在空间上分散，可以提供具有冗长性的电路。由此，即使由于切断显示面板的一部分受损也不会损坏栅极驱动器的功能的结构可以实现。
在本实施方式中的栅极驱动器的电路结构，也可以与图4中所示的结构相同，但不限于此。例如，可以使用省略了图4所示的电路中的netB的结构。由此，可以简化电路结构，提高像素的开口率。图19是表示省略了netB的栅极驱动器的电路的一个例子的等效电路图。图20是表示图19中所示的栅极驱动器的工作时的信号波形例的时序图。且，图19中所示的电路结构也可以在上述实施方式1、2中使用。
在图19所示的例子中，输出部U1包括被连接于netA与栅极线GLn之间的TFT-E和电容器Cbst。输出部U1是存储施加到所述栅极线GLn的电压的最后缓冲。
netA上拉部U2包括被连接于netA与上一段的栅极线GLn-1之间的TFT-B。TFT-B的漏极被连接于上一段的栅极线GLn-1，栅极被连接于时钟信号CKB的控制信号线，源极被连接于netA。TFT-B根据时钟信号CKB，通过控制netA与上一段的栅极线GLn-1之间的开关，控制netA的电势的升降。因此，netA上拉部U2也可以被称为netA升降部。
netA下拉部U3包括被连接于netA与L电平的电源电压信号VSS的控制信号线之间的TFT-A。TFT-A的漏极被连接于netA，栅极被连接于复位信号CLR的控制信号线，源极被连接于电源电压信号VSS的控制信号线。TFT-A在由复位信号CLR所指定的时序下，将netA的电势变为电源电压信号VSS的电平。
GL下拉部U4具有被设置于栅极线GLn与预定电平(低电平)的电源电压信号VSS的控制信号线之间的TFT-D和TFT-C。TFT-D的漏极被连接于栅极线GLn，栅极被连接于复位信号CLR的控制信号线，源极被连接于电源电压信号VSS的控制信号线。TFT-C的漏极被连接于栅极线GLn，栅极被连接于时钟信号CKB的控制信号线，源极被连接于电源电压信号VSS的控制信号线。
复位信号CLR，例如，栅极线的扫描开始前的一段时间可以是H电平。在这种情况下，在每一个垂直期间，复位信号CLR分别是H电平。通过复位信号CLR变为H电平，把netA和栅极线GL重置为L电平(电源电压信号VSS的电平)。
且，在下一段和上一段的栅极线GLn+1、GLn-1中，CKA和CKB的连接被互换。例如，在下一段和上一段中，时钟信号CKB的控制信号线被连接于TFT-E的漏极，时钟信号CKA的控制信号线被连接于TFT-B的栅极和TFT-C的栅极。
如图20中所示，从时刻t0至t1，L电平的时钟信号(CKA)被输入到TFT-E的漏极，H电平的时钟信号(CKB)被输入到TFT-B的栅极和TFT-C的栅极。由此，由于TFT-B和TFT-C成为导通状态，TFT-E成为关闭状态，netA被充电到L电平的电源电压(VSS)，L电平的电势被向栅极线GLn输出。
接着，在时刻t1，一旦时钟信号(CKA)变为H电平，时钟信号(CKB)变为L电平，由于TFT-B和TFT-C变成关闭状态，netA的电势被保持在L电平，栅极线GLn被保持在L电平的电势。
在时刻t2，时钟信号(CKA)变为L电平，时钟信号(CKB)变为H电平，通过上一段的栅极线GLn-1设定信号S被输入至TFT-B的漏极。由此，TFT-B成为导通状态，netA被充电至H电平。另外，由于TFT-E成为关闭状态，netA的电势被保持不下降。在此期间，由于TFT-C成为导通状态，栅线GLn的电势成为L电平。
在时刻t3，一旦时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平，TFT-E就成为导通状态，TFT-C成为关闭状态。由于netA和栅极线GLn之间被设置有电容器Cbst，随着TFT-F的漏极的电势的上升，netA被充电至比时钟信号(CKA)的H电平高的电势。在此期间，时钟信号(CKA)的H电平的电势被输出至栅极线GLn。由此，栅极线GLn变为被选择的状态，设定信号S被输出至下一段的栅极线GLn+1的栅极驱动器11。
在时刻t4，一旦时钟信号(CKA)成为L电平，时钟信号(CKB)成为H电平，TFT-B就成为关闭状态，netA被充电至H电平。另外，由于TFT-E成为关闭状态，TFT-C成为导通状态，栅极线GLn被充电至L电平。由此，栅极线GLn回到非选择状态。之后，保持期间中，借由时钟信号(CKB)与TFT-C，栅极线GLn的L电平被维持。
图21和图22是表示配置图19中所示的栅极驱动器11于显示区域的情况的电路结构的例子的图。图21所示的例子中，被连接于TFT-E的netA被从输出部U1的TFT-E被设置的像素，向两侧的像素引出，并沿栅极线GLn横穿同一行的全部的像素延伸。被从输出部U1的像素向左边的像素引出的netA，在netA上拉部U2被配置的像素中，被连接于TFT-B。netA被从netA上拉部U2的像素开始进一步向左侧的像素延伸形成。netA上拉部U2的像素的左边的netA下拉部U3被配置的像素中，netA被连接于TFT-A。比netA上拉部U2的像素更左边的像素中也有netA被延伸形成。
从输出部U1的像素开始向右侧的像素延伸的netA，通过GL下拉部U4被形成的像素，进一步向右侧的像素列延伸。虽然在图21中没有示出，进一步在右侧的像素列中，其他的栅极驱动器的输出部U1、netA上拉部U2、以及netA下拉部U3被连接于netA。
如图22中所示，netA横穿一行的所有像素群延伸。一行的像素群中，两个输出部U1被配置为隔开多个像素。同样地，在一行的像素群中，两个netA上拉部U2被配置为隔开多个的像素，进一步，两个netA下拉部U3被配置为隔开多个的像素。横穿一行的像素群延伸的一条netA中被连接有，被配置为隔开多个像素两个栅极驱动器的TFT。
这样，配置多个栅极驱动器在一行的像素群中，借由将这些多个栅极驱动器的netA相互连接，可以防止切断多个栅极驱动器的电路的一部分引起的栅极驱动器的误动作。
图23表示包括本实施方式的栅极驱动器的有源矩阵基板的切断例的图。在图23所示的有源矩阵基板中，从左侧开始依次配置有netA下拉部U3、输出部U1、netA上拉部U2、和netA下拉部U3的栅极驱动器，在栅极线的延伸方向上多个排列配置。图23的左图表示，以倾斜地横切栅极驱动器被配置的区域的切断线切下有源矩阵基板的左侧的情况的例子。图23的右图表示，以倾斜地横切栅极驱动器被配置的区域的切断线切下有源矩阵基板的右侧的情况的例子。
在图23中所示的例子中，无论是切断左边的情况下，还是切断右边的情况下，以横切输出部U1的切断线被切断的区域R2中，栅极驱动器的输出能力阶段式地往下降。切断线横切的输出部U1，被netA连接于同一行的其他栅极驱动器的netA上拉部U2、netA下拉部U3。因此，输出部U1的最后的缓冲TFT的一部分被切去的情况下，虽然使得被切去的部分的输出能力降低但可以继续工作。其结果，由栅极驱动器的输出能力的变化引起的不均匀，变得不显眼。另外，切断右侧的情况下的显示品质与切断左侧的情况下的显示品质之间的差异也变小了。
<实施方式4>
实施方式4是实施方式1～3中的netA的配置例。图24是表示实施方式4中的netA的配置的一个例子的图。图24表示，被两条相邻的栅极线GLn、GLn+1和，与它们相交的三条的源极线15S包围的两个像素附近的布局的一个例子。每个像素中被设置有，被连接于源极线15S和栅极线GLn-1的TFT-PIX。另外，沿栅极线GLn被形成有netA。netA上被连接有输出部U1的最后一个缓冲的TFT-F。TFT-F被连接于时钟信号CKA的控制信号线17以及栅极线GLn。即，netA通过输出部U1被连接于栅极线GLn。控制信号线17和源极线15S被连接于被设置在位于显示区域外侧的边框区域的一边的端子部。
在图24所示的例子中，netA被配置于栅极线GLn与端子部被设置的边框区域的边之间，即，相对于栅极线GLn，netA被配置于源极线的信号或控制信号被输入的端子部被设置的一侧上。这样，相对于栅极线GLn，通过配置netA于控制信号被输入的一侧，可以抑制由以通过输出部U1或其附近的切断线的切断而引起的异常动作的发生。
作为一个例子，对于与如图24所示的切断线s1的端子部相反侧(附图中位于下方)被切去的情况进行说明。在这种情况下，由于保留下来的TFT-T与栅极线GLn之间被切断，即使TFT-F由于周围的影响成为导通状态，信号也不会泄漏到栅极线GLn。
图25A和图25B是表示通过输出部U1的TFT-F被相互连接的栅极线和netA之间的关系的图。如图25A和图25B所示，借由配置通过TFT-F被连接于栅极线GLn的netA于较栅极线GLn更靠近端子部一侧，可以通过切断来切断TFT-F与栅极线GLn或使TFT-F的栅极不变成浮接。
另外，在图25A和25B所示的例子中，被连接于netA与栅极线GLn之间的TFT-F，与netA之间为不包含布线的分岔的结构。此处，netA的布线被连接于TFT-F的栅极的一边。TFT-F的栅极与netA被连接以使TFT-F的栅极的一边沿着netA的延伸方向。因此，由于TFT-F的栅极与netA的布线一体形成，可以形成不含有布线分岔的结构。
图26是表示通过TFT-F被连接于栅极线GLn的netA相对于栅极线GLn，被配置于与端子部相反侧的情况的例子的图。在图26所示的结构中，与切断线s2的端子部相反侧被切断的情况下，虽然netA和TFT-F的栅极之间被切断，TFT-F和栅极线GLn仍旧保持连接。在这种情况下，在TFT-F的栅极变成浮接。变成浮接的TFT-F的栅极的电势，由于与控制信号线或栅极线等的电容耦合被向上推，TFT-F成为导通状态，时钟信号CKA误传到栅极线GLn，异常动作发生。
图27A～图27H是表示以多个图案的切断线s3～s10切断包括图25中所示的结构的有源矩阵基板的情况的例子的图。在图27A～图27H中，切去相对于切断线s3～s10与端子部相反侧的情况下，TFT-F不变成浮接，或者TFT-F与栅极线GLn之间会被切断。因此，异常动作不会发生。
<实施方式5>
实施方式5涉及被包含于实施方式1～4中的栅极驱动器中的TFT与控制信号线的配置。本发明的实施方式5的配置可以适用于实施方式1～4或这些实施方式的至少两个的实施方式的组合。图28是表示在实施方式5中的TFT-A，与控制信号线17的配置例的图。
在图28中，表示了被连接于控制信号线的栅极驱动器的开关元件的一个例子的TFT-A。从沿控制信号线17的与源极线相同方向延伸的线开始分岔且从驱动器配置区域的内侧朝向外侧延伸的线被连接于TFT-A。在图28中，箭头X4指的方向是从驱动器配置区域的内侧朝向外侧的方向。具体地，从VSS的控制信号线17的分岔的SB开始，从驱动器配置区域的内侧朝向外侧的线SL在延伸。该线SL被连接于从TFT-A的源极AS向端子部一侧被引出的线。由此，VSS的控制信号线17从端子部一侧被连接于TFT-A。
从CLR信号的控制信号线17的分岔GB开始，从显示区域的内侧朝向外侧的线被连接于TFT-A的栅极。由此，CLR信号的控制信号线17被从驱动器配置区域的内侧连接于TFT-A。
这样，被连接于栅极驱动器的TFT的控制信号线分岔的情况下，可以从驱动器配置区域的中心朝向外的线分岔。即，在比TFT更中心一侧，可以配置控制信号线。
在此，驱动器设置区域，例如，可以认为是1个栅极驱动器被配置的区域。栅极驱动器11被配置的区域，具体地，可以认为是构成栅极驱动器11的TFT被配置的像素的区域。图29表示驱动配置区域的一个例子的图。如图29所示，由netA下拉部U3，输出部U1，netA上拉部U2，以及netA下拉部U3依次排列所构成的1个栅极驱动器11被设置的区域，可以认为是驱动器配置区域DR。在这种情况下，在图29中，由箭头表示的方向，即，从在横方向(栅极线方向)二等分驱动器配置区域DR的中心线CL开始朝向外侧的方向作为从驱动器配置区域DR的内侧朝向外侧的方向。在本实施方式中，从控制信号线的分岔开始，从驱动器设置区域DR的内侧朝向外侧的线延伸被连接至TFT。即，控制信号线被配置于，比TFT更靠近驱动器配置区域的中心线CL的位置。因此，可以抑制由驱动器配置区域的切断引起的异常动作。在此，中心线CL可以不是严格地二等分驱动器配置区域DR的线。
例如，图28以及图29中所示的切断线s11中，即使驱动器配置区域的外侧由于切断被切去，TFT-A被切去后控制信号线可以保留下来。因此，TFT-A的栅极不作为浮接保留下来。即，TFT不会以成为异常动作的原因的状态保留下来。切断线s11的内侧被切去的情况下，由于输出部U1也被切去错误信号不会被向netA和栅极线等输出。这在图29所示的切断线s12的外侧或内侧被切去的情况下也是一样的。
且，使控制信号线也从显示区域的内侧朝向外侧分岔后连接于TFT，同样地，可以抑制由切断引起的异常动作。图30是表示显示区域AA以及驱动器配置区域的一个例子的图。图30中所示的例子中，显示区域AA内，三个驱动器配置区域DR在横向(栅极线的延伸方向)上被排列配置。在各驱动器配置区域DR中，多个栅极驱动器在纵方向(源极线的延伸方向)上被排列配置(图未示)。这种情况下，可以将从在横向上二等分显示区域AA的中心线CL2开始朝向外侧的方向(图30中由箭头所表示的方向)，作为从显示区域AA的内侧朝向外侧的方向。
在图30中，各栅极驱动器中，可以认为是从控制信号线开始，朝从显示区域AA的内侧朝向外侧的方向分岔的线被连接于TFT的结构。在这种情况下，被连接于TFT的控制信号线被配置于比TFT更靠近中心线CL2的位置。由此，例如，即使图30的切断线s13的外侧被切去的情况下，由于控制信号线保留且TFT被切去，TFT不会以成为异常动作的原因的状态保留下来。因此，将从控制信号线开始分岔并从显示区域的内侧朝向外侧的线连接于栅极驱动器的TFT的结构，在上述实施方式1～3的任意一个的栅极驱动器中均可以适用。另外，也可以将上述实施方式4的结构与这种结构相结合。
再次使用图28，对本实施方式的其他特征进行说明。在图28所示的例子中，TFT-A与控制信号线17被从TFT-A的端子部侧或中心侧被引出的线连接。由此，通过连接从控制信号线开始分岔的线于TFT的驱动器配置区域的内侧，或TFT的端子部侧，进一步使由切断引起的异常动作难以发生。在图28中，切断线s11的与端子部相反的一侧被切断的情况下，TFT-A与netA，即与控制信号线以外的线的连接容易被切断。更具体地，VSS的控制信号线17被连接于TFT-A的端子部侧被引出的线。因此，以切断线s11切去与端子部相反一侧的情况下，TFT-A被切去控制信号线17侧的线保留下来。即，TFT不会以异常动作的原因的状态保留下来。且，在本实施方式中，从控制信号线开始分岔的线是被连接于TFT的驱动器配置区域的内侧，或者TFT的端子部侧的形态。作为其变形例，例如，从控制信号线开始分岔的线可以被连接于TFT的显示区域的内侧，或者被连接于TFT的端子部侧。
且，本实施方式的结构不限于图28中所示的例子。例如，也可以是在图28中代替netA而栅极线或netB被连接于TFT的结构，或除了netA外栅极线或netB也被连接于TFT的结构。此外，被连接于TFT的控制信号线，可以供给CLR、VSS信号以外的信号，例如，时钟信号等的信号。另外，也可以是一条控制信号线被连接于TFT的结构。
图31是表示被连接于TFT的控制信号线的分岔位于比TFT更外侧，控制线被连接于TFT的与端子部相反侧的结构的图。在图31所示的结构中，一旦以切断线s11切去外侧，TFT-A的栅极AG浮接保留下来。另外，由于TFT-A以netA被连接的状态保留下来，来自TFT-A的错误信号被输出至netA的可能性也变高。
<其他的变形例>
本申请发明并不限定于上述实施方式1～5。例如，矩形面板也可以适用本申请发明。即，实施方式1～5的栅极驱动器可以安装在矩形面板中。由此，例如，可以抑制由工艺缺陷引起的栅极驱动器的电路的一部分断线的情况下的错误动作。
在上述实施方式1～5中，虽说明了显示面板2为液晶面板的例子，驱动使用有机EL(Electro-Luminescence)等的有源矩阵基板的显示方法的面板也可以适用本申请发明。
上述实施方式和变形例中的有源矩阵基板和显示面板，可以被利用于智能手机或平板终端的显示器、车辆的速度计、弹球机和游戏机等的显示器中。
符号的说明
1 液晶显示装置
2 显示面板
11 栅极驱动器(栅极线驱动电路的一个例子)
13G、GL 栅极线
15S 源极线
20a 有源矩阵基板
U1 输出部
U2 netA上拉部(存储电压供给部的一个例子)
U3 netA下拉部(存储电压调整部的一个例子)

Claims (11)

1.一种有源矩阵基板，包括：
含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，
含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，
被配置于所述显示区域、且被连接于所述栅极线和所述源极线的像素电极，
被形成于所述显示区域内、且根据从所述显示区域的外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路；
其特征在于：
所述栅极线驱动电路包括，
存储用于控制所述栅极线的电压电平的电压的存储布线、
根据所述存储布线的电压控制所述栅极线的电压电平的输出部、
根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部、
根据所述控制信号将所述存储布线的电压变成预定电平的至少两个存储电压调整部；
所述输出部、所述存储电压供给部以及所述存储电压调整部，沿所述栅极线在所述第一方向被排列配置，所述输出部被配置于在所述第一方向由两个所述存储电压调整部所夹的位置。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述栅极线驱动电路有至少两个所述存储电压供给部，
所述输出部，在所述第一方向，被配置于由两个所述存储电压供给部所夹的位置。
3.如权利要求1或2所述的有源矩阵基板，其特征在于：
所述存储布线，沿所述栅极线在所述第一方向延伸形成，
多个所述栅极线驱动电路被连接于所述存储布线。
4.一种有源矩阵基板，包括：含有在显示区域中沿第一方向延伸的多个栅极线的栅极线群，
含有在所述显示区域中沿与所述第一方向不同的第二方向延伸的多个源极线的源极线群，
被配置于所述显示区域、且被连接于所述栅极线和所述源极线的像素电极，
被形成于所述显示区域内、且根据从所述显示区域的外侧被供给的控制信号控制所述栅极线的电压电平的栅极线驱动电路；
所述栅极线驱动电路包括，
存储用于控制所述栅极线的电压电平的电压的存储布线、
根据所述存储布线的电压控制所述栅极线的电压电平的输出部、
根据从其他的栅极线输入的信号使得所述存储布线的电压变化的存储电压供给部、
根据所述控制信号将所述存储布线的电压变成预定电平的存储电压调整部，
所述存储布线，沿所述栅极线在所述第一方向延伸形成，
多个所述栅极线驱动电路被连接于所述存储布线。
5.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：进一步包括，
向所述栅极线驱动电路供给所述控制信号的控制信号线，
设置于边框区域的一边、且被连接于所述控制信号线的第一端子部，所述边框区域位于配置有所述栅极线驱动电路的驱动器配置区域的外侧，所述栅极线驱动电路有被连接于所述控制信号线的开关元件，
所述开关元件，与从所述控制信号线分岔且从所述驱动器配置区域的内侧朝向外侧延伸的线，在所述驱动器配置区域的内侧或在所述第一端子部侧被连接。
6.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：进一步包括，向所述栅极线驱动电路供给所述控制信号的控制信号线，
被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部；
所述栅极线驱动电路具有被连接于所述控制信号线的开关元件，
所述开关元件，与从所述控制信号线分岔且从所述显示区域的内侧朝向外侧延伸的线，在所述显示区域的内侧或在所述第一端子部侧被连接。
7.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：
进一步包括，
向所述栅极线驱动电路供给所述控制信号的控制信号线，
被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部，
与所述第一端子部设置于相同的边、且被连接于所述源极线群的第二端子部。
8.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：
进一步包括，
向所述栅极线驱动电路供给所述控制信号的控制信号线，
被设置于位于所述显示区域的外侧的边框区域的一边、且被连接于所述控制信号线的第一端子部；
通过所述输出部被连接于所述栅极线的所述存储布线被配置于所述栅极线与所述第一端子部被设置的边之间。
9.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：
所述输出部包括被连接于所述存储布线与所述栅极线之间的开关元件，所述开关元件的电极被连接于所述存储布线以使所述开关元件的电极的外形的一条边沿着所述存储布线的延伸方向。
10.如权利要求1、2以及4中任意一项所述的有源矩阵基板，其特征在于：
所述栅极线群之中，至少一部分的栅极线群比在所述显示区域中所述栅极线延伸的第一方向的最大宽度短。
11.一种显示面板，包括如权利要求1～10任意一项所述的有源矩阵基板、对向基板、被夹持于所述有源矩阵基板与所述对向基板之间的液晶层。
CN201580030210.8A 2014-06-06 2015-06-05 有源矩阵基板及显示面板 Active CN106415704B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-118048 2014-06-06
JP2014118048 2014-06-06
PCT/JP2015/066395 WO2015186832A1 (ja) 2014-06-06 2015-06-05 アクティブマトリクス基板及び表示パネル

Publications (2)

Publication Number Publication Date
CN106415704A CN106415704A (zh) 2017-02-15
CN106415704B true CN106415704B (zh) 2019-06-18

Family

ID=54766898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580030210.8A Active CN106415704B (zh) 2014-06-06 2015-06-05 有源矩阵基板及显示面板

Country Status (3)

Country Link
US (1) US9953605B2 (zh)
CN (1) CN106415704B (zh)
WO (1) WO2015186832A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106652948B (zh) * 2016-12-27 2019-04-12 深圳市华星光电技术有限公司 一种驱动电路及显示面板
JP6978845B2 (ja) * 2017-03-23 2021-12-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN107622752B (zh) * 2017-09-08 2019-04-16 上海天马微电子有限公司 一种oled显示面板、其驱动方法及显示装置
JP2019086575A (ja) * 2017-11-02 2019-06-06 シャープ株式会社 表示装置
CN113257130B (zh) * 2021-05-17 2022-07-12 武汉华星光电技术有限公司 一种显示区集成栅极驱动电路的显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779227A (zh) * 2007-10-24 2010-07-14 夏普株式会社 显示面板和显示装置
CN102484471A (zh) * 2009-10-30 2012-05-30 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
CN105164743A (zh) * 2013-03-15 2015-12-16 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
GB0411970D0 (en) 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Non-rectangular display device
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
MY176937A (en) * 2011-12-15 2020-08-27 Sharp Kk Liquid crystal display device and drive method for same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779227A (zh) * 2007-10-24 2010-07-14 夏普株式会社 显示面板和显示装置
CN102484471A (zh) * 2009-10-30 2012-05-30 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
CN105164743A (zh) * 2013-03-15 2015-12-16 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板

Also Published As

Publication number Publication date
CN106415704A (zh) 2017-02-15
US9953605B2 (en) 2018-04-24
US20170154596A1 (en) 2017-06-01
WO2015186832A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
CN106415704B (zh) 有源矩阵基板及显示面板
KR102301271B1 (ko) 표시 장치
EP2525349B1 (en) Gate driver and liquid crystal display including the same
US10297220B2 (en) Gate driving circuit and corresponding display device
US10282042B2 (en) Method and apparatus for reducing pin count in in-cell touch display driver IC
KR101374935B1 (ko) 액정 디스플레이 재배열 반전
CN104756177A (zh) 有源矩阵基板、显示面板以及具备该显示面板的显示装置
EP2690491B1 (en) Array substrate, liquid crystal panel and liquid crystal display device
CN107077035A (zh) 有源矩阵基板及显示面板
CN103426415B (zh) 一种液晶显示面板的驱动电路及波形驱动方法
JP6515090B2 (ja) 表示装置
CN105575354B (zh) 用于显示面板的驱动电路
CN103744239A (zh) 一种内嵌式触控阵列基板结构
CN105489178B (zh) 栅极驱动结构、显示面板及显示装置
JP5080119B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びそのアレイ基板を含む表示装置の駆動方法
CN107077036A (zh) 有源矩阵基板及显示面板
CN104732910A (zh) 一种阵列基板、其驱动方法及电子纸
CN110660368B (zh) 图像显示装置
KR102104979B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
CN102081270A (zh) 一种液晶显示装置及其驱动方法
US9489906B2 (en) Driving structure of liquid crystal display panel, liquid crystal display panel, and driving method thereof
CN107077821B (zh) 有源矩阵基板及包含其之显示装置
KR101002322B1 (ko) 액정표시장치 및 그의 구동방법
EP2818916A1 (en) Liquid crystal display device and drive method therefor
KR101980749B1 (ko) 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant