CN106406409A - 一种基于双向计数控制的稳压电路 - Google Patents

一种基于双向计数控制的稳压电路 Download PDF

Info

Publication number
CN106406409A
CN106406409A CN201610389634.XA CN201610389634A CN106406409A CN 106406409 A CN106406409 A CN 106406409A CN 201610389634 A CN201610389634 A CN 201610389634A CN 106406409 A CN106406409 A CN 106406409A
Authority
CN
China
Prior art keywords
input
signal
counting
connects
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610389634.XA
Other languages
English (en)
Other versions
CN106406409B (zh
Inventor
李克之
鲁文高
牛育泽
刘大河
张雅聪
陈中建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201610389634.XA priority Critical patent/CN106406409B/zh
Publication of CN106406409A publication Critical patent/CN106406409A/zh
Application granted granted Critical
Publication of CN106406409B publication Critical patent/CN106406409B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种基于双向计数控制的稳压电路,属于微电子和电源管理技术领域,包括:分压检测电阻串,用于检测输出电压的大小;比较器,用于将检测到的电压信号与参考电压信号作比较;逻辑电路,用于产生双向计数器正向计数,反向计数和停止计数控制信号;双向计数器,通过正向计数,反向计数和停止计数控制数模转换器输出不同的电压值;电平转换器,用于对双向计数器产生的计数信号进行电平转换,将高电平由输出信号VDD转换为稳压信号VDDH,低电平信号为零电平保持不变;数模转换器,将稳压信号VDDH分压为一系列电压值,根据经过了电平转换的计数器输出的计数值,将不同分压值加载在功率晶体管栅端控制输出电压信号大小。本发明驱动能力强,电压纹波极小,降压幅度大,外围元件少,控制电路功耗低。

Description

一种基于双向计数控制的稳压电路
技术领域
本发明属于微电子和电源管理技术领域,具体涉及一种基于双向计数控制的稳压电路。
背景技术
稳压电源可以为各种电器设备供电,也可以为芯片内部供电。常见的稳压控制电路主要包括线性稳压源,开关电容式稳压电路,以及开关电源电路。其中线性稳压源采用运算放大器实时调整输出电压,能够精确控制输出电压值,电压纹波小,但是难以满足大的降压需要;开关电容式稳压电路,外围元件少,电路简单,但是驱动能力较弱,降压幅度有限;开关电源电路,效率高,功耗小,电压调整范围大,但是外围元件较多,存在一定的电磁干扰问题。
针对大的降压幅度,大的驱动能力,小的电压纹波的需要,目前的设计方案存在外围元件多,电路复杂的缺点。
发明内容
本发明提供了一种基于双向计数控制的稳压电路,是一种满足特定需求的降压控制方案,具有驱动能力强,电压纹波极小,降压幅度大,控制电路功耗低,外围元件少的优点。其降压稳定值控制在一个较小的电压区间,并能够实时检测,及时调整输出电压大小以使其能够保持稳定在目标电压区间内。
本发明提供的基于双向计数控制的稳压电路,包括限流电阻Rz、稳压二极管Zener、功率晶体管NMOS、电容C、分压检测电阻串RJ1、RJ2、RJ3、比较器1、比较器2、逻辑电路、振荡器、双向计数器、电平转换器以及数模转换器,所有模块的功能以及连接关系如下:
限流电阻Rz,限制流过稳压二极管Zener的电流,其一端连接输入电压端口,另一端连接稳压二极管Zener的负端;
稳压二极管Zener,将高的输入电压转化为一较低的受温度影响的电压值VDDH,其正端连接地,负端连接限流电阻Rz,并连接至数模转换器的输入端3;
功率晶体管NMOS,为负载提供电流,其漏端连接输入电压端口,栅端连接数模转换器的输出端4,源端连接电容C上极板、分压检测电阻串中RJ1的上端以及输出电压端口;
电容C,减小输出电压纹波,其上极板连接功率晶体管NMOS源端,下极板连接地;
分压检测电阻串RJ1、RJ2、RJ3,检测输出电压值,其中RJ1、RJ2、RJ3首尾相串联,RJ1上端连接至功率晶体管NMOS源端,RJ2上端连接至比较器1的负输入端,RJ3上端连 接至比较器2的负输入端,RJ3下端连接至地;
比较器1,将上限电压检测信号与参考电压信号进行比较,当参考电压信号小于上限电压检测信号时,输出低电平,当参考电压信号大于上限电压检测信号时,输出高电平,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ2上端,输出端连接逻辑电路的输入端3;
比较器2,将下限电压检测信号与参考电压信号进行比较,当参考电压信号小于下限电压检测信号时,输出低电平,当参考电压信号大于下限电压检测信号时,输出高电平,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ3上端,输出端连接逻辑电路的输入端2;
逻辑电路,根据输入端3接收到的比较器1的输出信号和输入端2接收到的比较器2的输出信号以及输入端1接收到的双向计数器输出端6输出的计数是否达到最大或者最小值判断信号,产生正向计数信号,反向计数信号和停止计数信号,分别通过输出端4、5、6输出到双向计数器输入端3、2、1,当比较器1和比较器2都输出高电平时,正向计数信号为1,反向计数信号为0,停止计数信号在双向计数器计数达到最大值时为1,在双向计数器计数未达到最大值时为0;当比较器1输出低电平,比较器2输出高电平时,正向计数信号为0,反向计数信号为0,停止计数信号为1;当比较器1和比较器2都输出低电平时,正向计数信号为0,反向计数信号为1,停止计数信号在双向计数器计数达到最小值时为1,在双向计数器计数未达到最小值时为0,逻辑电路输入端1连接双向计数器的输出端6,输入端2连接比较器2的输出端,输入端3连接比较器1的输出端,其三个输出端4、5、6分别连接至双向计数器的输入端3、输入端2、输入端1;
振荡器,产生时钟信号,其输出端接双向计数器的输入端4;
双向计数器,根据输入端1、2、3接收到的逻辑电路输出端6、5、4输出的计数控制信号,在输入端4接收到振荡器输出的时钟上升沿到来的时刻进行正向计数,反向计数和停止计数,当正向计数信号为1,反向计数信号为0,停止计数信号为0时进行正向计数;当正向计数信号为0,反向计数信号为1,停止计数信号为0时进行反向计数;当停止计数信号为1时停止计数,并将n位高电平值为VDD、低电平值为零电平的计数信号通过输出端5输出到电平转换器输入端1,将计数是否达到最大或者最小值判断信号通过输出端6输入到逻辑电路输入端1,其输入端1、输入端2、输入端3分别连接至逻辑电路三个输出端6、5、4,输入端4连接至振荡器输出端,其输出端5接电平转换器输入端1,输出端6连接至逻辑电路输入端1;
电平转换器,对输入端1接收到的双向计数器输出端5输出的n位高电平值为VDD、低 电平值为零电平计数信号值进行电平转换,将高电平为VDD的信号升压,转化为稳压二极管Zener产生的VDDH大小的高电平信号,对其输出的低电平信号保持为零电平信号不变,并将输出端2输出的n位高电平值为VDDH,低电平值为零电平的信号输入到数模转换器的输入端2,将输出端2的信号反相后通过输出端3输入到数模转换器的输入端1,其输入端1连接双向计数器输出端5,其输出端2连接数模转换器的输入端2,其输出端3连接数模转换器的输入端1;
数模转换器,将输入端3接收的稳压信号VDDH分压为1、2、3……N个电压值,N=2n,根据输入端2接收到的电平转换器输出端2输出的高电平为VDDH、低电平为零的n位信号,以及输入端1接收到电平转换器输出端3输出的n位与输入端2接收到的信号互为反相的信号,控制N个电压值依次通过输出端4输入到功率晶体管NMOS的栅端,控制输出信号的大小,当双向计数器计数值增大时,输入到NMOS栅端的电压依次递增;当双向计数器计数值减小时,输入到NMOS栅端的电压依次递减;当双向计数器计数值不变时,输入到NMOS栅端的电压不变,其输入端1接电平转换器的输出端3,输入端2接电平转换器的输出端2,输入端3接稳压二极管Zener的负端,其输出端4接功率晶体管NMOS的栅端。
本发明的电路工作过程为,输入高电压信号经过稳压二极管Zener稳压,产生较低的受温度影响的稳压信号VDDH,接入数模转换器,将VDDH分压为一系列电压,并控制不同的分压值接入功率晶体管NMOS的栅端,控制输出电压的大小,分压检测电阻串检测输出电压的大小,并通过比较器1、比较器2与参考电压信号进行比较,当上限电压检测信号与下限电压检测信号均低于参考电压信号时,代表输出电压信号低于稳压范围,比较器1和比较器2均输出高电平,逻辑电路产生正向计数信号,控制双向计数器进行正向计数,计数值经过电平转换器将大小为VDD高电平转化为大小VDDH的高电平,低电平为零电平值保持不变,输入数模转换器,控制其输出到功率晶体管NMOS栅端的分压值依次升高;当上限电压检测信号与下限电压检测信号均高于参考电压信号时,代表输出电压信号高于稳压范围,比较器1和比较器2均输出低电平,逻辑电路产生反向计数信号,控制双向计数器进行反向计数,计数值经过电平转换器将大小VDD高电平转化为大小为VDDH的高电平,低电平为零电平值保持不变,输入数模转换器,控制其输出到功率晶体管NMOS栅端的分压值依次降低;当上限电压检测信号高于参考电压信号,下限电压检测信号低于参考电压信号,代表输出电压信号处于稳压范围,比较器1输出低电平,比较器2输出高电平,逻辑电路产生停止计数信号,控制双向计数器不计数,数模转换器输出到功率晶体管NMOS栅端的分压值不变,将输出电压稳定在所设定的稳压区间。
与现有技术相比,本发明的有益效果:
1、本发明技术方案中外围元件较少,仅有一个大的稳压电容C,减小了外围电路面积;
2、电路采用分压检测电阻串,比较器,逻辑电路,双向计数器,电平转换器,数模转换器来控制输出电压信号在一个小的电压设定区间内保持恒定,控制电路功耗低,稳定性高;
3、采用了数模转换器控制功率晶体管NMOS栅压信号,可以满足大的降压需求;
综上所述,本发明技术方案提供了一种基于双向计数控制的稳压电路方案,具有大的驱动能力,极小的电压纹波,大的降压幅度,又具有控制电路功耗低,外围元件少的优点。可以将降压稳定值控制在一个较小的电压区间,并能够实时监测,及时调整输出电压大小。
附图说明
图1为本发明一个实施例所提供的基于双向计数控制的稳压电路结构示意图;
图2为本发明一个实施例所提供的基于双向计数控制的稳压电路详细结构示意图;
图3为本发明一个实施例所提供的基于双向计数控制的稳压电路关键信号的波形示意图。
具体实施方式
为使本发明的目的、内容和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
首先,解释本发明技术方案的关键特征在于:
通过分压检测电阻串检测输出电压值,与比较器比较,通过逻辑电路产生双向计数器的计数控制信号,双向计数器进行正向计数,反向计数或者停止计数,计数值输入电平转换器,经过电平转换后,输入数模转换器,控制功率晶体管NMOS栅端的电压大小,从而调控输出电压的大小;
实施例
本实施例首先描述本发明所提供的一种基于双向计数控制的稳压电路的框架结构以及各结构的连接关系:
如图1所示,所述开关阵列式降压电路,包括限流电阻Rz、稳压二极管Zener、功率晶体管NMOS、电容C、分压检测电阻串RJ1、RJ2、RJ3、比较器1、比较器2、逻辑电路、振荡器、双向计数器、电平转换器以及数模转换器,所有模块的连接关系如下:
限流电阻Rz,其一端连接输入电压端口,另一端连接稳压二极管Zener的负端;
稳压二极管Zener,其正端连接地,负端连接限流电阻Rz,并连接至数模转换器的输入端3;
功率晶体管NMOS,其漏端连接输入电压端口,栅端连接数模转换器的输出端4,源端连接电容C上极板、分压检测电阻串中RJ1的上端以及输出电压端口;
电容C,其上极板连接功率晶体管NMOS源端,下极板连接地;
分压检测电阻串RJ1、RJ2、RJ3,其中RJ1、RJ2、RJ3首尾相串联,RJ1上端连接至功率晶体管NMOS源端,RJ2上端连接至比较器1的负输入端,RJ3上端连接至比较器2的负输入端,RJ3下端连接至地;
比较器1,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ2上端,输出端连接逻辑电路的输入端3;
比较器2,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ3上端,输出端连接逻辑电路的输入端2;
逻辑电路,其输入端1连接双向计数器的输出端6,输入端2连接比较器2的输出端,输入端3连接比较器1的输出端,其三个输出端4、5、6分别连接至双向计数器的输入端3、输入端2、输入端1;
振荡器,其输出端接双向计数器的输入端4;
双向计数器,其输入端1、输入端2、输入端3分别连接至逻辑电路三个输出端6、5、4,输入端4连接至振荡器输出端,其输出端5接电平转换器输入端1,输出端6连接至逻辑电路输入端1;
电平转换器,其输入端1连接双向计数器输出端5,其输出端2连接数模转换器的输入端2,其输出端3连接数模转换器的输入端1;
数模转换器,其输入端1接电平转换器的输出端3,输入端2接电平转换器的输出端2,输入端3接稳压二极管Zener的负端,其输出端4接功率晶体管NMOS的栅端。
接下来具体描述所述数模转换器的具体结构以及相应的工作流程:
如图2所示,所述数模转换器包括电阻串R1、R2、……、RN、Rb,二叉树开关阵列第1列M1,1、M1,2、……、M1,N,第2列M2,1、M2,2、……M2,N/2,第n列Mn,1、Mn,2、……Mn,N/2 n-1,因为n与N的关系为N=2n,故第n列开关为Mn,1、Mn,2
所述电阻串R1、R2、……、RN、Rb用于将稳压信号值分压为N个电压值;
所述二叉树开关阵列由PMOS晶体管组成,第1列M1,1、M1,2、……、M1,N,第2列M2,1、M2,2、……M2,N/2,第n列Mn,1、Mn,2,用于通过不同开关的导通或者闭合,将N个电压值中的一个传递给功率晶体管NMOS的栅端,从而控制输出电压保持在一定的电压区间;
其中,所述电阻串R1、R2、……、RN、Rb相串联,R1上端连接至稳压二极管Zener的负端,Rb下端连接至地,每个电阻R1、R2、……、RN上端分别连接至二叉树开关阵列第1列 M1,1、M1,2、……、M1,N的源端;
所述二叉树开关阵列第1列M1,1、M1,2、……、M1,N源端分别连接电阻串R1、R2、……、RN每个电阻的上端,处于奇数位的开关M1,1、M1,3……M1,N-1,分别与处于偶数位的开关M1,2、M1,4、……M1,N的漏端两两相连,并连接至二叉树开关阵列第2列M2,1、M2,2、……M2,N/2的源端,处于奇数位的开关M1,1、M1,3……M1,N-1的栅端接电平转换器输出的处于偶数位的开关M1,2、M1,4……M1,N的栅端接电平转换器输出的DH<1>;
所述二叉树开关阵列第2列M2,1、M2,2、……M2,N/2的源端分别连接第1列开关处于奇数位的开关M1,1、M1,3……M1,N-1,与处于偶数位的开关M1,2、M1,4、……M1,N漏端两两相连的输出端,第2列处于奇数位的开关M2,1、M2,3……M2,N/2-1,分别与处于偶数位的开关M2,2、M2,4……M2,N/2漏端两两相连,并连接至二叉树开关阵列第3列M3,1、M3,2、……M3,N/4的源端,处于奇数位的开关M2,1、M2,3……M2,N/2-1的栅端接电平转换器输出的处于偶数位的开关M2,2、M2,4……M2,N/2的栅端接电平转换器输出的DH<2>;
所述二叉树开关阵列第3列、第4列……第N-1列连接方式以上述方式类推;
所述二叉树开关阵列第N列Mn,1、Mn,2源端分别连接第N-1列开关处于奇数位的开关Mn-1,1、Mn-1,3,与处于偶数位的开关Mn-1,2、Mn-1,4漏端两两相连的输出端,第N列开关Mn,1、Mn,2的漏端相连接,并连接至功率晶体管NMOS的栅端,开关Mn,1的栅端接电平转换器输出的开关Mn,2的栅端接电平转换器输出的DH<n>。
如图3所示,本发明所设计的基于双向计数控制的稳压电路关键信号的波形示意图:
当输出电压信号小于所设定的电压范围时,上限电压检测信号与下限电压检测信号均小于参考电压信号,正向计数信号为1,反向计数信号为0,由于计数值尚未达到最大值,故停止计数信号为0,双向计数器进行正向计数,通过电平转换器控制数模转换器,控制功率晶体管NMOS栅压信号不断增大,输出电压信号不断增大,当输出电压信号上升至所设定的电压范围内,在振荡器时钟上升沿到来时,上限电压检测信号大于参考电压信号,下限电压检测信号小于参考电压信号,正向计数信号为0,反向计数信号为0,停止计数信号为1,双向计数器停止计数,通过电平转换器控制数模转换器,控制功率晶体管NMOS栅压信号保持不变,输出电压信号保持稳定不变。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。

Claims (5)

1.一种基于双向计数控制的稳压电路,其特征在于,包括限流电阻Rz、稳压二极管Zener、功率晶体管NMOS、电容C、分压检测电阻串RJ1、RJ2、RJ3、比较器1、比较器2、逻辑电路、振荡器、双向计数器、电平转换器以及数模转换器;其中,限流电阻Rz,其一端连接输入电压端口,另一端连接稳压二极管Zener的负端;稳压二极管Zener,其正端连接地,负端连接限流电阻Rz,并连接至数模转换器的输入端3;功率晶体管NMOS,其漏端连接输入电压端口,栅端连接数模转换器的输出端4,源端连接电容C上极板、分压检测电阻串中RJ1的上端以及输出电压端口;电容C,其上极板连接功率晶体管NMOS源端,下极板连接地;分压检测电阻串RJ1、RJ2、RJ3,其中RJ1、RJ2、RJ3首尾相串联,RJ1上端连接至功率晶体管NMOS源端,RJ2上端连接至比较器1的负输入端,RJ3上端连接至比较器2的负输入端,RJ3下端连接至地;比较器1,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ2上端,输出端连接逻辑电路的输入端3;比较器2,其正输入端连接参考电压,负输入端连接分压检测电阻串中RJ3上端,输出端连接逻辑电路的输入端2;逻辑电路,其输入端1连接双向计数器的输出端6,输入端2连接比较器2的输出端,输入端3连接比较器1的输出端,其三个输出端4、5、6分别连接至双向计数器的输入端3、输入端2、输入端1;振荡器,其输出端接双向计数器的输入端4;双向计数器,其输入端1、输入端2、输入端3分别连接至逻辑电路三个输出端6、5、4,输入端4连接至振荡器输出端,其输出端5连接电平转换器输入端1,输出端6连接至逻辑电路输入端1;电平转换器,其输入端1连接双向计数器输出端5,其输出端2连接数模转换器的输入端2,其输出端3连接数模转换器的输入端1;数模转换器,其输入端1接电平转换器的输出端3,输入端2接电平转换器的输出端2,输入端3接稳压二极管Zener的负端,其输出端4接功率晶体管NMOS的栅端。
2.如权利要求1所述的电路,其特征在于,所述逻辑电路,根据输入端3接收到的比较器1的输出信号和输入端2接收到的比较器2的输出信号以及输入端1接收到的双向计数器输出端6输出的计数是否达到最大或者最小值判断信号,产生正向计数信号,反向计数信号和停止计数信号,分别通过输出端4、5、6输出到双向计数器输入端3、2、1,当比较器1和比较器2都输出高电平时,正向计数信号为1,反向计数信号为0,停止计数信号在双向计数器计数达到最大值时为1,在双向计数器计数未达到最大值时为0;当比较器1输出低电平,比较器2输出高电平时,正向计数信号为0,反向计数信号为0,停止计数信号为1;当比较器1和比较器2都输出低电平时,正向计数信号为0,反向计数信号为1,停止计数信号在双向计数器计数达到最小值时为1,在双向计数器计数未达到最小值时为0。
3.如权利要求1所述的电路,其特征在于,所述双向计数器,根据输入端1、2、3接收到的逻辑电路输出端6、5、4输出的计数控制信号,在输入端4接收到振荡器输出的时钟上升沿到来的时刻进行正向计数,反向计数和停止计数,当正向计数信号为1,反向计数信号为0,停止计数信号为0时进行正向计数;当正向计数信号为0,反向计数信号为1,停止计数信号为0时进行反向计数;当停止计数信号为1时停止计数,并将n位高电平值为VDD、低电平值为零电平的计数信号通过输出端5输出到电平转换器输入端1,将计数是否达到最大或者最小值判断信号通过输出端6输入到逻辑电路输入端1。
4.如权利要求1所述的电路,其特征在于,所述电平转换器,对输入端1接收到的双向计数器输出端5输出的n位高电平值为VDD、低电平值为零电平计数信号值进行电平转换,将高电平为VDD的信号升压,转化为稳压二极管Zener产生的VDDH大小的高电平信号,对其输出的低电平信号保持为零电平信号不变,并将输出端2输出的n位高电平值为VDDH,低电平值为零电平的信号输入到数模转换器的输入端2,将输出端2的信号反相后通过输出端3输入到数模转换器的输入端1。
5.如权利要求1所述的电路,其特征在于,所述数模转换器,将输入端3接收的稳压信号VDDH分压为1、2、3……N个电压值,N=2n,根据输入端2接收到的电平转换器输出端2输出的高电平为VDDH、低电平为零的n位信号,以及输入端1接收到电平转换器输出端3输出的n位与输入端2接收到的信号互为反相的信号,控制N个电压值依次通过输出端4输入到功率晶体管NMOS的栅端,控制输出信号的大小,当双向计数器计数值增大时,输入到NMOS栅端的电压依次递增;当双向计数器计数值减小时,输入到NMOS栅端的电压依次递减;当双向计数器计数值不变时,输入到NMOS栅端的电压不变。
CN201610389634.XA 2016-06-03 2016-06-03 一种基于双向计数控制的稳压电路 Expired - Fee Related CN106406409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610389634.XA CN106406409B (zh) 2016-06-03 2016-06-03 一种基于双向计数控制的稳压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610389634.XA CN106406409B (zh) 2016-06-03 2016-06-03 一种基于双向计数控制的稳压电路

Publications (2)

Publication Number Publication Date
CN106406409A true CN106406409A (zh) 2017-02-15
CN106406409B CN106406409B (zh) 2017-09-29

Family

ID=58005970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610389634.XA Expired - Fee Related CN106406409B (zh) 2016-06-03 2016-06-03 一种基于双向计数控制的稳压电路

Country Status (1)

Country Link
CN (1) CN106406409B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109775488A (zh) * 2019-03-15 2019-05-21 上海康驰机电设备有限公司 一种ai智能电梯通讯共模干扰纠错方法
CN112130482A (zh) * 2020-08-24 2020-12-25 南开大学深圳研究院 一种分别量化信号低频成分和高频成分的量化系统和方法
CN112684843A (zh) * 2020-12-18 2021-04-20 中国电子科技集团公司第四十七研究所 一种数模混合线性稳压器系统
CN114625194A (zh) * 2020-12-10 2022-06-14 圣邦微电子(北京)股份有限公司 参考电压产生电路及其产生方法
CN116192145A (zh) * 2022-12-13 2023-05-30 辰芯半导体(深圳)有限公司 可连续检测的双限adc及电源管理芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2741087Y (zh) * 2004-10-27 2005-11-16 华为技术有限公司 负电源过压欠压缓启保护电路
CN101206491A (zh) * 2006-12-22 2008-06-25 崇贸科技股份有限公司 低压降稳压器及其稳压方法
CN102955492A (zh) * 2011-08-18 2013-03-06 祥硕科技股份有限公司 参考电流产生电路
JP2013094060A (ja) * 2013-02-20 2013-05-16 Fuji Electric Co Ltd Dc−dcコンバータの異常電流防止回路
US20130127430A1 (en) * 2011-11-18 2013-05-23 Diodes Incorporated Power Regulator for Driving Pulse Width Modulator
CN104377958A (zh) * 2014-11-27 2015-02-25 电子科技大学 一种用于开关电源的瞬态响应增强电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2741087Y (zh) * 2004-10-27 2005-11-16 华为技术有限公司 负电源过压欠压缓启保护电路
CN101206491A (zh) * 2006-12-22 2008-06-25 崇贸科技股份有限公司 低压降稳压器及其稳压方法
CN102955492A (zh) * 2011-08-18 2013-03-06 祥硕科技股份有限公司 参考电流产生电路
US20130127430A1 (en) * 2011-11-18 2013-05-23 Diodes Incorporated Power Regulator for Driving Pulse Width Modulator
JP2013094060A (ja) * 2013-02-20 2013-05-16 Fuji Electric Co Ltd Dc−dcコンバータの異常電流防止回路
CN104377958A (zh) * 2014-11-27 2015-02-25 电子科技大学 一种用于开关电源的瞬态响应增强电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109775488A (zh) * 2019-03-15 2019-05-21 上海康驰机电设备有限公司 一种ai智能电梯通讯共模干扰纠错方法
CN112130482A (zh) * 2020-08-24 2020-12-25 南开大学深圳研究院 一种分别量化信号低频成分和高频成分的量化系统和方法
CN114625194A (zh) * 2020-12-10 2022-06-14 圣邦微电子(北京)股份有限公司 参考电压产生电路及其产生方法
CN112684843A (zh) * 2020-12-18 2021-04-20 中国电子科技集团公司第四十七研究所 一种数模混合线性稳压器系统
CN116192145A (zh) * 2022-12-13 2023-05-30 辰芯半导体(深圳)有限公司 可连续检测的双限adc及电源管理芯片
CN116192145B (zh) * 2022-12-13 2024-05-28 辰芯半导体(深圳)有限公司 可连续检测的双限adc及电源管理芯片

Also Published As

Publication number Publication date
CN106406409B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN106406409A (zh) 一种基于双向计数控制的稳压电路
CN202268807U (zh) 用于控制初级侧调节器中的开关的集成电路、初级侧调节的集成控制电路及开关电源
CN103675426B (zh) 电感电流过零检测方法及电路以及带该电路的开关电源
US9024594B2 (en) System and method for power conversion for renewable energy sources
TW201315118A (zh) 電源轉換器及其方法
CN103095127A (zh) 一种电荷泵电路及电子设备
CN101572485A (zh) 用于副边同步整流管的智能驱动控制方法及装置
CN107171550B (zh) 一种大功率电源控制器
CN103269161B (zh) 恒流输出buck电源电路
KR101034141B1 (ko) 광전지 회로
US10164537B2 (en) Switching regulator
AU2010341580A1 (en) AC diversion mode controller
CN105917543A (zh) 基于自然能源的发电装置的发电系统与该发电系统所采用的带有没有电力损失的逆流防止装置的直流电源合成装置
CN107707102B (zh) Dc-dc变换器及其控制方法
Zhou et al. A wide output voltage range single-input-multi-output hybrid DC-DC converter achieving 87.5% peak efficiency with a fast response time and low cross regulation for DVFS applications
WO2018222858A1 (en) Energy storage system having a multi-port dc/dc power converter
CN100438287C (zh) 直流对直流升压转换装置及方法
CN103414323A (zh) 减小电流控制型开关调节系统中开通时间的电路
CN203466720U (zh) 减小电流控制型开关调节系统中开通时间的电路
CN102594140A (zh) 斜坡补偿产生电路及方法
CN103095130A (zh) 一种基于cmos工艺的用于变换器控制电路的集成电路芯片
CN105988498B (zh) 一种低电压自适应的电源系统
CN201051717Y (zh) 无触点二进制变压器调压电源
CN201975994U (zh) 一种用于安防设备的交直流自适应电源装置
US12117859B2 (en) Power generation device and system capable of maximum power tracking

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170929