CN106356025A - 发光组件的驱动电路架构 - Google Patents

Abstract

本发明涉及一种发光组件的驱动电路架构，其包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管及一电容，其相互电连接并与数据电压、写入扫描讯号、重置扫描讯号、高电压准位、低电压准位及发光致能讯号连接，搭配不同的分时驱动，使本电路架构在使用时不会有电流电阻电压降（IR Drop），且控制讯号仅需使用写入扫描讯号及发光致能讯号即可达成，不需要额外的控制讯号线。

Description

发光组件的驱动电路架构

技术领域

本发明涉及一种平面显示技术，特别是一种涉及有机发光二极管（Organic Light Emitting Diode,OLED）的发光组件的驱动电路架构。

背景技术

主动式矩阵有机发光二极管（Active Matrix Organic Light Emitting Diode，简称AMOLED）显示器具有无视角限制、低制造成本、高应答速度（约为液晶的百倍以上）、省电、自发光、可使用于可携式机器的直流驱动、工作温度范围大、重量轻且可随硬设备小型化及薄型化等等优点，此技术将预期取代液晶显示器（Liquid Crystal Display . LCD）。

当前主动式矩阵有机发光二极管显示面板主要有两种制作方式，其中一种是利用低温多晶硅（LTPS）的薄膜晶体管（TFT）制程技术来制作，而另一种则是利用非晶硅（a-Si）的薄膜晶体管（TFT）制程技术来制作。

就一般来说，采以低温多晶硅的薄膜晶体管制程技术所制作出来的主动式矩阵有机发光二极管显示面板，其像素电路中的薄膜晶体管的型态可以为P型或N型，但由于P型薄膜晶体管传导适合OLED驱动，故当前多以选择P型薄膜晶体管来实施。

而选择P型薄膜晶体管来实现有机发光二极管像素电路的条件下，流经有机发光二极管的电流不仅会随着电源电压（Vdd）受到电流电阻电压降（IR Drop）的影响而改变，而且还会随着用以驱动有机发光二极管的薄膜晶体管的临限电压飘移（Vth shift）而有所不同，如此一来，将会连带影响到有机发光二极管显示器的亮度均匀性。

发明内容

本发明的目的是提供一种平面显示技术，特别是一种涉及有机发光二极管（Organic Light Emitting Diode,OLED）的发光组件的驱动电路架构，用以克服有机发光二极管的电流会随着电源电压（Vdd）因受到电流电阻电压降（IR Drop）的影响而改变的问题。另一目的在于克服用以驱动有机发光二极管的薄膜晶体管的临限电压飘移（Vth shift），而增加有机发光二极管显示器的亮度均匀性。

为实现上述目的，本发明提供一种发光组件的驱动电路架构其包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管及一电容；当中

该第一晶体管与一数据电压、一发光组件、一写入扫描讯号及该第二晶体管电连接；

该第二晶体管与该发光组件、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管及该电容电连接；

该第三晶体管与该第四晶体管、该第五晶体管、该第六晶体管、该电容及该写入扫描讯号电连接；

该第四晶体管与该第七晶体管、该电容及一重置扫描讯号电连接；

该第五晶体管与该第六晶体管、一高电压准位及一发光致能讯号电连接；

该第六晶体管与该第七晶体管、该第八晶体管、该电容及该发光致能讯号电连接；

该第七晶体管与该重置扫描讯号、一低电压准位、该第八晶体管及该电容电连接；及

该第八晶体管与该电容、该写入扫描讯号及该低电压准位电连接。

在本发明的一实施例中，第一晶体管的第二电极、该第二晶体管的第一电极及该发光组件相互电连接。

在本发明的一实施例中，第二晶体管的第二电极、该第三晶体管的第一电极、该第五晶体管的第一电极及该第六晶体管的第一电极相互电连接。

在本发明的一实施例中，第二晶体管的第三电极、该第三晶体管的第二电极、该第四晶体管的第一电极及电容相互电连接。

在本发明的一实施例中，第六晶体管的第二电极、该第七晶体管的第一电极、该第八晶体管的第一电极及该电容相互电连接。

上述一个实施例中描述的技术手段可应用在上述另一个实施例中，以得到一个新的实施例，只要这些技术手段不相互矛盾。

在本发明的另一实施例中，发光组件的驱动电路架构其包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管及一电容；当中

该第一晶体管与一数据电压、一写入扫描讯号、该第二晶体管、该第三晶体管、该第五晶体管、该第六晶体管电连接；

该第二晶体管与该发光组件、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管及该电容电连接；

该第三晶体管与该第四晶体管、该第五晶体管、该第六晶体管、该电容及该写入扫描讯号电连接；

该第四晶体管与该第七晶体管、该电容及一重置扫描讯号电连接；

该第五晶体管与该第六晶体管、一高电压准位及一发光致能讯号电连接；

该第六晶体管与该第七晶体管、该第八晶体管、该电容及该发光致能讯号电连接；

该第七晶体管与该重置扫描讯号、一低电压准位、该第八晶体管及该电容电连接；及

该第八晶体管与该电容、该写入扫描讯号及该低电压准位电连接。

在本发明的另一实施例中，该第一晶体管的第二电极、第二晶体管的第二电极、该第三晶体管的第一电极、该第五晶体管的第一电极及该第六晶体管的第一电极相互电连接。

在本发明的另一实施例中，第二晶体管的第三电极、该第三晶体管的第二电极、该第四晶体管的第一电极及电容相互电连接。

在本发明的另一实施例中，第六晶体管的第二电极、该第七晶体管的第一电极、该第八晶体管的第一电极及该电容相互电连接。

为让本案的目的、特征和优点能使本领域普通技术人员更易理解，下文结合较佳实施例，并配合附图，作详细说明如下。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明第一实施例的电路架构示意图。

图2是本发明分时驱动讯号的时序变化示意图。

图3是本发明第一实施例的电路架构在时序变化中的关系示意图（一）。

图4是本发明第一实施例的电路架构在时序变化中的关系示意图（二）。

图5是本发明第一实施例的电路架构在时序变化中的关系示意图（三）。

图6是本发明第二实施例的电路架构示意图。

图7是本发明第二实施例的电路架构在时序变化中的关系示意图（一）。

图8是本发明第二实施例的电路架构在时序变化中的关系示意图（二）。

图9是本发明第二实施例的电路架构在时序变化中的关系示意图（三）。

标记说明：

1、1a 第一晶体管

2、2a 第二晶体管

3、3a 第三晶体管

4、4a 第四晶体管

5、5a 第五晶体管

6、6a 第六晶体管

7、7a 第七晶体管

8、8a 第八晶体管

9、9a 电容

Vdata 数据电压

S（n） 写入扫描讯号

S（n-1） 重置扫描讯号

VH 高电压准位

VL 低电压准位

LE 发光致能讯号。

具体实施方式

为清楚呈现本发明的特征，附图中的各组件仅为示意而并非按照实物的外形与比例绘制，且省略部分公知组件。此外，为呈现对本发明说明的一贯性，在不同实施例中，相同或相似的标记代表相同或相似的组件或步骤。在实施例中所提到的方向用语，例如：上、下、左、右、前、后等，仅是参考附图的方向，因此，使用的方向用语是用来说明，而非用来限制本发明，且在此先定义说明，在本实施例及下述所有的实施中，在文中所提到“晶体管”一词，在图示中皆具有三个电极，“第一电极”是指“晶体管”下方的电极，可为晶体管的漏极（Drain）或源极（Source），“第二电极”是指“晶体管”上方的电极，可为晶体管的源极（Source）或漏极（Drain），而“第三电极”是指“晶体管”水平方向的电极（有可能向左或向右的）晶体的管栅极（Gate）。

图1是本发明第一实施例的电路架构示意图，由图示中可看出本发明的电路架构具有八个晶体管及一个电容，当中第二晶体管2及第五晶体管5分别做为电路架构的驱动单元及电源单元，而第一晶体管1、第三晶体管3、第四晶体管4、第六晶体管6、第七晶体管7、第八晶体管8及电容构成了数据储存单元。

图2是本发明分时驱动讯号的时序变化示意图，由图中可以看出，一个帧时间（frame time）内，有三个阶段，分别为P1、P2及P3，在这三个阶段内，写入扫描讯号S（n）、重置扫描讯号S（n-1）及发光致能讯号LE的状态也有所不同；在P1阶段时，写入扫描讯号S（n）及发光致能讯号LE为high，重置扫描讯号S（n-1）为low；在P2阶段时，重置扫描讯号S（n-1）及发光致能讯号LE为高电平，写入扫描讯号S（n）为低电平；在P3阶段时，写入扫描讯号S（n）及重置扫描讯号S（n-1）为高电平，发光致能讯号LE为低电平。

图3是本发明第一实施例的电路架构在时序变化中的关系示意图（一），第一实施例的电路架构在P1阶段时，根据分时驱动讯号状态的不同（重置扫描讯号S（n-1）在低准位，写入扫描讯号S（n）及发光致能讯号LE为高准位，一般来说是15V），各晶体管的工作状态也有所差异，在P1阶段时，第一晶体管1、第二晶体管2、第三晶体管3、第五晶体管5、第六晶体管6及第八晶体管8为OFF状态，而第四晶体管4及第七晶体管7为ON状态，如此第二晶体管2的栅极（Gate）将会被拉到低的准位。

图4是本发明第一实施例的电路架构在时序变化中的关系示意图（二），第一实施例的电路架构在P2阶段时，根据分时驱动讯号状态的不同（写入扫描讯号S（n）在低准位，重置扫描讯号S（n-1）及发光致能讯号LE在high准位），各晶体管的工作状态也有所差异，在P2阶段时，第四晶体管4、第五晶体管5、第六晶体管6及第七晶体管7为OFF状态，而第一晶体管1、第二晶体管2、第三晶体管3及第八晶体管8为ON状态，数据电压Vdata的限制条件为Vdata < VSS + VOLED（th），如此发光组件OLED才不会在这个时候发光，故假设VL = 4V，VH = 15V，VSS = 2V，VOLED（th） = 2V，则Vdata要小于4V，这时电容会存Vdata，和T2的阈值电压（Vth2）与VL信息（Vdata-Vth2-VL）。

图5是本发明第一实施例的电路架构在时序变化中的关系示意图（三），第一实施例的电路架构在P3阶段时，根据分时驱动讯号状态的不同（发光致能讯号LE在低准位，写入扫描讯号S（n）及重置扫描讯号S（n-1）在高准位），各晶体管的工作状态也有所差异，在P3阶段时，第一晶体管1、第三晶体管3、第四晶体管4、第七晶体管7及第八晶体管8为OFF状态，而第二晶体管2、第五晶体管5、第六晶体管6为ON状态，此时针对第2晶体管流过电流可以以下公式计算：

I=（1/2）×β×（Vsg2-Vth2）2

I=（1/2）×β×（VH-（Vdata-Vth2+（VH-VL））-Vth2）2

I=（1/2）×β×（VL-Vdata）2 。

由式中可看出流经发光组件OLED的电流与VH和Vth2无关，且低电压准位VL无驱动电流，故不会有电流电阻电压降（IR Drop），如此即可解决掉高电压准位VH的电流电阻电压降（IR Drop）问题。

图6是本发明第二实施例的电路架构示意图，其结构大致上与第一实施例相似，其差异处在于第一晶体管1a的第二电极、第二晶体管2a的第二电极、该第三晶体管3a的第一电极、该第五晶体管5a的第一电极及该第六晶体管6a的第一电极相互电连接，其它部分则同于第一实施例，而第二实施例也使运用同样的分时驱动讯号，而其余重复的部分不再赘述。

图7是本发明第二实施例的电路架构在时序变化中的关系示意图（一），第二实施例的电路架构在P1阶段时，根据分时驱动讯号状态的不同（重置扫描讯号S（n-1）在低准位，写入扫描讯号S（n）及发光致能讯号LE为高准位，一般来说是15V），各晶体管的工作状态也有所差异，在P1阶段时，第一晶体管1a、第二晶体管2a、第三晶体管3a、第五晶体管5a、第六晶体管6a及第八晶体管8a为OFF状态，而第四晶体管4a及第七晶体管7a为ON状态，如此第二晶体管2a的栅极（Gate）将会被拉到低的准位。

图8是本发明第二实施例的电路架构在时序变化中的关系示意图（二），第二实施例的电路架构在P2阶段时，根据分时驱动讯号状态的不同（写入扫描讯号S（n）在低准位，重置扫描讯号S（n-1）及发光致能讯号LE在high准位），各晶体管的工作状态也有所差异，在P2阶段时，第四晶体管4a、第五晶体管5a、第六晶体管6a及第七晶体管7a为OFF状态，而第一晶体管1a、第二晶体管2a、第三晶体管3a及第八晶体管8a为ON状态，数据电压Vdata的限制条件为Vdata < VSS+ VOLED（th），如此发光组件OLED才不会在这个时候发光，故假设VL = 4V，VH = 15V，Vss = 2V，VOLED（th） = 2V，则Vdata要小于4V，这时电容会存Vdata，和T2的阈值电压 （Vth2）与VL信息（Vdata-Vth-VL）。

图9是本发明第二实施例的电路架构在时序变化中的关系示意图（三），第二实施例的电路架构在P3阶段时，根据分时驱动讯号状态的不同（发光致能讯号LE在低准位，写入扫描讯号S（n）及重置扫描讯号S（n-1）在高准位），各晶体管的工作状态也有所差异，在P3阶段时，第一晶体管1a、第三晶体管3a、第四晶体管4a、第七晶体管7a及第八晶体管8a为OFF状态，而第二晶体管2a、第五晶体管5a、第六晶体管6a为ON状态，与第一实施例相同流经发光组件OLED的电流与VH和Vth2 无关，且低电压准位VL无驱动电流，故不会有电流电阻电压降（IR Drop），如此即可解决掉高电压准位VH的电流电阻电压降（IR Drop）问题。

故由上述两个实施例所揭示的技术可知，透过本发明的电路架构，并不会有电流电阻电压降（IR Drop）的问题，且控制讯号仅需使用写入扫描讯号S（n）及发光致能讯号LE即可达成，不需要额外的控制讯号线。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种发光组件的驱动电路架构，其特征在于，其包括：

一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管及一电容；

该第一晶体管与一数据电压、一发光组件、一写入扫描讯号及该第二晶体管电连接；

该第二晶体管与该发光组件、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管及该电容电连接；

该第三晶体管与该第四晶体管、该第五晶体管、该第六晶体管、该电容及该写入扫描讯号电连接；

该第四晶体管与该第七晶体管、该电容及一重置扫描讯号电连接；

该第五晶体管与该第六晶体管、一高电压准位及一发光致能讯号电连接；

该第六晶体管与该第七晶体管、该第八晶体管、该电容及该发光致能讯号电连接；

该第七晶体管与该重置扫描讯号、一低电压准位、该第八晶体管及该电容电连接；及

该第八晶体管与该电容、该写入扫描讯号及该低电压准位电连接。

2.根据权利要求1所述的发光组件的驱动电路架构，其中，该第一晶体管的第二电极、该第二晶体管的第一电极及该发光组件相互电连接。

3.根据权利要求1所述的发光组件的驱动电路架构，其中，该第二晶体管的第二电极、该第三晶体管的第一电极、该第五晶体管的第一电极及该第六晶体管的第一电极相互电连接。

4.根据权利要求1所述的发光组件的驱动电路架构，其中，该第二晶体管的第三电极、该第三晶体管的第二电极、该第四晶体管的第一电极及电容相互电连接。

5.根据权利要求1所述的发光组件的驱动电路架构，其中，该第六晶体管的第二电极、该第七晶体管的第一电极、该第八晶体管的第一电极及该电容相互电连接。

6.一种发光组件的驱动电路架构，其特征在于，其包括：

一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管及一电容；

当中该第一晶体管与一数据电压、一写入扫描讯号、该第二晶体管、该第三晶体管、该第五晶体管、该第六晶体管电连接；

该第二晶体管与该发光组件、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管及该电容电连接；

该第三晶体管与该第四晶体管、该第五晶体管、该第六晶体管、该电容及该写入扫描讯号电连接；

该第四晶体管与该第七晶体管、该电容及一重置扫描讯号电连接；

该第五晶体管与该第六晶体管、一高电压准位及一发光致能讯号电连接；

该第六晶体管与该第七晶体管、该第八晶体管、该电容及该发光致能讯号电连接；

该第七晶体管与该重置扫描讯号、一低电压准位、该第八晶体管及该电容电连接；及

该第八晶体管与该电容、该写入扫描讯号及该低电压准位电连接。

7.根据权利要求6所述的发光组件的驱动电路架构，其中，该第一晶体管的第二电极、第二晶体管的第二电极、该第三晶体管的第一电极、该第五晶体管的第一电极及该第六晶体管的第一电极相互电连接。

8.根据权利要求6所述的发光组件的驱动电路架构，其中，该第二晶体管的第三电极、该第三晶体管的第二电极、该第四晶体管的第一电极及电容相互电连接。

9.根据权利要求6所述的发光组件的驱动电路架构，其中，该第六晶体管的第二电极、该第七晶体管的第一电极、该第八晶体管的第一电极及该电容相互电连接。