CN106340537A - 高集成度的低压沟槽栅dmos器件及制造方法 - Google Patents
高集成度的低压沟槽栅dmos器件及制造方法 Download PDFInfo
- Publication number
- CN106340537A CN106340537A CN201610964072.7A CN201610964072A CN106340537A CN 106340537 A CN106340537 A CN 106340537A CN 201610964072 A CN201610964072 A CN 201610964072A CN 106340537 A CN106340537 A CN 106340537A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- substrate
- conduction type
- dmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000001413 cellular effect Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 46
- 210000000746 body region Anatomy 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 16
- 230000010354 integration Effects 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种高集成度的低压沟槽栅DMOS器件的制造方法，通过栅电极刻蚀时其上方保留的第一绝缘介质层，以及第二绝缘介质层回刻保留在栅电极侧壁的部分，共同形成源极金属与栅电极之间的电绝缘，从而降低元胞尺寸，提高单位面积的集成度。本发明主要解决Trench DMOS在元胞设计尺寸缩小时遇到的接触孔套准精度不够的问题，从而最大限度的缩小元胞尺寸，降低单位面积的导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，尤其是一种高集成度的低压Trench （沟槽栅）DMOS的制造方法和结构。
背景技术
目前，在半导体集成电路中，普通的低压Trench（沟槽栅） DMOS 晶体管的元胞区结构如图1 所示，该元胞结构主要由沟槽及接触孔组成，接触孔通过注入高剂量掺杂物形成欧姆接触，将体区及源区引出，而接触孔是通过一道光刻曝光后干法刻蚀介质层形成。这种结构一般用于大于0.9μm元胞尺寸设计中。
低压Trench DMOS传统制造方法为：第一步：提供第一导电类型重掺杂衬底1，并在第一导电类型重掺杂衬底1上形成第一导电类型轻掺杂外延层2；第二步：在第一导电类型轻掺杂外延层2上淀积沟槽刻蚀阻挡层；第三步：通过光刻版选择性的掩蔽、干法刻蚀形成多个阵列型的沟槽；第四步：湿法剥离沟槽刻蚀阻挡层；第五步：利用热氧化方式形成栅氧结构5（栅氧层），并淀积栅电极层；第六步：通过干法刻蚀在沟槽内保留多晶形成栅电极6；第七步：注入第二导电类型杂质，并退火，形成第二导电类型体区8；第八步：注入第一导电类型杂质，并退火，形成第一导电类型源极10；第九步：淀积绝缘介质层11，并回流；第十步：通过光刻版选择性的掩蔽，干法刻蚀绝缘介质层11；第十一步：干法刻蚀一定深度硅衬底正面，形成接触孔；第十二步：进行正面金属工艺，完成器件正面结构，形成源极金属12；第十四步，进行背面金属工艺，形成器件漏极13，完成最终器件结构；
为了进一步提升沟道密度，减小器件单位面积导通电阻（RSP），最简单的做法是进一步缩小元胞尺寸设计。由于受到产线工艺能力的限制，在设计尺寸缩小过程中，传统 DMOS制造方法将遭遇接触孔与栅极沟槽间套准精度不够导致的栅、源短路，器件失效，沟道掺杂浓度受接触孔注入影响导致沟道开启电压均匀性差等问题。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种高集成度的低压沟槽栅DMOS器件的制造方法，在不增加光刻次数的基础上，主要解决Trench DMOS在元胞设计尺寸缩小时遇到的接触孔套准精度不够的问题，从而最大限度的缩小元胞尺寸，降低单位面积的导通电阻。本发明采用的技术方案是：
一种高集成度的低压沟槽栅DMOS器件的制造方法，包括以下步骤：
步骤一：提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底正面形成第一导电类型外延层；
步骤二：在第一导电类型外延层上淀积沟槽刻蚀阻挡层；
步骤三：在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽；
步骤四：湿法剥离沟槽刻蚀阻挡层；
步骤五：在外延层表面和外延层中沟槽侧壁利用热氧化方式形成栅氧层，然后在栅氧层表面淀积多晶硅，并通过刻蚀调整多晶硅的厚度到目标值；
步骤六：在衬底正面淀积第一绝缘介质层；
步骤七：通过光刻工艺，选择性干法刻蚀第一绝缘介质层、多晶硅，形成栅电极；栅电极高度凸出外延层，且栅电极顶部保留第一绝缘介质层；
步骤八：在衬底正面注入第二导电类型杂质，并退火，形成第二导电类型体区；
步骤九：在衬底正面注入第一导电类型杂质，并退火，形成第一导电类型源极层；
步骤十：在衬底正面淀积第二绝缘介质层，并回流；
步骤十一：通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法干法刻蚀第二绝缘介质层，在栅电极侧壁保留部分第二绝缘介质层；
步骤十二：干法刻蚀衬底正面的硅，形成接触孔；第一导电类型源极层被刻蚀后留下第一导电类型源极；第一导电类型源极位于栅电极两侧、第二导电类型体区顶部；
步骤十三，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属；源极金属与第一导电类型源极和第二导电类型体区直接接触；
步骤十四，进行背面金属工艺，形成DMOS器件的漏极金属；漏极金属与衬底背面直接接触。
进一步地，第一绝缘介质层为未掺杂硅玻璃USG。
进一步地，第二绝缘介质层为硅酸乙酯LPTEOS，或者硼磷硅玻璃BPSG。
进一步地，步骤十二中的接触孔，其深度大于第一导电类型源极层深度，且小于第二导电类型体区深度。
通过上述制造工艺形成的一种高集成度的低压沟槽栅DMOS器件，包括第一导电类型重掺杂衬底，
在第一导电类型衬底上部存在第一导电类型外延层和第二导电类型体区；
第一导电类型外延层中自上而下存在沟槽栅电极；栅电极高度凸出外延层；栅电极与第二导电类型体区通过栅氧层电绝缘；
在栅电极两侧、第二导电类型体区顶部设有第一导电类型源极；栅电极与第一导电类型源极间亦通过栅氧层电绝缘；
在DMOS器件正面设有源极金属，所述源极金属与第一导电类型源极和第二导电类型体区直接接触；源极金属与栅电极通过栅电极顶部第一绝缘介质层和栅电极侧壁第二绝缘介质层电绝缘隔离；
衬底背面设有漏极金属，漏极金属与第一导电类型衬底直接接触。
进一步地，漏极金属的底部向下超过第一导电类型源极与第二导电类型体区的交界处，但不超过第二导电类型体区的深度。
进一步地，栅电极的材料为多晶硅。
具体地，第一导电类型衬底为N+型衬底；第一导电类型外延层为N型外延层；第二导电类型体区为P型体区；第一导电类型源极为N+型源极。
本发明的优点在于：
1）相比于传统制造方法，元胞结构接触孔通过第二绝缘介质层回刻形成，避免了接触孔与栅极沟槽间套准精度不够导致的栅、源短路，器件失效；
2）与传统制造方法相比，接触孔距离栅极沟槽间距离很小，可以进一步提高元胞设计尺寸，提高单位面积导通电阻（RSP），降低了芯片成本。
附图说明
图1为低压Trench DMOS传统制造方法元胞结构图。
图2为本发明的制造方法步骤一示意图。
图3为本发明的制造方法步骤二示意图。
图4为本发明的制造方法步骤三示意图。
图5为本发明的制造方法步骤四示意图。
图6为本发明的制造方法步骤五示意图。
图7为本发明的制造方法步骤六示意图。
图8为本发明的制造方法步骤七示意图。
图9为本发明的制造方法步骤八示意图。
图10为本发明的制造方法步骤九示意图。
图11为本发明的制造方法步骤十示意图。
图12为本发明的制造方法步骤十一示意图。
图13为本发明的制造方法步骤十二示意图。
图14为本发明的制造方法步骤十三示意图。
图15为本发明的制造方法完成所有工艺后截面图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一，本实施例中，第一导电类型为N型，第二导电类型为P型；
本实施例提供一种高集成度的低压沟槽栅DMOS器件的制造方法，通过栅电极刻蚀时其上方保留的第一绝缘介质层，以及第二绝缘介质层回刻保留在栅电极侧壁的部分，共同形成源极金属与栅电极之间的电绝缘，从而降低元胞尺寸，提高单位面积的集成度。
该方法通过以下步骤实现：
步骤一：如图2所示，供N+型衬底1，并在N+型衬底1正面形成N型外延层2；
步骤二：如图3所示，在N型外延层2上淀积沟槽刻蚀阻挡层3；沟槽刻蚀阻挡层3的材料为SiO2；
步骤三：如图4所示，在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽4；
步骤四：如图5所示，湿法剥离沟槽刻蚀阻挡层3；
步骤五：如图6所示，在外延层2表面和外延层2中沟槽4侧壁利用热氧化方式形成栅氧层5，然后在栅氧层表面淀积多晶硅6′，并通过刻蚀调整多晶硅6′的厚度到目标值；
多晶硅6′的厚度需要与后续的隔离墙腐蚀法（spacer腐蚀）工艺匹配；
步骤六：在衬底正面淀积第一绝缘介质层7；第一绝缘介质层7为未掺杂硅玻璃（USG）等半导体意义上的绝缘介质层；
步骤七：如图8所示，通过光刻工艺，选择性干法刻蚀第一绝缘介质层7、多晶硅6′，形成栅电极6；栅电极6高度凸出外延层2，且栅电极6顶部保留有第一绝缘介质层7；
步骤八：如图9所示，在衬底正面注入第二导电类型杂质，如P型杂质硼，并退火，形成P型体区8；
步骤九：如图10所示，在衬底正面注入第一导电类型杂质，如Arsenic（N+型杂质砷），并退火，形成N+型源极层10′；
步骤十：如图11所示，在衬底正面淀积第二绝缘介质层11，并回流；
第二绝缘介质层为硅酸乙酯（LPTEOS），或者硼磷硅玻璃（BPSG）等半导体意义上的绝缘介质层；
步骤十一：如图12所示，通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法（spacer腐蚀）干法刻蚀第二绝缘介质层11，在栅电极6侧壁保留部分第二绝缘介质11；此步骤中N+型源极层10′表面的栅氧层也一并被去除；
步骤十二：如图13所示，干法刻蚀衬底正面的硅，形成接触孔101；N+型源极层10′被刻蚀后留下N+型源极10；N+型源极10位于栅电极6两侧、P型体区8顶部；
接触孔101深度大于N+型源极层10′深度，且小于P型体区8深度。
步骤十三，如图14所示，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属12；源极金属12与N型源极10和P型体区8直接接触；
步骤十四，如图15，进行背面金属工艺，形成DMOS器件的漏极金属13；漏极金属13与衬底背面直接接触。完成最终器件结构。
普通领域内的技术人员根据上述制造方法的精神，还可以对其进行各种各样的改变或替换。比如，在一个改变的实施例中，也可以先形成P型体区及N+源极层，再进行沟槽刻蚀制作沟槽栅等后续动作；
本实施例形成的高集成度的低压沟槽栅DMOS器件，包括N+型衬底1，在N+型衬底1上部存在N型外延层2和P型体区8；
N型外延层2中自上而下存在沟槽栅电极6；栅电极6高度凸出外延层2；栅电极6与P型体区8通过栅氧层5电绝缘；
在栅电极6两侧、P型体区8顶部设有N+型源极10；栅电极6与N+型源极10间亦通过栅氧层5电绝缘；
在DMOS器件正面设有源极金属12，所述源极金属12与N+型源极10和P型体区8直接接触；源极金属12与栅电极6通过栅电极6顶部第一绝缘介质层7和栅电极6侧壁第二绝缘介质层11电绝缘隔离；
衬底1背面设有漏极金属13，漏极金属13与N+型衬底1直接接触。
漏极金属12的底部向下超过N+型源极10与型体区8的交界处，但不超过型体区8的深度。
在上述实施例中，以所述第一导电类型为 N 型，所述第二导电类型为 P 型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此时采用P-型的半导体衬底1；其余各部分结构也做相应的N<->P的转换即可。
Claims (8)
1.一种高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，包括以下步骤：
步骤一：提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底正面形成第一导电类型外延层；
步骤二：在第一导电类型外延层上淀积沟槽刻蚀阻挡层；
步骤三：在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽；
步骤四：湿法剥离沟槽刻蚀阻挡层；
步骤五：在外延层表面和外延层中沟槽侧壁利用热氧化方式形成栅氧层，然后在栅氧层表面淀积多晶硅，并通过刻蚀调整多晶硅的厚度到目标值；
步骤六：在衬底正面淀积第一绝缘介质层；
步骤七：通过光刻工艺，选择性干法刻蚀第一绝缘介质层、多晶硅，形成栅电极；栅电极高度凸出外延层，且栅电极顶部保留第一绝缘介质层；
步骤八：在衬底正面注入第二导电类型杂质，并退火，形成第二导电类型体区；
步骤九：在衬底正面注入第一导电类型杂质，并退火，形成第一导电类型源极层；
步骤十：在衬底正面淀积第二绝缘介质层，并回流；
步骤十一：通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法干法刻蚀第二绝缘介质层，在栅电极侧壁保留部分第二绝缘介质层；
步骤十二：干法刻蚀衬底正面的硅，形成接触孔；第一导电类型源极层被刻蚀后留下第一导电类型源极；第一导电类型源极位于栅电极两侧、第二导电类型体区顶部；
步骤十三，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属；源极金属与第一导电类型源极和第二导电类型体区直接接触；
步骤十四，进行背面金属工艺，形成DMOS器件的漏极金属；漏极金属与衬底背面直接接触。
2.如权利要求1所述的高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，
第一绝缘介质层为未掺杂硅玻璃USG。
3.如权利要求1所述的高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，
第二绝缘介质层为硅酸乙酯LPTEOS，或者硼磷硅玻璃BPSG。
4.如权利要求1所述的高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，
步骤十二中的接触孔，其深度大于第一导电类型源极层深度，且小于第二导电类型体区深度。
5.一种高集成度的低压沟槽栅DMOS器件，包括第一导电类型重掺杂衬底，其特征在于，
在第一导电类型衬底上部存在第一导电类型外延层和第二导电类型体区；
第一导电类型外延层中自上而下存在沟槽栅电极；栅电极高度凸出外延层；栅电极与第二导电类型体区通过栅氧层电绝缘；
在栅电极两侧、第二导电类型体区顶部设有第一导电类型源极；栅电极与第一导电类型源极间亦通过栅氧层电绝缘；
在DMOS器件正面设有源极金属，所述源极金属与第一导电类型源极和第二导电类型体区直接接触；源极金属与栅电极通过栅电极顶部第一绝缘介质层和栅电极侧壁第二绝缘介质层电绝缘隔离；
衬底背面设有漏极金属，漏极金属与第一导电类型衬底直接接触。
6.如权利要求5所述的高集成度的低压沟槽栅DMOS器件，其特征在于，
漏极金属的底部向下超过第一导电类型源极与第二导电类型体区的交界处，但不超过第二导电类型体区的深度。
7.如权利要求6所述的高集成度的低压沟槽栅DMOS器件，其特征在于，
栅电极的材料为多晶硅。
8.如权利要求5所述的高集成度的低压沟槽栅DMOS器件，其特征在于，
第一导电类型衬底为N+型衬底；第一导电类型外延层为N型外延层；第二导电类型体区为P型体区；第一导电类型源极为N+型源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610964072.7A CN106340537A (zh) | 2016-11-04 | 2016-11-04 | 高集成度的低压沟槽栅dmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610964072.7A CN106340537A (zh) | 2016-11-04 | 2016-11-04 | 高集成度的低压沟槽栅dmos器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106340537A true CN106340537A (zh) | 2017-01-18 |
Family
ID=57840852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610964072.7A Pending CN106340537A (zh) | 2016-11-04 | 2016-11-04 | 高集成度的低压沟槽栅dmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106340537A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068328A (zh) * | 2021-11-25 | 2022-02-18 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119124A1 (en) * | 2002-12-12 | 2004-06-24 | Tadahiro Omi | Semiconductor device and manufacturing method for silicon oxynitride film |
| CN102088035A (zh) * | 2010-09-21 | 2011-06-08 | 上海韦尔半导体股份有限公司 | 沟槽式mosfet及其制造方法 |
| CN102201366A (zh) * | 2010-03-23 | 2011-09-28 | 科轩微电子股份有限公司 | 具有肖特基二极管的沟槽式功率半导体结构及其制造方法 |
| US20140145260A1 (en) * | 2006-08-09 | 2014-05-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US20140231932A1 (en) * | 2013-02-21 | 2014-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Metal Gate Transistors |
| CN104835739A (zh) * | 2014-02-10 | 2015-08-12 | 北大方正集团有限公司 | 功率晶体管的制造方法和功率晶体管 |
| CN206134689U (zh) * | 2016-11-04 | 2017-04-26 | 无锡新洁能股份有限公司 | 高集成度的低压沟槽栅dmos器件 |
-
2016
- 2016-11-04 CN CN201610964072.7A patent/CN106340537A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119124A1 (en) * | 2002-12-12 | 2004-06-24 | Tadahiro Omi | Semiconductor device and manufacturing method for silicon oxynitride film |
| US20140145260A1 (en) * | 2006-08-09 | 2014-05-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN102201366A (zh) * | 2010-03-23 | 2011-09-28 | 科轩微电子股份有限公司 | 具有肖特基二极管的沟槽式功率半导体结构及其制造方法 |
| CN102088035A (zh) * | 2010-09-21 | 2011-06-08 | 上海韦尔半导体股份有限公司 | 沟槽式mosfet及其制造方法 |
| US20140231932A1 (en) * | 2013-02-21 | 2014-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Metal Gate Transistors |
| CN104835739A (zh) * | 2014-02-10 | 2015-08-12 | 北大方正集团有限公司 | 功率晶体管的制造方法和功率晶体管 |
| CN206134689U (zh) * | 2016-11-04 | 2017-04-26 | 无锡新洁能股份有限公司 | 高集成度的低压沟槽栅dmos器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068328A (zh) * | 2021-11-25 | 2022-02-18 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
| CN114068328B (zh) * | 2021-11-25 | 2023-03-24 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103035720B (zh) | 超级结器件及其制作方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN105914230A (zh) | 一种超低功耗半导体功率器件及制备方法 | |
| CN103151309A (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN110400846A (zh) | 具有阶梯深槽屏蔽栅mos结构和制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN109244123A (zh) | 耗尽型mosfet器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN106340537A (zh) | 高集成度的低压沟槽栅dmos器件及制造方法 | |
| CN110707155A (zh) | 能改善反向恢复特性的屏蔽栅mos结构及其制作方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
| CN104900703A (zh) | 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法 | |
| CN104600119A (zh) | 能实现电流双向流通的功率mosfet器件及其制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN209515675U (zh) | 一种分离栅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170118 |
|
| RJ01 | Rejection of invention patent application after publication |