CN106328808A - 一次性编程电阻式存储器 - Google Patents
一次性编程电阻式存储器 Download PDFInfo
- Publication number
- CN106328808A CN106328808A CN201510326415.2A CN201510326415A CN106328808A CN 106328808 A CN106328808 A CN 106328808A CN 201510326415 A CN201510326415 A CN 201510326415A CN 106328808 A CN106328808 A CN 106328808A
- Authority
- CN
- China
- Prior art keywords
- resistance
- transition layer
- layer
- oxide
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种一次性编程电阻式存储器,包括:基底;第一电极,设于基底上;电阻变化层,设于第一电极上,其中电阻变化层为2N-1层的电阻转态层,N为1以上的正整数;及第二电极,设于电阻变化层上,其中一次性编程电阻式存储器不包括对应至电阻变化层的存取晶体管。本发明通过使一次性编程电阻式存储器不具有对应至每一电阻变化层的存取晶体管及/或使用多层的电阻转态层作为其电阻变化层,可使一次性编程电阻式存储器更进一步微小化以提升其存储器密度,并可更进一步降低其操作电压,提升装置的性能。
Description
技术领域
本发明关于电阻式存储器,特别关于一种一次性编程电阻式存储器。
背景技术
电阻式存储器具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性,可望成为未来极具潜力的新世代半导体存储器。
一次性编程电阻式存储器为其中一种电阻式存储器,其仅能进行一次数据编程。换言之,一旦对一次性编程电阻式存储器中的存储单元完成编程动作,便无法再对这些存储单元中的数据进行修正。一次性编程电阻式存储器已广泛地用来作为电脑系统中的储存媒介,或是诸如驱动器IC(例如,液晶显示器(LCD)驱动器IC)的非存储器半导体IC中。一次性编程电阻式存储器的发展趋势为不断降低其操作电压,以及不断微小化以增加其存储器密度。然而,目前的一次性编程电阻式存储器并非各方面皆令人满意。业界仍须一种具有更低的操作电压以及更高的存储器密度的一次性编程电阻式存储器。
发明内容
本发明提供的一次性编程电阻式存储器,包括:基底;第一电极,设于基底上;电阻变化层,设于第一电极上,其中电阻变化层为2N-1层的电阻转态层,N为1以上的正整数;及第二电极,设于电阻变化层上,其中一次性编程电阻式存储器不包括对应至电阻变化层的存取晶体管(access transistor)。
本发明的有益效果是:本发明通过使一次性编程电阻式存储器不具有对应至每一电阻变化层的存取晶体管及/或使用多层的电阻转态层作为其电阻变化层,可使一次性编程电阻式存储器更进一步微小化以提升其存储器密度,并可更进一步降低其操作电压,提升装置的性能。
为让本发明的特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A为一实施例的一次性编程电阻式存储器的剖面图。
图1B为一实施例的一次性编程电阻式存储器的上视图。
图2为另一实施例的一次性编程电阻式存储器的剖面图。
图3为一实施例的一次性编程电阻式存储器的上视图。
附图标号说明
100 一次性编程电阻式存储器;
102 基底;
104 第一电极;
106 层间介电层;
106A 开口;
108 电阻变化层;
110 第二电极;
200 一次性编程电阻式存储器;
202 基底;
204 第一电极;
206 层间介电层;
208 电阻变化层;
208A 第一电阻转态层;
208B 第二电阻转态层;
208C 第三电阻转态层;
210 第二电极;
300 一次性编程电阻式存储器;
304A、304B、304C 下电极;
310A、310B、310C 上电极;
312、312A、312B、312C 电阻变化层;
T1、T2、T3 厚度。
具体实施方式
以下针对本发明的一次性编程电阻式存储器作详细说明。必需了解的是,为特别描述或图式的组件可以本领域技术人士所熟知的各种形式存在。此外,当某层在其它层或基板“上”时,有可能是指“直接”在其它层或基板上,或指某层在其它层或基板上,或指其它层或基板之间夹设其它层。
在此,“约”、“大约”的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内。在此给定的数量为大约的数量,意即在没有特定说明的情况下,仍可隐含“约”、“大约”的含义。
本发明实施例的一次性编程电阻式存储器不具有对应至每一电阻变化层的存取晶体管,以使其可更进一步微小化。详细而言,由于一次性编程电阻式存储器仅需写入以及读取的功能,其并不需要对应至每一电阻变化层的存取晶体管。例如,参见图3,在一读取存储器的实施例中,可仅对上电极310B施加0.2V的电压,以读取对应至此上电极310B的所有电阻变化层所储存的数据,而不对其它电极施加电压(例如下电极304A、304B、304C以及上电极310A及310C)。如此,可防止存储器中的产生漏电流。
首先,参见图1A及图1B,一次性编程电阻式存储器100包括基底102、设于此基底102上的第一电极104、以及毯覆性沉积于此基底102上且覆盖第一电极104的层间介电层106。此层间介电层106更具有一开口106A露出第一电极104的上表面。在此实施例中,第一电极104作为一次性编程电阻式存储器100的下电极。一次性编程电阻式存储器100更包括设于此第一电极104上且填入开口106A的电阻变化层108、以及设于此电阻变化层108上的第二电极110。此实施例中,第二电极110作为一次性编程电阻式存储器100的上电极。
虽然图1A及图1B仅绘示出包含一个电阻变化层108的层间介电层106,然而此技术领域中具有通常知识者当可理解本发明的一次性编程电阻式存储器100的层间介电层106中亦可包括多个电阻变化层108。此多个电阻变化层108可水平排列于层间介电层106中,且每一个电阻变化层108即为一个存储单元(参见图3)。
此外,本发明的一次性编程电阻式存储器100表示其仅能进行一次数据编程,一旦对此一次性编程电阻式存储器中的存储单元完成编程动作,便无法再对这些存储单元中的数据进行修正。而本发明的一次性编程电阻式存储器100与传统的一次性编程电阻式存储器或其它可多次编程(multiple-time programmable)的电阻式存储器的主要差别在于本发明的一次性编程电阻式存储器100不包括对应至每一个电阻变化层108的存取晶体管。由于本发明的一次性编程电阻式存储器100不包括对应至每一个电阻变化层108的存取晶体管,故可大幅减少存储器所需的面积,并可藉此更进一步将其微小化以达到更高的存储器密度。
继续参见图1A及图1B,基底102可为硅基底、硅锗基底、其它半导体化合物基底、绝缘层上覆硅(SOI)、或其它任何适合的基底。
第一电极104(作为下电极)与第二电极110(作为上电极)的材料可相同或不同,例如可为TaN、TiN、TiAlN、TiW、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni、上述的组合或其它任何适合的电极材料。第一电极104与第二电极110可利用溅镀法、电镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。
此外,在图1B所示的实施例中,第一电极104与第二电极110的配置可为彼此垂直或正交。然而,此技术领域中具有通常知识者当可理解第一电极104与第二电极110亦可具有其它任何适合的配置。
此外,如图1B所示,电阻变化层108设于第一电极104与第二电极110的交会处或重叠处,且电阻变化层108的边缘皆未超过第一电极104与第二电极110的交会处或重叠处的边缘。
层间介电层(ILD)106可为氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、或其它任何适合的介电材料、或上述的组合。层间介电层(ILD)106可通过化学气相沉积法(CVD)或旋转涂布法以及图案化步骤形成。此化学气相沉积法例如可为低压化学气相沉积法(LPCVD)、低温化学气相沉积法(LTCVD)、快速升温化学气相沉积法(RTCVD)、电浆辅助化学气相沉积法(PECVD)、原子层化学气相沉积法的原子层沉积法(ALD)或其它常用的方法。
继续参见图1A及图1B,电阻变化层108设于第一电极104与第二电极110之间,且电性连接此第一电极104与第二电极110。此电阻变化层108为2N-1层的电阻转态层,其可用以表示N个位(bit),其中N为1以上的正整数。关于电阻变化层108的部分,将在以下实施例中详细说明。
在一实施例中,如图1A及图1B所示,其中N为1,且电阻变化层108为一单层电阻转态层108。此单层的电阻转态层108可表示一个位,亦即其可表示一个位的两个状态(state)。详细而言,当单层电阻转态层108未崩溃(break down)时,其表示第一状态。而当单层电阻转态层108因第一电极104与第二电极110对其所施加的偏压而崩溃后,其表示第二状态。且由于在第二状态中单层电阻转态层108已崩溃,所以其电阻较第一状态小。当对此两个状态施加一固定电压时,由于此两个状态的电阻不同,故会产生不同的读取电流(read current),因此可表示一个位的两个状态,亦即二进位中的0或1的状态。
此外,当电阻变化层108为一单层电阻转态层108时,此单层电阻转态层108的厚度可为约1nm至约20nm,例如为约5nm至约15nm。且此单层电阻转态层108可包括Al的氧化物、Si的氧化物、Hf的氧化物、Cr的氧化物、Cu的氧化物、Ti的氧化物、Co的氧化物、Zn的氧化物、Mo的氧化物、Nb的氧化物、Fe的氧化物、Ni的氧化物、W的氧化物、Pb的氧化物、Ta的氧化物、La的氧化物、Zr的氧化物、PrCaMnO3(PCMO)、SrTiO3(STO)、SrZrO3、上述的组合、或其它任何适合的电阻转态材料。
再者,一般而言,对单层电阻转态层施加偏压使其转态时,会使单层电阻转态层崩溃并降低其电阻。然而,有时单层电阻转态层会发生逆向转态的情形。亦即某些单层电阻转态层若原本就有某些缺陷存在其结构中,此时若对其施加一外加偏压,反而修复了此单层电阻转态层原本的结构缺陷,造成其电阻增加。对此,本发明通过使用上述特定的单层电阻转态层108的材料,可降低原本单层电阻转态层结构中的缺陷,减少单层电阻转态层会发生逆向转态的情形。
应注意的是,除上述图1A-1B所示的实施例以外,本发明的电阻变化层亦可为多层的电阻转态层,如图2的实施例所示。本发明的范围并不以图1A-1B所示的实施例为限。应注意的是,后文中与前文相同或相似的组件或膜层将以相同或相似的标号表示,其材料、制造方法与功能皆与前文所述相同或相似,故此部分在后文中将不再赘述。
参见图2,其中N为2,且电阻变化层208为三层的电阻转态层。此电阻变化层208依序包括设于基底202上的第一电阻转态层208A、设于第一电阻转态层208A上的第二电阻转态层208B、以及设于第二电阻转态层208B上的第三电阻转态层208C。且此第一电阻转态层208A、第二电阻转态层208B及第三电阻转态层208C的崩溃电压彼此不同,如此可将此三层电阻转态层依序崩溃,以表示两个位的信息。
详细而言,此具有三层电阻转态层的电阻变化层208(亦即N为2)可表示两个位,亦即其可表示两个位所组成的四个状态(state)。当电阻变化层208完全未崩溃(breakdown)时,其表示第一状态。而当电阻变化层208中仅一个电阻转态层崩溃时,其表示第二状态。当电阻变化层208中有两个电阻转态层崩溃时,其表示第三状态。当电阻变化层208的三个电阻转态层皆溃时,其表示第四状态。由于电阻变化层208中已崩溃的电阻转态层数量越多时,其电阻越小,故当对此四个状态施加一固定电压时,由于此四个状态的电阻不同,故会产生不同的读取电流(read current),因此可藉此表示两个位所组成的四个状态,亦即表示二进位中(0,0)、(0,1)、(1,0)、(1,1)的四个状态。其中括号中逗点前面的数字表示第一个位的状态,而逗点后面的数字表示第二个位的状态。
由此可知,当使用多层的电阻转态层作为电阻变化层时,可在同样的面积中储存更多的位。例如,当N由1增加为2时,一个电阻变化层即可由原本仅储存一个位转变为可储存两个位,因此可大幅缩小存储器所需的面积,提升存储器密度。
应注意的是,在电阻变化层208中各个电阻转态层的崩溃顺序并无固定。亦即,第一电阻转态层208A至第三电阻转态层208C中任一层皆可为第一个崩溃的电阻转态层,其次崩溃的电阻转态层可为剩下的两电阻转态层的其中之一,另一个电阻转态层即为最后崩溃的电阻转态层。
此外,应注意的是,当电阻变化层为多层的电阻转态层时(亦即N≥2),各电阻转态层的崩溃电压、电阻、厚度和材料是由其崩溃的顺序决定,而非由层叠的顺序(例如电阻变化层中由上而下的顺序)决定。下文将对此部分详细说明。
以下表1是以电阻变化层中各层的崩溃顺序为基准,列出其崩溃电压、电阻、厚度和材料等关系。
表1
崩溃电压 | 厚度 | 电阻 | 材料 | |
最先崩溃的电阻转态层 | 低 | 薄 | 高 | SiO2、Al2O3 |
其次崩溃的电阻转态层 | 中 | 中 | 中 | ZrO2、HfO2、Ta2O5 |
最后崩溃的电阻转态层 | 高 | 厚度 | 低 | TiO2、TaOx、CuO、NiO |
以下通过本发明图2的实施例详细说明上述各层的性质。需注意的是,各电阻转态层的崩溃电压、电阻、厚度和材料是由其崩溃的顺序决定,然而,为了方便说明,本发明图2的实施例中假设其电阻变化层208的崩溃顺序是由上而下崩溃,亦即第一个崩溃的电阻转态层为第三电阻转态层208C,其次崩溃的电阻转态层为第二电阻转态层208B,最后崩溃的电阻转态层为第一电阻转态层208A。
在图2所示的实施例中,第一电阻转态层208A(最后崩溃的电阻转态层)具有第一崩溃电压,第二电阻转态层208B(其次崩溃的电阻转态层)具有第二崩溃电压,第三电阻转态层208C(最先崩溃的电阻转态层)具有第三崩溃电压,且第三崩溃电压小于第二崩溃电压,第二崩溃电压小于第一崩溃电压(第三崩溃电压<第二崩溃电压<第一崩溃电压)。易言之,在图2所示的实施例中,电阻变化层208是以由上而下的顺序崩溃。
此外,在一实施例中,第一电阻转态层208A的第一崩溃电压小于三倍的第三电阻转态层208C的第三崩溃电压(第一崩溃电压<第三崩溃电压X3),例如小于二倍的第三电阻转态层208C的第三崩溃电压。如此可防止在对某一个电阻变化层写入信息时,意外地对另一个不欲写入信息的电阻变化层写入信息。易言之,此崩溃电压的配置可使在施加偏压使一次性编程电阻式存储器200中某一电阻变化层崩溃时,防止另一个不欲被写入信息的电阻变化层亦被崩溃而且入错误的信息。
图3为本发明实施例的一次性编程电阻式存储器300在其写入数据时的示意图及上视图,绘示了三条下电极304A、304B及304C,三条上电极310A、310B及310C,以及九个设于此上电极与下电极交会处的电阻变化层312。为明确表示每一个电阻变化层312与上下电极的关系,图3将电阻变化层312绘于上电极与下电极的交会处外,并以虚线将每一个电阻变化层312连接至与其对应的上下电极。
假设第三电阻转态层208C(最先崩溃的电阻转态层)的第三崩溃电压为1.1V,则第一电阻转态层208A(最后崩溃的电阻转态层)的第一崩溃电压不可大于第三崩溃电压的三倍,亦即不可大于3.3V。因此,在一实施例中,此第三崩溃电压为1.1V,而此第一崩溃电压可为3V(小于3.3V),且可通过对下电极304A、304B及304C分别施加2V、0V、2V,对上电极310A、310B及310C分别施加1V、3V、1V,以将中央的电阻变化层312A的三层电阻转态层完全崩溃,且不会意外将电阻变化层312B的任何一层(受到偏压为1V)及电阻变化层312C的任何一层(受到偏压为0V)崩溃。
除以上例子外,第一崩溃电压、第二崩溃电压及第三崩溃电压亦可为其它任何适合的偏压。例如,在一实施例中,第一崩溃电压、第二崩溃电压及第三崩溃电压可分别为5V、4V、3V。或者,在其它实施例中,第一崩溃电压、第二崩溃电压及第三崩溃电压可分别为5V、2.6V、1.7V。在此实施例中,第一崩溃电压(5V)除了小于第三崩溃电压(1.7V)的三倍外,亦小于第二崩溃电压(2.6V)的二倍或三倍。
此外,此技术领域中具有通常知识者当可理解若要于一个电阻变化层312中写入数据,必须以足够的电压对其施加一定的时间,才可将其崩溃以写入数据。例如,在一实施例中,若要于电阻变化层312A中写入数据,可对上电极310B施加2V,对上电极310A、310C以及下电极304A、304C施加1V,且不需对下电极304B施加电压。如此,仅有电阻变化层312A会被施加足够的偏压(例如2V)而被崩溃并写入数据。而与电阻变化层312A位于同行或同列的电阻变化层(例如电阻变化层312B)仅会受到部分的偏压(例如1V),而其它电阻变化层(例如电阻变化层312C)甚至不会受到任何偏压。因此,除了电阻变化层312A以外,其它电阻变化层皆不会被写入数据。此外,由于仅需透过上述对上下电极施加电压即可写入数据,本案的一次性编程电阻式存储器并不需要对应至每一电阻变化层的存取晶体管。
此外,第一电阻转态层208A(最后崩溃的电阻转态层)具有第一电阻,第二电阻转态层208B(其次崩溃的电阻转态层)具有第二电阻,第三电阻转态层208C(最先崩溃的电阻转态层)具有第三电阻,且第三电阻大于第二电阻,第二电阻大于第一电阻。如此,使较先崩溃的电阻转态层具有较高的电阻,可降低装置的漏电流,提升装置的品质。
在一实施例中,可通过选择各个电阻转态层的材料来控制各层的电阻。例如,第三电阻转态层208C可包括SiO2、Al2O3、上述的组合、或其它任何适合的第三电阻转态层208C的具有较高电阻的材料。第一电阻转态层208A可包括TiO2、TaOx、CuO、NiO、上述的组合、或其它任何适合的第一电阻转态层208A的具有较低电阻的材料,其中0<x<2。第二电阻转态层208B可包括ZrO2、HfO2、Ta2O5、上述的组合、或其它任何适合第二电阻转态层208B的材料,其电阻介于第一电阻转态层208A的电阻与第三电阻转态层208C的电阻之间。
此外,在一实施例中,通过使用上述特定的第一电阻转态层208A、第二电阻转态层208B、第三电阻转态层208C的材料,亦可降低原本结构中的缺陷,减少电阻转态层会发生逆向转态的情形。
再者,为了使电阻最高的电阻转态层(亦即图2的第三电阻转态层208C)最先崩溃,并使电阻最低的电阻转态层(亦即图2的第一电阻转态层208A)最后崩溃,需调整各个电阻转态层的厚度,以调整其崩溃电压。当一个电阻转态层厚度越薄时,其崩溃电压亦越小。因此,在图2所示的实施例中,电阻最高的第三电阻转态层208C具有最小的厚度T3及最小的崩溃电压,电阻最低的第一电阻转态层208A具有最大的厚度T1及最大的崩溃电压。第二电阻转态层208B的厚度T2介于厚度T1与厚度T3的间,其崩溃电压亦在第一电阻转态层208A的崩溃电压与第三电阻转态层208C的崩溃电压之间。在一实施例中,厚度T1为约16nm至约24nm,例如约18nm至约22nm,或例如约20nm。厚度T2为约6nm至约10nm,例如约8m至约9nm。厚度T3为约0.5nm至约2nm,例如约1m至约1.5nm。
此外,由前文可知,当电阻变化层为多层的电阻转态层时,除了第一与最后一个状态(亦即电阻变化层完全未崩溃或完全崩溃的状态),其余的状态仅需通过使部分的电阻转态层崩溃即可表达,而不需如单层的电阻转态层需将整层电阻转态层崩溃才可表达第二状态。因此,使用多层的电阻转态层可降低装置用以将电阻转态层崩溃的操作电压。
应注意的是,除上述图1A-图2所示的实施例以外,本发明的电阻变化层亦可为更多层的电阻转态层,例如7层或7层以上的电阻转态层(2N-1层,N≥3),并可在同一面积中储存更多位。因此,本发明的范围并不以图1A-图2所示的实施例为限。
综上所述,本发明通过使一次性编程电阻式存储器不具有对应至每一电阻变化层的存取晶体管及/或使用多层的电阻转态层作为其电阻变化层,可使一次性编程电阻式存储器更进一步微小化以提升其存储器密度,并可更进一步降低其操作电压,提升装置的性能。
虽然本发明的实施例及其优点已揭露如上,但应该了解的是,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作更动、替代与润饰。
Claims (10)
1.一种一次性编程电阻式存储器,其特征在于,包括:
一基底;
一第一电极,设于所述基底上;
一电阻变化层,设于所述第一电极上,其中所述电阻变化层为一2N-1层的电阻转态层,N为1以上的正整数;及
一第二电极,设于所述电阻变化层上,
其中所述一次性编程电阻式存储器不包括对应至所述电阻变化层的存取晶体管。
2.如权利要求1所述的一次性编程电阻式存储器,其特征在于,N为1,且所述电阻变化层为一单层电阻转态层。
3.如权利要求2所述的一次性编程电阻式存储器,其特征在于,所述单层电阻转态层的厚度为1nm至20nm。
4.如权利要求2所述的一次性编程电阻式存储器,其特征在于,所述单层电阻转态层包括Al的氧化物、Si的氧化物、Hf的氧化物、Cr的氧化物、Cu的氧化物、Ti的氧化物、Co的氧化物、Zn的氧化物、Mo的氧化物、Nb的氧化物、Fe的氧化物、Ni的氧化物、W的氧化物、Pb的氧化物、Ta的氧化物、La的氧化物、Zr的氧化物、PrCaMnO3(PCMO)、SrTiO3(STO)、SrZrO3、或上述的组合。
5.如权利要求1所述的一次性编程电阻式存储器,其特征在于,N为2,且所述电阻变化层包括:
一第一电阻转态层,设于所述基底上;
一第二电阻转态层,设于所述第一电阻转态层上;及
一第三电阻转态层,设于所述第二电阻转态层上,
其中所述第一电阻转态层、所述第二电阻转态层及所述第三电阻转态层的崩溃电压不同。
6.如权利要求5所述的一次性编程电阻式存储器,其特征在于,所述第一电阻转态层具有一第一崩溃电压,所述第二电阻转态层具有一第二崩溃电压,所述第三电阻转态层具有一第三崩溃电压,且所述第三崩溃电压小于所述第二崩溃电压,所述第二崩溃电压小于所述第一崩溃电压。
7.如权利要求6所述的一次性编程电阻式存储器,其特征在于,所述第一崩溃电压小于三倍的所述第三崩溃电压。
8.如权利要求5所述的一次性编程电阻式存储器,其特征在于,所述第一电阻转态层的厚度为16nm至24nm,所述第二电阻转态层的厚度为6nm至10nm,所述第三电阻转态层的厚度为1nm至2nm。
9.如权利要求5所述的一次性编程电阻式存储器,其特征在于,所述第一电阻转态层具有一第一电阻,所述第二电阻转态层具有一第二电阻,所述第三电阻转态层具有一第三电阻,且所述第三电阻大于所述第二电阻,所述第二电阻大于所述第一电阻。
10.如权利要求5所述的一次性编程电阻式存储器,其特征在于,所述第一电阻转态层包括TiO2、TaOx、CuO、NiO、或上述的组合,其中0<x<2,所述第二电阻转态层包括ZrO2、HfO2、Ta2O5、或上述的组合,所述第三电阻转态层包括SiO2、Al2O3、或上述的组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510326415.2A CN106328808B (zh) | 2015-06-15 | 2015-06-15 | 一次性编程电阻式存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510326415.2A CN106328808B (zh) | 2015-06-15 | 2015-06-15 | 一次性编程电阻式存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106328808A true CN106328808A (zh) | 2017-01-11 |
CN106328808B CN106328808B (zh) | 2018-11-13 |
Family
ID=57732520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510326415.2A Active CN106328808B (zh) | 2015-06-15 | 2015-06-15 | 一次性编程电阻式存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106328808B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090110524A (ko) * | 2008-04-18 | 2009-10-22 | 창원대학교 산학협력단 | 2-트랜지스터 otp 메모리 셀을 포함하는 otp 메모리장치 |
CN101577311A (zh) * | 2009-06-09 | 2009-11-11 | 中国科学院微电子研究所 | 一次编程存储器及其制造方法 |
CN101931048A (zh) * | 2010-08-27 | 2010-12-29 | 复旦大学 | 一次可编程存储单元、存储器及其操作方法 |
CN102339949A (zh) * | 2010-07-28 | 2012-02-01 | 复旦大学 | 高可靠性一次可编程存储单元、存储器及其制备方法 |
CN103633242A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种具有自整流特性的阻变存储器及其制备方法 |
-
2015
- 2015-06-15 CN CN201510326415.2A patent/CN106328808B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090110524A (ko) * | 2008-04-18 | 2009-10-22 | 창원대학교 산학협력단 | 2-트랜지스터 otp 메모리 셀을 포함하는 otp 메모리장치 |
CN101577311A (zh) * | 2009-06-09 | 2009-11-11 | 中国科学院微电子研究所 | 一次编程存储器及其制造方法 |
CN102339949A (zh) * | 2010-07-28 | 2012-02-01 | 复旦大学 | 高可靠性一次可编程存储单元、存储器及其制备方法 |
CN101931048A (zh) * | 2010-08-27 | 2010-12-29 | 复旦大学 | 一次可编程存储单元、存储器及其操作方法 |
CN103633242A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种具有自整流特性的阻变存储器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106328808B (zh) | 2018-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589054B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 | |
US8274065B2 (en) | Memory and method of fabricating the same | |
CN1953230B (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
CN101432878B (zh) | 可变电阻元件及其制造方法 | |
TWI540775B (zh) | 電阻變化型非揮發性記憶裝置、半導體裝置及電阻變化型非揮發性記憶裝置之動作方法 | |
JP5157448B2 (ja) | 抵抗記憶素子及び不揮発性半導体記憶装置 | |
US8853046B2 (en) | Using TiON as electrodes and switching layers in ReRAM devices | |
US9362498B2 (en) | Method of forming a memory and method of forming a memory array | |
JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
WO2010064446A1 (ja) | 不揮発性記憶素子及び不揮発性記憶装置 | |
JP2008300841A (ja) | 抵抗性メモリ素子 | |
WO2007023569A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2009033160A (ja) | 転移金属酸化膜を有する半導体素子及びその製造方法 | |
WO2007013174A1 (ja) | 抵抗記憶素子及び不揮発性半導体記憶装置 | |
JP2013157469A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
US20140091274A1 (en) | Memory devices having unit cell as single device and methods of manufacturing the same | |
JP2017055082A (ja) | 不揮発性記憶装置の製造方法 | |
US20150129826A1 (en) | Flexible Non-Volatile Memory | |
US20120168706A1 (en) | Resistance random access memory | |
US20120305882A1 (en) | NiO-based Resistive Random Access Memory and the Preparation Method Thereof | |
JP2014075576A (ja) | 不揮発性記憶素子及び不揮発性記憶素子の製造方法 | |
TW200917255A (en) | High forward current diodes for reverse write 3D cell and method of making thereof | |
US20130009124A1 (en) | Resistive ram having the function of diode rectification | |
US20230070508A1 (en) | Increasing selector surface area in crossbar array circuits | |
TWI559304B (zh) | 一次性編程電阻式記憶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |