CN106328788A - GaN基LED外延结构及其制造方法 - Google Patents

GaN基LED外延结构及其制造方法 Download PDF

Info

Publication number
CN106328788A
CN106328788A CN201610726231.XA CN201610726231A CN106328788A CN 106328788 A CN106328788 A CN 106328788A CN 201610726231 A CN201610726231 A CN 201610726231A CN 106328788 A CN106328788 A CN 106328788A
Authority
CN
China
Prior art keywords
layer
gan
shaped
thickness
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610726231.XA
Other languages
English (en)
Other versions
CN106328788B (zh
Inventor
陈立人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Original Assignee
FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOCUS LIGHTINGS TECHNOLOGY Co Ltd filed Critical FOCUS LIGHTINGS TECHNOLOGY Co Ltd
Priority to CN201610726231.XA priority Critical patent/CN106328788B/zh
Publication of CN106328788A publication Critical patent/CN106328788A/zh
Application granted granted Critical
Publication of CN106328788B publication Critical patent/CN106328788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种GaN基LED外延结构及其制造方法，所述LED外延结构依次包括衬底及位于衬底上的u‑GaN层、n‑GaN层、电子隧穿层、应力缓冲层、多量子阱发光层、电子阻挡层、p‑GaN层，所述电子隧穿层包括n型AlxInyGa(1‑x‑y)N层、InzGa(1‑z)N势阱层、n型AlvInwGa(1‑v‑w)N层，所述InzGa(1‑z)N势阱层位于n型AlxInyGa(1‑x‑y)N层与n型AlvInwGa(1‑v‑w)N层之间，所述应力缓冲层为由InGaN层和GaN层形成的InGaN/GaN超晶格层。本发明通过AlxInyGa(1‑x‑y)N/InzGa(1‑z)N/AlvInwGa(1‑v‑w)N结构的电子隧穿层，使得载流子传输时透过InzGa(1‑z)N层进行隧穿，在不进行高掺杂的前提下仍能得到足够低的串联电阻，有效降低芯片操作电压从而提升电光转换效率，提高了器件工作的稳定性和可靠性。

Description

GaN基LED外延结构及其制造方法
技术领域
本发明涉及LED技术领域，尤其涉及一种GaN基LED外延结构及其制造方法。
背景技术
发光二极管（Light-Emitting Diode，LED）是一种能发光的半导体电子元件。这种电子元件早在1962年出现，早期只能发出低光度的红光，之后发展出其他单色光的版本，时至今日能发出的光已遍及可见光、红外线及紫外线，光度也提高到相当的光度。而用途也由初时作为指示灯、显示板等；随着技术的不断进步，发光二极管已被广泛的应用于显示器、电视机采光装饰和照明。
参图1所示为现有技术中GaN基LED外延结构的示意图，其依次包括图形化蓝宝石衬底1’、缓冲层2’、u-GaN层3’、n-GaN层4’、低温快长GaN层5’、应力缓冲层6’、多量子阱发光层7’、电子阻挡层8’、p-GaN层9’、p型接触层10’。为了提高GaN基LED外延结构的发光效率，需在n-GaN层和多量子阱发光层之间引入应力释放层，现有技术中的应力释放层由低温快长GaN层配合应力缓冲层组合而成，低温快长GaN层为低温且快速生长的GaN层，应力缓冲层为InGaN/GaN超晶格层，此生长条件下晶体质量将受到一定程度的影响，导致此区域电阻值较高，从而导致操作电压过高的问题，若采用高掺杂以降低电阻容易造成反向漏电进而影响发光二极管特性，并使器件寿命下降。
有鉴于此，为了解决上述技术问题，有必要提供一种GaN基LED外延结构及其制造方法。
发明内容
本发明的目的在于提供一种GaN基LED外延结构及其制造方法，以降低LED外延结构的串联电阻，降低器件的操作电压。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种GaN基LED外延结构，所述LED外延结构依次包括衬底及位于衬底上的u-GaN层、n-GaN层、电子隧穿层、应力缓冲层、多量子阱发光层、电子阻挡层、p-GaN层，所述电子隧穿层包括n型AlxInyGa(1-x-y)N层、InzGa(1-z)N势阱层、n型AlvInwGa(1-v-w)N层，所述InzGa(1-z)N势阱层位于n型AlxInyGa(1-x-y)N层与n型AlvInwGa(1-v-w)N层之间，所述应力缓冲层为由InGaN层和GaN层形成的InGaN/GaN超晶格层。
作为本发明的进一步改进，所述电子隧穿层包括一个周期或多个周期堆叠的n型AlxInyGa(1-x-y)N层与InzGa(1-z)N层。
作为本发明的进一步改进，所述n型AlxInyGa(1-x-y)N层中Al组分x为0~0.2，In组分y为0~0.1，n型掺杂浓度为1~6*1018 /cm3，厚度为10~100 nm。
作为本发明的进一步改进，所述InzGa(1-z)N势阱层中In组分z为0~0.1，厚度为3~50nm。
作为本发明的进一步改进，所述InzGa(1-z)N势阱层为不掺杂或浓度为0~1*1018 /cm3的n型掺杂。
作为本发明的进一步改进，所述n型AlvInwGa(1-v-w)N层中Al组v为0~0.2，In组分w为0~0.1，n型掺杂浓度为1~6*1018 /cm3，厚度为10~50 nm。
作为本发明的进一步改进，所述LED外延结构还包括位于衬底上的缓冲层、和/或位于p-GaN层上的p型接触层。
本发明另一实施例提供的技术方案如下：
一种GaN基LED外延结构的制造方法，所述制造方法包括以下步骤：
S1、将衬底放置在MOCVD反应室中的载盘上，在1080~1100℃下进行表面清洁处理；
S2、1040~1100℃、100~300Torr条件下，生长2~4um厚度的u-GaN层；
S3、1040~1070℃、100~200Torr条件下，生长2~4um厚度的n-GaN层，掺杂浓度为5*1018/cm3~1*1019/cm3；
S4、780~880℃、200~300Torr条件下，依次生长10~100nm厚度的n型AlxInyGa(1-x-y)N层、3~50nm厚度的InzGa(1-z)N势阱层及10~50nm厚度的n型AlvInwGa(1-v-w)N层，形成电子隧穿层；
S5、700~850℃、200~300Torr条件下，依次生长1~50nm厚度的InGaN层和GaN层，重复生长3~15个周期，形成InGaN/GaN超晶格结构的应力缓冲层；
S6、750~900℃、100~300Torr条件下，生长一层6~12nm厚度的AlInGaN量子垒层，然后再生长一层2~4nm厚度的InGaN量子阱层，重复生长6~10个周期，形成InGaN/AlGaN发光层；
S7、750~900℃、100~400Torr条件下，生长30~60nm厚度的AlGaN电子阻挡层；
S8、800~1000℃、100~400Torr条件下，生长30~100nm厚度的p-GaN层。
作为本发明的进一步改进，所述步骤S4的电子隧穿层包括一个周期或多个周期生长的n型AlxInyGa(1-x-y)N层与InzGa(1-z)N层。
作为本发明的进一步改进，所述步骤S4还包括：
控制n型AlxInyGa(1-x-y)N层中Al组分x为0~0.2，In组分y为0~0.1，n型掺杂浓度为1~6*1018 /cm3；
控制InzGa(1-z)N势阱层中In组分z为0~0.1，InzGa(1-z)N势阱层为不掺杂或浓度为0~1*1018 /cm3的n型掺杂；
控制n型AlvInwGa(1-v-w)N层中Al组v为0~0.2，In组分w为0~0.1，n型掺杂浓度为1~6*1018 /cm3。
作为本发明的进一步改进，所述步骤S2前还包括：
500~550℃、200~500Torr条件下，生长10~30nm厚度的GaN层或AlGaN层作为缓冲层。
作为本发明的进一步改进，所述步骤S8后还包括：
800~1000℃、100~400Torr条件下，生长5~20nm厚度的p型GaN接触层。
与现有技术相比，本发明通过AlxInyGa(1-x-y)N/InzGa(1-z)N/AlvInwGa(1-v-w)N结构的电子隧穿层，使得载流子传输时透过InzGa(1-z)N层进行隧穿，在不进行高掺杂的前提下仍能得到足够低的串联电阻，有效降低芯片操作电压从而提升电光转换效率，提高了器件工作的稳定性和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中GaN基LED外延结构的结构示意图；
图2为本发明一具体实施方式中GaN基LED外延结构的结构示意图；
图3为本发明一具体实施方式中电子隧穿层的结构示意图；
图4为本发明另一实施方式中电子隧穿层的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明中公开了一种GaN基LED外延结构，该LED外延结构依次包括衬底及位于衬底上的u-GaN层、n-GaN层、电子隧穿层、应力缓冲层、多量子阱发光层、电子阻挡层、p-GaN层，电子隧穿层包括n型AlxInyGa(1-x-y)N层、InzGa(1-z)N势阱层、n型AlvInwGa(1-v-w)N层，InzGa(1-z)N势阱层位于n型AlxInyGa(1-x-y)N层与n型AlvInwGa(1-v-w)N层之间，应力缓冲层为由InGaN层和GaN层形成的InGaN/GaN超晶格层。
相应地，本发明还公开了一种GaN基LED外延结构的制造方法，包括以下步骤：
S1、将衬底放置在MOCVD反应室中的载盘上，在1080~1100℃下进行表面清洁处理；
S2、1040~1100℃、100~300Torr条件下，生长2~4um厚度的u-GaN层；
S3、1040~1070℃、100~200Torr条件下，生长2~4um厚度的n-GaN层，掺杂浓度为5*1018/cm3~1*1019/cm3；
S4、780~880℃、200~300Torr条件下，依次生长10~100nm厚度的n型AlxInyGa(1-x-y)N层、3~50nm厚度的InzGa(1-z)N势阱层及10~50nm厚度的n型AlvInwGa(1-v-w)N层，形成电子隧穿层；
S5、700~850℃、200~300Torr条件下，依次生长1~50nm厚度的InGaN层和GaN层，重复生长3~15个周期，形成InGaN/GaN超晶格结构的应力缓冲层；
S6、750~900℃、100~300Torr条件下，生长一层6~12nm厚度的AlInGaN量子垒层，然后再生长一层2~4nm厚度的InGaN量子阱层，重复生长6~10个周期，形成InGaN/AlGaN发光层；
S7、750~900℃、100~400Torr条件下，生长30~60nm厚度的AlGaN电子阻挡层；
S8、800~1000℃、100~400Torr条件下，生长30~100nm厚度的p-GaN层。
以下结合具体实施方式对本发明作进一步说明。
参图2所示，本发明一具体实施方式中的GaN基LED外延结构，该LED外延结构依次包括衬底1及位于衬底上的缓冲层2、u-GaN层3、n-GaN层4、电子隧穿层5、应力缓冲层6、多量子阱发光层7、电子阻挡层8、p-GaN层9、p型接触层10。
其中，衬底1可以是蓝宝石、Si、SiC、GaN、ZnO等，其可以为平片衬底，也可以为图形化衬底，本实施方式中以蓝宝石图形化衬底为例进行说明。
缓冲层2可以为低温GaN层或低温AlGaN层，其在500~550℃的低温条件下生长而成，厚度为10~30nm。
u-GaN层3在1040~1100℃的高温条件下生长，其厚度为2~4um。
n-GaN层4在1040~1070℃的高温条件下生长，其厚度为2~4um厚度，掺杂浓度为5*1018/cm3~1*1019/cm3。
结合图3所示，本实施方式中的电子隧穿层5包括n型AlxInyGa(1-x-y)N层51、InzGa(1-z)N势阱层52、n型AlvInwGa(1-v-w)N层53，InzGa(1-z)N势阱层位于n型AlxInyGa(1-x-y)N层与n型AlvInwGa(1-v-w)N层之间。
其中：
n型AlxInyGa(1-x-y)N层51中Al组分x为0~0.2，In组分y为0~0.1，通过调整x和y的数值来调整n型AlxInyGa(1-x-y)N层51的禁带宽度，n型掺杂浓度为1~6*1018 /cm3，厚度为10~100 nm；
InzGa(1-z)N势阱层52中In组分z为0~0.1，通过调整z的数值调整InzGa(1-z)N势阱层52的禁带宽度，该层厚度为3~50 nm。另外，本实施方式中的InzGa(1-z)N势阱层52可以为不掺杂或浓度为0~1*1018 /cm3的n型掺杂；
n型AlvInwGa(1-v-w)N层53中Al组v为0~0.2，In组分w为0~0.1，通过调整v和w的数值来调整n型AlvInwGa(1-v-w)N层53的禁带宽度，n型掺杂浓度为1~6*1018 /cm3，厚度为10~50 nm。
本实施方式中以一个周期的n型AlxInyGa(1-x-y)N层51和InzGa(1-z)N势阱层52为例进行说明，在其他实施方式中，如图4所示，n型AlxInyGa(1-x-y)N层51与InzGa(1-z)N层52也可以呈多个周期堆叠，n型AlxInyGa(1-x-y)N层51和InzGa(1-z)N层52与上述实施方式完全相同，此处不再进行赘述。
应力缓冲层6为InGaN/GaN超晶格结构，其在700~850℃的低温条件下生长，包括3~15个周期，每个周期包括1~50nm厚度的InGaN层和GaN层。
多量子阱发光层7为InGaN/AlGaN发光层，其在750~900℃的温度下生长，包括6~10个周期，每个周期包括6~12nm厚度的AlInGaN量子垒层和2~4nm厚度的InGaN量子阱层，其中，AlInGaN量子垒层中Al组分为0~0.2，In组分为0~0.3，通过调节In组分能够使得发光波长在所需的范围。
电子阻挡层8为p型AlGaN电子阻挡层，在750~900℃的温度下生长，厚度为30~60nm。
p-GaN层9在800~1000℃的高温条件下生长，厚度为30~100nm。
p型接触层10为p型GaN接触层，在800~1000℃的高温条件下生长，厚度为5~20nm。
本实施方式中GaN基LED外延结构的制造方法，具体包括以下步骤：
1）、将衬底放置在MOCVD反应室中的载盘上，在1080~1100℃下进行表面清洁处理；
2）、500~550℃、200~500Torr条件下，生长10~30nm厚度的GaN层或AlGaN层作为缓冲层；
3）、1040~1100℃、100~300Torr条件下，生长2~4um厚度的u-GaN层；
4）、1040~1070℃、100~200Torr条件下，生长2~4um厚度的n-GaN层，掺杂浓度为5*1018/cm3~1*1019/cm3；
5）、780~880℃、200~300Torr条件下，依次生长10~100nm厚度的n型AlxInyGa(1-x-y)N层、3~50nm厚度的InzGa(1-z)N势阱层及10~50nm厚度的n型AlvInwGa(1-v-w)N层，形成电子隧穿层，其中：
控制n型AlxInyGa(1-x-y)N层中Al组分x为0~0.2，In组分y为0~0.1，n型掺杂浓度为1~6*1018 /cm3；
控制InzGa(1-z)N势阱层中In组分z为0~0.1，InzGa(1-z)N势阱层为不掺杂或浓度为0~1*1018 /cm3的n型掺杂；
控制n型AlvInwGa(1-v-w)N层中Al组v为0~0.2，In组分w为0~0.1，n型掺杂浓度为1~6*1018 /cm3；
6）、700~850℃、200~300Torr条件下，依次生长1~50nm厚度的InGaN层和GaN层，重复生长3~15个周期，形成InGaN/GaN超晶格结构的应力缓冲层；
7）、750~900℃、100~300Torr条件下，生长一层6~12nm厚度的AlInGaN量子垒层，然后再生长一层2~4nm厚度的InGaN量子阱层，重复生长6~10个周期，形成InGaN/AlGaN发光层；
8）、750~900℃、100~400Torr条件下，生长30~60nm厚度的AlGaN电子阻挡层；
9）、800~1000℃、100~400Torr条件下，生长30~100nm厚度的p-GaN层；
10）、800~1000℃、100~400Torr条件下，生长5~20nm厚度的p型GaN接触层。
本实施方式中通过AlxInyGa(1-x-y)N/InzGa(1-z)N/AlvInwGa(1-v-w)N结构的电子隧穿层，使得载流子传输时透过InzGa(1-z)N层进行隧穿，InzGa(1-z)N层无需进行高掺杂，在不掺杂或低掺杂的情况下仍能得到足够低的串联电阻，电子隧穿层串联电阻的阻值与芯片的面积等相关，与现有技术中的LED外延结构相比，相同的芯片面积下，本实施方式中电子隧穿层串联电阻的阻值能够降低5%~10%，进而能够有效降低芯片操作电压。
应当理解的是，本发明中的LED外延结构并不限于上述实施方式，上述实施方式仅为本发明的一优选实施方式，在其他实施方式中也可以不设置缓冲层及p型接触层等，也可以在LED外延结构中加入其他插入层、钝化层等，只要设置了AlxInyGa(1-x-y)N/InzGa(1-z)N/AlvInwGa(1-v-w)N结构的电子隧穿层的GaN基LED外延结构均属于本发明所保护的范围。
如在本发明的一具体实施例中，GaN基LED外延结构依次包括蓝宝石衬底、GaN缓冲层、u-GaN层、n-GaN层、电子隧穿层、应力缓冲层、多量子阱发光层、AlGaN电子阻挡层、p-GaN层。
其中，在电子隧穿层中：
n型AlxInyGa(1-x-y)N层中Al组分x为0，In组分y为0，n型掺杂浓度为3*1018 /cm3，厚度为50 nm；
InzGa(1-z)N势阱层中In组分z为0.03，厚度为10 nm，InzGa(1-z)N势阱层不掺杂；
n型AlvInwGa(1-v-w)N层中Al组v为0，In组分w为0，n型掺杂浓度为3*1018 /cm3，厚度为15nm。
对应地，该实施例中GaN基LED外延结构的制造方法，具体包括以下步骤：
1）、将衬底放置在MOCVD反应室中的载盘上，在1080~1100℃下进行表面清洁处理5~10min；
2）、540℃、300Torr条件下，生长30nm厚度的GaN层作为缓冲层；
3）、1080℃、200Torr条件下，生长3厚度的u-GaN层；
4）、1060℃、200Torr条件下，生长3um厚度的n-GaN层，掺杂浓度为8*1018/cm3；
5）、800℃、250Torr条件下，依次生长50nm厚度的n型AlxInyGa(1-x-y)N层、10nm厚度的InzGa(1-z)N势阱层及15nm厚度的n型AlvInwGa(1-v-w)N层，形成电子隧穿层，其中：
控制n型AlxInyGa(1-x-y)N层中Al组分x为0，In组分y为0，n型掺杂浓度为3*1018 /cm3；
控制InzGa(1-z)N势阱层中In组分z为0.03，InzGa(1-z)N势阱层不掺杂；
控制n型AlvInwGa(1-v-w)N层中Al组v为0，In组分w为0，n型掺杂浓度为3*1018 /cm3；
6）、800℃、250Torr条件下，依次生长InGaN层和GaN层，形成InGaN/GaN超晶格结构的应力缓冲层；
7）、750℃、250Torr条件下，生长AlInGaN量子垒层和InGaN量子阱层，形成InGaN/AlGaN发光层；
8）、850℃、200Torr条件下，生长30nm厚度的AlGaN电子阻挡层；
9）、930℃、200Torr条件下，生长40nm厚度的p-GaN层。
由以上技术方案可以看出，本发明具有以下有益效果：
本发明通过AlxInyGa(1-x-y)N/InzGa(1-z)N/AlvInwGa(1-v-w)N结构的电子隧穿层，使得载流子传输时透过InzGa(1-z)N层进行隧穿，在不进行高掺杂的前提下仍能得到足够低的串联电阻，有效降低芯片操作电压从而提升电光转换效率，提高了器件工作的稳定性和可靠性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (12)

1.一种GaN基LED外延结构，其特征在于，所述LED外延结构依次包括衬底及位于衬底上的u-GaN层、n-GaN层、电子隧穿层、应力缓冲层、多量子阱发光层、电子阻挡层、p-GaN层，所述电子隧穿层包括n型AlxInyGa(1-x-y)N层、InzGa(1-z)N势阱层、n型AlvInwGa(1-v-w)N层，所述InzGa(1-z)N势阱层位于n型AlxInyGa(1-x-y)N层与n型AlvInwGa(1-v-w)N层之间，所述应力缓冲层为由InGaN层和GaN层形成的InGaN/GaN超晶格层。
2.根据权利要求1所述的GaN基LED外延结构，其特征在于，所述电子隧穿层包括一个周期或多个周期堆叠的n型AlxInyGa(1-x-y)N层与InzGa(1-z)N层。
3.根据权利要求1所述的GaN基LED外延结构，其特征在于，所述n型AlxInyGa(1-x-y)N层中Al组分x为0~0.2，In组分y为0~0.1，n型掺杂浓度为1~6*1018 /cm3，厚度为10~100 nm。
4.根据权利要求1所述的GaN基LED外延结构，其特征在于，所述InzGa(1-z)N势阱层中In组分z为0~0.1，厚度为3~50 nm。
5.根据权利要求4所述的GaN基LED外延结构，其特征在于，所述InzGa(1-z)N势阱层为不掺杂或浓度为0~1*1018 /cm3的n型掺杂。
6.根据权利要求1所述的GaN基LED外延结构，其特征在于，所述n型AlvInwGa(1-v-w)N层中Al组v为0~0.2，In组分w为0~0.1，n型掺杂浓度为1~6*1018 /cm3，厚度为10~50 nm。
7.根据权利要求1所述的GaN基LED外延结构，其特征在于，所述LED外延结构还包括位于衬底上的缓冲层、和/或位于p-GaN层上的p型接触层。
8.一种GaN基LED外延结构的制造方法，其特征在于，所述制造方法包括以下步骤：
S1、将衬底放置在MOCVD反应室中的载盘上，在1080~1100℃下进行表面清洁处理；
S2、1040~1100℃、100~300Torr条件下，生长2~4um厚度的u-GaN层；
S3、1040~1070℃、100~200Torr条件下，生长2~4um厚度的n-GaN层，掺杂浓度为5*1018/cm3~1*1019/cm3；
S4、780~880℃、200~300Torr条件下，依次生长10~100nm厚度的n型AlxInyGa(1-x-y)N层、3~50nm厚度的InzGa(1-z)N势阱层及10~50nm厚度的n型AlvInwGa(1-v-w)N层，形成电子隧穿层；
S5、700~850℃、200~300Torr条件下，依次生长1~50nm厚度的InGaN层和GaN层，重复生长3~15个周期，形成InGaN/GaN超晶格结构的应力缓冲层；
S6、750~900℃、100~300Torr条件下，生长一层6~12nm厚度的AlInGaN量子垒层，然后再生长一层2~4nm厚度的InGaN量子阱层，重复生长6~10个周期，形成InGaN/AlGaN发光层；
S7、750~900℃、100~400Torr条件下，生长30~60nm厚度的AlGaN电子阻挡层；
S8、800~1000℃、100~400Torr条件下，生长30~100nm厚度的p-GaN层。
9.根据权利要求8所述的GaN基LED外延结构的制造方法，其特征在于，所述步骤S4的电子隧穿层包括一个周期或多个周期生长的n型AlxInyGa(1-x-y)N层与InzGa(1-z)N层。
10.根据权利要求8所述的GaN基LED外延结构的制造方法，其特征在于，所述步骤S4还包括：
控制n型AlxInyGa(1-x-y)N层中Al组分x为0~0.2，In组分y为0~0.1，n型掺杂浓度为1~6*1018 /cm3；
控制InzGa(1-z)N势阱层中In组分z为0~0.1，InzGa(1-z)N势阱层为不掺杂或浓度为0~1*1018 /cm3的n型掺杂；
控制n型AlvInwGa(1-v-w)N层中Al组v为0~0.2，In组分w为0~0.1，n型掺杂浓度为1~6*1018 /cm3。
11.根据权利要求8所述的GaN基LED外延结构的制造方法，其特征在于，所述步骤S2前还包括：
500~550℃、200~500Torr条件下，生长10~30nm厚度的GaN层或AlGaN层作为缓冲层。
12.根据权利要求8所述的GaN基LED外延结构的制造方法，其特征在于，所述步骤S8后还包括：
800~1000℃、100~400Torr条件下，生长5~20nm厚度的p型GaN接触层。
CN201610726231.XA 2016-08-25 2016-08-25 GaN基LED外延结构及其制造方法 Active CN106328788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610726231.XA CN106328788B (zh) 2016-08-25 2016-08-25 GaN基LED外延结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610726231.XA CN106328788B (zh) 2016-08-25 2016-08-25 GaN基LED外延结构及其制造方法

Publications (2)

Publication Number Publication Date
CN106328788A true CN106328788A (zh) 2017-01-11
CN106328788B CN106328788B (zh) 2018-11-06

Family

ID=57790942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610726231.XA Active CN106328788B (zh) 2016-08-25 2016-08-25 GaN基LED外延结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106328788B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876531A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108447952A (zh) * 2018-03-26 2018-08-24 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109509815A (zh) * 2018-11-22 2019-03-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN113571611A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN117438514A (zh) * 2023-12-20 2024-01-23 聚灿光电科技（宿迁）有限公司 一种半导体发光元件的外延结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800276A (zh) * 2010-01-05 2010-08-11 山西乐百利特科技有限责任公司 高效率的led芯片
KR101277653B1 (ko) * 2011-08-10 2013-07-04 한국산업기술대학교산학협력단 전자 터널링 배리어층을 갖는 고효율 반도체 광소자 구조 및 제조 방법
CN104538518A (zh) * 2015-01-12 2015-04-22 厦门市三安光电科技有限公司 氮化物发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800276A (zh) * 2010-01-05 2010-08-11 山西乐百利特科技有限责任公司 高效率的led芯片
KR101277653B1 (ko) * 2011-08-10 2013-07-04 한국산업기술대학교산학협력단 전자 터널링 배리어층을 갖는 고효율 반도체 광소자 구조 및 제조 방법
CN104538518A (zh) * 2015-01-12 2015-04-22 厦门市三安光电科技有限公司 氮化物发光二极管

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876531A (zh) * 2017-01-12 2017-06-20 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN106876531B (zh) * 2017-01-12 2019-08-23 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108447952A (zh) * 2018-03-26 2018-08-24 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN108447952B (zh) * 2018-03-26 2020-04-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109509815A (zh) * 2018-11-22 2019-03-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN113571611A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN113571611B (zh) * 2021-07-14 2023-02-03 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN117438514A (zh) * 2023-12-20 2024-01-23 聚灿光电科技（宿迁）有限公司 一种半导体发光元件的外延结构及制备方法
CN117438514B (zh) * 2023-12-20 2024-03-05 聚灿光电科技（宿迁）有限公司 一种半导体发光元件的外延结构及制备方法

Also Published As

Publication number Publication date
CN106328788B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN102157657B (zh) 一种GaN基发光二极管以及制作方法
CN104064643B (zh) Led的p型外延层、其制作方法及包括其的led外延片
CN106328788A (zh) GaN基LED外延结构及其制造方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN104617194B (zh) GaN基LED外延结构的制备方法
WO2015143902A1 (zh) 一种多量子阱结构及采用该结构的发光二极管
CN102969416A (zh) 一种氮化物led外延片及其生长方法
WO2005038937A1 (en) Nitride semiconductor light emitting device
CN103413877B (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN105405939A (zh) 一种发光二极管及其制造方法
CN101714602A (zh) 用于光电器件的多量子阱结构
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN101740693A (zh) 一种降低ⅲ族氮化物发光二极管光衰的方法
CN102044606A (zh) 一种led外延片及其外延生长方法
CN109004074A (zh) Led外延结构及其制备方法
CN105789392A (zh) GaN基LED外延结构及其制造方法
CN105679900A (zh) 一种氮化镓基发光二极管及其制作方法
CN102623597B (zh) 一种提高载流子复合效率的多量子阱中的垒的结构
CN106409998A (zh) 一种具有高抗静电能力的led外延片
CN108550668B (zh) 一种发光二极管外延片及其制作方法
CN102881790A (zh) Led的量子阱结构及其生长方法
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
CN101694858A (zh) Led外延结构及其制造方法
CN208507715U (zh) Led外延结构
CN103035790A (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant