CN109509815A - 一种发光二极管的外延片及其制备方法 - Google Patents

一种发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN109509815A
CN109509815A CN201811395340.3A CN201811395340A CN109509815A CN 109509815 A CN109509815 A CN 109509815A CN 201811395340 A CN201811395340 A CN 201811395340A CN 109509815 A CN109509815 A CN 109509815A
Authority
CN
China
Prior art keywords
layer
sublayer
gan
ingan
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811395340.3A
Other languages
English (en)
Other versions
CN109509815B (zh
Inventor
江斌
肖云飞
刘春杨
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811395340.3A priority Critical patent/CN109509815B/zh
Publication of CN109509815A publication Critical patent/CN109509815A/zh
Application granted granted Critical
Publication of CN109509815B publication Critical patent/CN109509815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制备方法，属于发光二极管制造领域。在N型GaN层与应力释放层之间设置包括依次层叠的AlN子层、GaN子层、InGaN子层的插入层，插入层中的AlN子层与GaN子层可对电子起到束缚作用并且能够在AlN子层与GaN子层的界面上形成二维电子气，有利于电流横向扩展，使多量子阱层的发光面积变大，从而提高发光二级管的发光效率。而由于InGaN子层与GaN子层的界面形成正极化电荷，可使得AlN子层与GaN子层的界面上的电子密度提高，更多的电子可进入多量子阱层，提高发光二极管的发光效率；同时使二维电子气的中心朝向InGaN子层与GaN子层的界面略微移动，对外延片中的内建电场有减小作用，有利于提高二维电子气中电子的横向扩展速率。

Description

一种发光二极管的外延片及其制备方法
技术领域
本发明涉及发光二极管制造领域，特别涉及一种发光二极管的外延片及其制备方法。
背景技术
发光二极管是一种可以把电能转化成光能的半导体二极管，具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。外延片是制作发光二极管的基础结构，外延片的结构包括衬底及依次生长在衬底上的缓冲层、未掺杂的GaN层、N型GaN层、应力释放层、多量子阱层及P型GaN层。
但由于电子的移动速率较快，导致部分在多量子阱中的部分电子可能会因移动速率过快而溢出多量子阱层进入P型GaN层，使得在多量子阱层中与空穴进行复合的电子数量减少，使得发光二极管的发光效率较低。
发明内容
本发明实施例提供了一种发光二极管的外延片及其制备方法，能够提高发光二极管的发光效率。所述技术方案如下：
本发明实施例提供了一种发光二极管的外延片，所述外延片包括衬底及依次层叠在所述衬底上的缓冲层、未掺杂GaN层、N型GaN层、插入层、应力释放层、多量子阱层及P型GaN层，其中，所述插入层包括依次层叠的AlN子层、GaN子层及InGaN子层。
可选地，所述AlN子层的厚度可为1～3nm。
可选地，所述GaN子层的厚度、所述InGaN子层的厚度均可为0.1～9nm。
可选地，所述InGaN子层中In的组分为0.01～0.2。
可选地，所述外延片还包括设置在所述InGaN子层与所述应力释放层之间的AlGaN层。
可选地，所述AlGaN层的厚度为2～20nm。
本发明实施例提供了一种发光二极管的外延片的制备方法，所述方法包括：
提供一衬底；
在所述衬底上生长缓冲层；
在所述缓冲层上生长未掺杂GaN层；
在所述未掺杂GaN层上生长N型GaN层；
在所述N型GaN层上生长插入层，其中，所述插入层包括依次生长的AlN子层、GaN子层及InGaN子层；
在所述插入层上生长应力释放层；
在所述应力释放层上生长多量子阱层；
在所述多量子阱层上生长P型GaN层。
可选地，所述AlN子层的生长温度为1000～1100℃。
可选地，所述GaN子层的生长温度、所述InGaN子层的生长温度均为1100～1200℃。
可选地，所述AlN子层的生长压力为200～300Torr。
本发明实施例提供的技术方案带来的有益效果是：在N型GaN层与应力释放层之间设置包括依次层叠的AlN子层、GaN子层、InGaN子层的插入层，插入层中的AlN子层与GaN子层可对电子起到束缚作用并且能够在AlN子层与GaN子层的界面上形成二维电子气，有利于电流横向扩展，使多量子阱层的发光面积变大，也降低了进入多量子阱层的电子的速度，使更多的电子可进入多量子阱层与空穴复合，溢出多量子阱层的电子减少，从而提高发光二级管的发光效率。而由于InGaN子层与GaN子层的界面形成正极化电荷，InGaN子层与GaN子层的界面处的正极化电荷对电子有吸引力，使得更多的电子在流向InGaN子层与GaN子层的界面时被AlN子层与GaN子层的界面上的二维电子气捕获，AlN子层与GaN子层的界面上的电子密度提高，更多的电子可进入多量子阱层，可提高发光二极管的发光效率；同时InGaN子层与GaN子层的界面处的正极化电荷会使二维电子气的中心朝向InGaN子层与GaN子层的界面略微移动，对外延片中的内建电场有减小作用，有利于提高二维电子气中电子的横向扩展速率，提高发光二级管的发光均匀度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图；
图2是本发明实施例提供的另一种发光二极管的外延片的结构示意图；
图3是本发明实施例提供的一种发光二极管的外延片的制备方法流程图；
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图，如图1所示，该外延片包括衬底1及依次层叠在衬底1上的缓冲层2、未掺杂GaN层3、N型GaN层4、插入层5、应力释放层6、多量子阱层7及P型GaN层8，其中，插入层5包括依次层叠的AlN子层51、GaN子层52及InGaN子层53。
在N型GaN层4与应力释放层6之间设置包括依次层叠的AlN子层51、GaN子层52、InGaN子层53的插入层5，插入层5中的AlN子层51与GaN子层52可对电子起到束缚作用并且能够在AlN子层51与GaN子层52的界面上形成二维电子气，有利于电流横向扩展，使多量子阱层的发光面积变大，也降低了进入多量子阱层7的电子的速度，更多的电子可进入多量子阱层7与空穴复合，溢出的电子减少，从而提高发光二级管的发光效率。而由于InGaN子层53与GaN子层52的界面形成正极化电荷，InGaN子层53与GaN子层52的界面处的正极化电荷对电子有吸引力，使得更多的电子在流向InGaN子层53与GaN子层52的界面时被AlN子层51与GaN子层52的界面上的二维电子气捕获，使得AlN子层51与GaN子层52的界面上的电子密度提高，更多的电子可进入多量子阱层，可提高发光二极管的发光效率；同时InGaN子层53与GaN子层52的界面处的正极化电荷会使二维电子气的中心朝向InGaN子层53与GaN子层52的界面略微移动，对外延片中的内建电场有减小作用，有利于提高二维电子气中电子的横向扩展速率，提高发光二级管的发光均匀度。
图2是本发明实施例提供的另一种发光二极管的外延片的结构示意图，如图2所示，该外延片包括衬底1及依次层叠在衬底1上的缓冲层2、未掺杂GaN层3、N型GaN层4、插入层5、应力释放层6、多量子阱层7、电子阻挡层9、P型GaN层8及P型接触层10，其中，插入层5包括依次层叠的AlN子层51、GaN子层52及InGaN子层53。
可选地，衬底1可为蓝宝石衬底。
缓冲层2可包括依次层叠的AlN缓冲层21与低温GaN缓冲层22。缓冲层2包括依次层叠的AlN缓冲层21与低温GaN缓冲层22可有效减小在缓冲层2上生长的未掺杂GaN层3与衬底1之间的晶格失配，保证未掺杂GaN层3的质量，进而保证在未掺杂GaN层3上生长的外延薄膜的质量，最终使得发光二极管的发光效率有效提高。
其中，AlN缓冲层21的厚度可为10～30nm，低温GaN缓冲层22的厚度可为10～20nm。在此条件下可得到晶体质量较好的外延片。
示例性地，未掺杂GaN层3的厚度可为1～5μm，能够有效提高外延片的晶体质量。
可选地，N型GaN层4的厚度可为1～5μm，能够保证N型GaN层4提供充足的电子。
进一步地，N型GaN层4的厚度可为2～3μm，在保证N型GaN层4提供的电子数量的同时还可减小外延片所需的制作成本。
可选地，插入层中的AlN子层51的厚度可为1～3nm。AlN子层51的厚度在以上范围内时，发光二极管的发光效率较好。
示例性地，GaN子层52的厚度、InGaN子层53的厚度均可为0.1～9nm。GaN子层52的厚度、InGaN子层53的厚度在以上范围内时，对发光二极管的发光效率的提高较大。
可选地，GaN子层52的厚度与InGaN子层53的厚度可相等，便于制作。
示例性地，InGaN子层53中In的组分可为0.01～0.2。此时可保证InGaN子层的生长质量，避免InGaN子层中缺陷过多，有利于提高发光二极管的发光效率。
可选地，应力释放层6可为InGaN/GaN超晶格结构，其厚度可为20～50nm，缓解应力释放，有利于减小在其上生长的多量子阱层中的缺陷。
在本发明的其他实施例中，应力释放层也可为其他结构，本发明对此不做限制。
如图2所示，外延片还可包括设置在InGaN子层53与应力释放层6之间的AlGaN层11。AlGaN层11可起到缓冲作用，保证在InGaN子层53上生长的应力释放层6的质量进而保证在应力释放层6上生长的多量子阱层7的质量，。
其中，AlGaN层11的厚度为2～20nm。AlGaN层11的厚度在以上范围时，对发光二极管的发光效率的提升较好。
示例性地，多量子阱层7可包括交替层叠的InGaN阱层71与GaN垒层72。InGaN阱层71的厚度可为2～3nm，GaN垒层72的厚度可为10～20nm。
示例性地，电子阻挡层9可为p型AlyGa1-yN电子阻挡层，其中，0.1<y<0.5，电子阻挡层9的厚度可为20～110nm。
P型GaN层8的厚度可为110～800nm。此时得到的发光二极管的发光效率较好。
图3是本发明实施例提供的一种发光二极管的外延片的制备方法流程图，如图3所示，该方法包括：
S101：提供一衬底。
S102：在衬底上生长缓冲层。
S103：在缓冲层上生长未掺杂GaN层。
S104：在未掺杂GaN层上生长N型GaN层。
S105：在N型GaN层上生长插入层，其中，插入层包括依次生长的AlN子层、GaN子层及InGaN子层。
S106：在插入层上生长应力释放层。
S107：在应力释放层上生长多量子阱层。
S108：在多量子阱层上生长P型GaN层。
在N型GaN层与应力释放层之间设置包括依次层叠的AlN子层、GaN子层、InGaN子层的插入层，插入层中的AlN子层与GaN子层可对电子起到束缚作用并且能够在AlN子层与GaN子层的界面上形成二维电子气，有利于电流横向扩展，使多量子阱层的发光面积变大，也降低了进入多量子阱层的电子的速度，使更多的电子可进入多量子阱层与空穴复合，溢出多量子阱层的电子减少，从而提高发光二级管的发光效率。而由于InGaN子层与GaN子层的界面形成正极化电荷，InGaN子层与GaN子层的界面处的正极化电荷对电子有吸引力，使得更多的电子在流向InGaN子层与GaN子层的界面时被AlN子层与GaN子层的界面上的二维电子气捕获，AlN子层与GaN子层的界面上的电子密度提高，更多的电子可进入多量子阱层，可提高发光二极管的发光效率；同时InGaN子层与GaN子层的界面处的正极化电荷会使二维电子气的中心朝向InGaN子层与GaN子层的界面略微移动，对外延片中的内建电场有减小作用，有利于提高二维电子气中电子的横向扩展速率，提高发光二级管的发光均匀度。
执行完步骤S108之后的外延片结构可参见图1。
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法流程图，如图4所示，该方法包括：
S201：提供一衬底。
衬底可为蓝宝石衬底。
S202：在衬底上生长缓冲层。
步骤S202可包括在衬底上依次生长AlN缓冲层与AlGaN缓冲层。
其中AlN缓冲层可采用物理气相沉积PVD(physical vapor deposi-tion)的方式进行生长，这种生长方式得到的AlN缓冲层的表面质量较好，有利于提高外延片的整体质量。
其中，AlN缓冲层可通过磁控溅射生长。较容易实现。
可选地，在AlN缓冲层生长完成之后，可将生长有AlN缓冲层的衬底放入金属有机化合物化学气相淀积MOCVD(Metal-organic Chemical Vapor Deposition)系统中，并在氢气气氛中热处理10～15分钟。以保证在AlN缓冲层上生长的AlGaN缓冲层的质量。
可选地，低温GaN缓冲层的生长温度可为800～1000℃，低温GaN缓冲层的生长压力可为100～200Torr，低温GaN缓冲层的生长厚度可为10～20nm。在此条件下生长得到的低温GaN缓冲层可有效保证在其上生长的外延结构的质量，保证最终得到的外延片的质量。
S203：在缓冲层上生长未掺杂GaN层。
未掺杂GaN层的生长温度可为1000～1100℃，未掺杂GaN层的生长压力可为100～500Torr。在此条件下能够得到质量较好的未掺杂GaN层。
可选地，未掺杂GaN层的生长厚度可为1～5μm。
S204：在未掺杂GaN层上生长N型GaN层。
N型GaN层的生长温度可为1000～1200℃，N型GaN层的生长压力可为100～500Torr。在此条件下能够得到质量较好的N型GaN层。
N型GaN层的生长厚度可为2～3μm。在此条件下的N型GaN层能够提供足够的电子并且降低外延片的制作成本。
S205：在N型GaN层上生长插入层，其中，插入层包括依次生长的AlN子层、GaN子层及InGaN子层。
可选地，AlN子层的生长温度可为1000～1100℃。在此条件下生长得到的AlN子层的质量较好，能够较为有效地提升发光二极管的发光质量。
其中，AlN子层的生长压力可为200～300Torr。可进一步提高生长得到的AlN子层的质量，有利于提升发光二极管的发光质量。
可选地，插入层中的AlN子层的生长厚度可为1～3nm。AlN子层的厚度在以上范围内时，发光二极管的发光效率较好。
示例性地，GaN子层的生长温度、InGaN子层的生长温度均可为1100～1200℃。在此条件下生长得到的插入层能够较为有效地提升发光二极管的发光质量。
GaN子层的生长压力、InGaN子层的生长压力均可为300～500Torr。在此条件下生长得到的插入层能够较为有效地提升发光二极管的发光质量。
示例性地，GaN子层的厚度、InGaN子层的厚度均可为0.1～9nm。GaN子层的厚度、InGaN子层的厚度在以上范围内时，对发光二极管的发光效率的提高较大。
S206：在插入层上生长应力释放层。
可选地，在本实施例中，应力释放层可为InGaN/GaN超晶格结构。
应力释放层的生长厚度可为20～50nm。
S207：在应力释放层上生长多量子阱层。
多量子阱层可包括交替层叠的InGaN阱层与GaN垒层。InGaN阱层的生长厚度可为2～3nm，GaN垒层的生长厚度可为9～20nm。
InGaN阱层的生长温度可为720～829℃，GaN垒层的生长温度可为850～959℃，InGaN阱层的生长压力与GaN垒层的生长压力均可为100～500Torr。此时得到的多量子阱层的质量较好。
S208：在多量子阱层上生长电子阻挡层。
电子阻挡层可为p型AlyGa1-yN电子阻挡层，其中，0.1<y<0.5，电子阻挡层的生长厚度可为20～100nm。
p型AlyGa1-yN电子阻挡层的生长温度可为200～1000℃，p型AlyGa1-yN电子阻挡层的生长压力可为50～500Torr。在此条件下可生长得到质量较好的p型AlyGa1-yN电子阻挡层。
S209：在电子阻挡层上生长P型GaN层。
其中，P型GaN层的生长温度可为600～1000℃，P型GaN层的生长压力可为100～300Torr。
S210：在P型GaN层上生长P型接触层。
P型接触层可为外延片的后续制作做准备。
执行完步骤S210之后的外延片的结构可参见图2。外延片包括衬底1及依次层叠在衬底1上的缓冲层2、未掺杂GaN层3、N型GaN层4、插入层5、应力释放层6、多量子阱层7、电子阻挡层9、P型GaN层8及P型接触层10，其中，插入层5包括依次层叠的AlN子层51、GaN子层52及InGaN子层53。
可选地，本方法还可包括：在多量子阱层上生长完P型GaN层之后，在氮气气氛中对外延片进行退火处理。以消除部分外延片中存在的应力，保证外延片的晶体质量。
其中，退火温度可为650～850℃，退火时间可为5～15min。这种设置可大幅度消除应力。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片，其特征在于，所述外延片包括衬底及依次层叠在所述衬底上的缓冲层、未掺杂GaN层、N型GaN层、插入层、应力释放层、多量子阱层及P型GaN层，其中，所述插入层包括依次层叠的AlN子层、GaN子层及InGaN子层。
2.根据权利要求1所述的外延片，其特征在于，所述AlN子层的厚度可为1～3nm。
3.根据权利要求1所述的外延片，其特征在于，所述GaN子层的厚度、所述InGaN子层的厚度均可为0.1～9nm。
4.根据权利要求1～3任一项所述的外延片，其特征在于，所述InGaN子层中In的组分为0.01～0.2。
5.根据权利要求1～3任一项所述的外延片，其特征在于，所述外延片还包括设置在所述InGaN子层与所述应力释放层之间的AlGaN层。
6.根据权利要求5所述的外延片，其特征在于，所述AlGaN层的厚度为2～20nm。
7.一种发光二极管的外延片的制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上生长缓冲层；
在所述缓冲层上生长未掺杂GaN层；
在所述未掺杂GaN层上生长N型GaN层；
在所述N型GaN层上生长插入层，其中，所述插入层包括依次生长的AlN子层、GaN子层及InGaN子层；
在所述插入层上生长应力释放层；
在所述应力释放层上生长多量子阱层；
在所述多量子阱层上生长P型GaN层。
8.根据权利要求7所述的制备方法，其特征在于，所述AlN子层的生长温度为1000～1100℃。
9.根据权利要求7所述的制备方法，其特征在于，所述GaN子层的生长温度、所述InGaN子层的生长温度均为1100～1200℃。
10.根据权利要求7所述的制备方法，其特征在于，所述AlN子层的生长压力为200～300Torr。
CN201811395340.3A 2018-11-22 2018-11-22 一种发光二极管的外延片及其制备方法 Active CN109509815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811395340.3A CN109509815B (zh) 2018-11-22 2018-11-22 一种发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811395340.3A CN109509815B (zh) 2018-11-22 2018-11-22 一种发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN109509815A true CN109509815A (zh) 2019-03-22
CN109509815B CN109509815B (zh) 2021-04-27

Family

ID=65749485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811395340.3A Active CN109509815B (zh) 2018-11-22 2018-11-22 一种发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN109509815B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500780A (zh) * 2013-09-29 2014-01-08 山西飞虹微纳米光电科技有限公司 一种氮化镓基led外延结构及其制备方法
CN104538517A (zh) * 2014-12-31 2015-04-22 山东浪潮华光光电子股份有限公司 一种具有n型超晶格结构的LED外延结构及其生长方法
CN104538521A (zh) * 2014-12-29 2015-04-22 北京大学 一种高亮度近紫外led及其制备方法
US20160293792A1 (en) * 2014-02-19 2016-10-06 Toyoda Gosei Co., Ltd. Method for producing group iii nitride semiconductor light-emitting device
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州）有限公司 一种发光二极管的外延片及其生长方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106328788A (zh) * 2016-08-25 2017-01-11 聚灿光电科技股份有限公司 GaN基LED外延结构及其制造方法
CN107331745A (zh) * 2017-05-31 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500780A (zh) * 2013-09-29 2014-01-08 山西飞虹微纳米光电科技有限公司 一种氮化镓基led外延结构及其制备方法
US20160293792A1 (en) * 2014-02-19 2016-10-06 Toyoda Gosei Co., Ltd. Method for producing group iii nitride semiconductor light-emitting device
CN104538521A (zh) * 2014-12-29 2015-04-22 北京大学 一种高亮度近紫外led及其制备方法
CN104538517A (zh) * 2014-12-31 2015-04-22 山东浪潮华光光电子股份有限公司 一种具有n型超晶格结构的LED外延结构及其生长方法
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州）有限公司 一种发光二极管的外延片及其生长方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106328788A (zh) * 2016-08-25 2017-01-11 聚灿光电科技股份有限公司 GaN基LED外延结构及其制造方法
CN107331745A (zh) * 2017-05-31 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法

Also Published As

Publication number Publication date
CN109509815B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN101359710B (zh) 一种绿光发光二极管的制造方法
CN106410005B (zh) 一种氮化镓基led外延片及其生长方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN106816501B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
CN109509817B (zh) 一种发光二极管外延片及其制备方法
CN103681985A (zh) 一种发光二极管的外延片及其制作方法
CN106057990B (zh) 一种GaN基发光二极管的外延片的制作方法
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
CN105206726A (zh) 一种led结构及其生长方法
CN114883462B (zh) 发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109802020A (zh) 一种GaN基发光二极管外延片及其制备方法
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN109860359A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109786521A (zh) 一种发光二极管的外延片及制备方法
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN108807620A (zh) 一种发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN109524520A (zh) 一种高性能的绿光二极管多量子阱结构及其制备方法
CN108987544A (zh) 一种发光二极管外延片及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant