CN106328075A - 图像显示系统与栅极驱动电路 - Google Patents

Abstract

一种图像显示系统与栅极驱动电路。该栅极驱动电路包括：多个串接的移位寄存器，该等移位寄存器包括多个输出移位寄存器用以依序输出该等栅极驱动信号至该像素矩阵的多个栅极信号线；以及X组冗余移位寄存器，至少一组冗余移位寄存器包括J个冗余移位寄存器，并连接于两相邻的该等输出移位寄存器之间，其中该至少一组冗余移位寄存器所产生的至少一个驱动信号与该两相邻的该等输出移位寄存器的所产生的该等栅极驱动信号部分重叠；其中该X组冗余移位寄存器并不连接至该等栅极信号线，X与J为大于0的正整数。

Description

图像显示系统与栅极驱动电路

技术领域

本发明涉及一种移位寄存器模块，特别涉及一种可避免移位寄存器的栅极驱动信号的上升沿和/或下降沿受到触控感测周期影响的栅极驱动电路。

背景技术

移位寄存器(shift register)被广泛应用于数据信号传送电路与栅极驱动电路，用以分别控制各数据信号线接收数据信号的时序，以及为各栅极信号线产生扫描信号。在数据信号传送电路中，移位寄存器用以输出一选取信号至各数据信号线，使得图像数据可依序被写入各数据信号线。另一方面，在栅极驱动电路中，移位寄存器用以产生一扫描信号至各栅极信号线，用以依序开启像素矩阵使得各数据信号线的图像信号得以写入。

近年来，发展出非晶硅整合型栅极驱动器(Amorphous Silicon Gate driver，简称ASG)技术。ASG技术是在非晶硅的薄膜晶体管工艺中直接将包含有这些薄膜晶体管的栅极驱动电路整合于显示面板(例如显示器的玻璃基板)上，以取代栅极驱动器芯片的使用，此技术统称为面板上的栅极驱动器(Gate driverOn Panel，简称GOP)。因此，应用ASG及GOP技术可减少液晶显示器的芯片的使用，进而可降低制造成本并缩短制造周期。

现今的嵌入式(in-cell)触控显示面板将触控功能整合至显示单元中，而在显示单元之外不另外设置触控单元的构造，例如将触控功能整合进液晶显示单元或有机电致发光元件(OLED)单元。这样的结构下通常触控功能往往利用显示单元既有的电极结构来实现，因此不需要额外的触控构造。例如，当内嵌式触控显示面板是边缘电场切换型(Fringe Field Switching，FFS)液晶显示面板时，通常会将其共用电极图案化，以区分成多个块，做为触控感测电极使用，如此可以降低触控显示面板整体的厚度与重量。由于触控功能与液晶显示单元整合在一起，每一个帧(frame)需切割出一个或多个触控感测周期进行触控感测。然而，在触控感测周期中，供应至栅极驱动电路中的移位寄存器的多个时钟信号将会被暂停，故会使得某些移位寄存器所输出的栅极驱动信号的上升沿或下降沿被不当地延长，而造成显示器画面质量的下降。因此，需要一种全新的移位寄存器架构，其可以改善前述的问题。

发明内容

本说明书提供一种栅极驱动电路的一实施例，该栅极驱动电路包括一栅极驱动电路，用以产生多个栅极驱动信号以驱动位于一触控显示面板上的一像素矩阵的多个像素。该栅极驱动电路包括多个串接的移位寄存器，该等移位寄存器包括：多个输出移位寄存器用以依序输出该等栅极驱动信号至该像素矩阵的多个栅极信号线；以及X组冗余移位寄存器，至少一组冗余移位寄存器包括J个冗余移位寄存器，并连接于两相邻的该等输出移位寄存器之间，其中该至少一组冗余移位寄存器所产生的至少一个驱动信号与该两相邻的该等输出移位寄存器的所产生的该等栅极驱动信号部分重叠；其中该X组冗余移位寄存器并不连接至该等栅极信号线，X与J为大于0的正整数。本说明书亦提供一种包含前述栅极驱动电路的一图像显示系统的一实施例。

附图说明

图1A为本发明的图像显示系统的示意图。

图1B为本发明的图像显示系统的示意图。

图1C为本发明的图像显示系统的示意图。

图2是显示根据本发明的图1A所述的栅极驱动电路示意图。

图3是显示根据本发明的一实施例所述的移位寄存器电路图。

图4是显示如图3所示的移位寄存器于正向扫描时的信号波形图。

图5是显示根据本发明的另一实施例所述的移位寄存器电路图。

图6是显示如图5所示的移位寄存器于反向扫描时的信号波形图。

图7为本发明的实施例中显示器面板的一帧(frame)的示意图。

图8为本发明的栅极驱动电路的另一示意图。

图9A为触控感测周期与时钟信号的示意图。

图9B为触控感测周期与时钟信号的另一示意图。

图10为本发明的栅极驱动电路的另一示意图。

图11A为图10中的栅极驱动电路于正向扫描时的时序示意图。

图11B为图10中的栅极驱动电路于反向扫描时的时序示意图。

图12为本发明的栅极驱动电路的另一示意图。

图13A为图12中的栅极驱动电路于正向扫描时的时序示意图。

图13B为图12中的栅极驱动电路于反向扫描时的时序示意图。

【符号说明】

100～电子装置；

101～触控显示面板；

102～供电装置；

110A、110B、110C～栅极驱动电路；

120～数据信号传送电路；

130～像素矩阵；

140～控制芯片；

150～触控检测电路；

SR[1]、SR[2]、SR[3]、SR[I]、SR[I+1]、SR[I+2]、SR[I+J]、SR[I+J+1]、SR[2I+J]、SR[2I+J+1]、SR[2I+2J]、SR[K]、SR[K+1]、SR[K+2]、SR[2K+1]、SR[2K+2]、SR[X-2]、SR[X-1]、SR[X]～移位寄存器；

501、701～正向输入电路；

502、702～反向输入电路；

503、703～输出电路；

CK、IN_F、IN_R、N、OUT、P、RSET_F、RSET_R、VG～端点；

CK1、CK2、CK3、CK4、CK5、CK6、N(1)、N(2)、N(3)、N(4)、N(5)、N(6)、N(K-3)、N(K-1)、N(K)、N(K+1)、N(K+3)、N(X-5)、N(X-3)、N(X-2)、N(X-1)、N(X)、OUT(1)、OUT(2)、OUT(3)、OUT(K)、OUT(I)、OUT(I+1)、OUT(I+2)、OUT(I+J)、OUT(I+J+1)、OUT(2I+J)、OUT(K)、OUT(K+1)、OUT(K+2)、OUT(2K+1)、OUT(2K+2)、OUT(X-2)、OUT(X-1)、OUT(X)、P(3)、P(X-2)、VGL、VX、VX1、VX2～信号；

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10～晶体管；

GL1、GL2、GL3、GL4、GLI、GLI+1、GL2I、GLK、GLK+1、GL2K、GLX-2、GLX-1、GLX～栅极信号线；

STV1、STV2～起始脉冲。

具体实施方式

图1A是显示本发明中的图像显示系统的一实施例。如图所示，图像显示系统可包括一触控显示面板101，用以显示图像以及感应一外部物体触碰与否。在本发明的一实施例中，触控显示面板101为一内嵌式触控显示面板(in-cell touch display panel)，但不限定于此，也可以是外嵌式触控显示面板(on/out-cell touch display panel)，或者是内/外嵌式触控显示面板(in/on-celltouch display panel)，所谓内/外嵌式触控显示面板即是利用栅极驱动电路进行一个方向的检测；并且在彩色滤光基板设置另一个方向的感测电极结构。触控显示面板101包括一栅极驱动电路110、一数据信号传送电路120、一像素矩阵130、一控制芯片140以及一触控检测电路150。在此，数据信号传送电路120、一控制芯片140以及一触控检测电路150可以是各自独立的芯片，或者通过整合将三者合为一单一芯片，但不以此为限，也可以是数据信号传送电路120以及一触控检测电路150也可以整合为一单一芯片。

栅极驱动电路110用以产生多个栅极驱动信号以驱动像素矩阵130的多个像素。数据信号传送电路120用以产生多个数据信号以提供数据至像素矩阵130的多个像素。举例而言，像素矩阵130可由多个栅极信号线、多个数据信号线以及多个像素所组成。在某些实施例中，像素矩阵130的像素与用以感测触控的感应电极整合在一起，使得触控显示面板101，得以显示图像以及感应外部物体触碰与否。控制芯片140用以产生多个控制信号，包括时钟信号与起始脉冲等。触控检测电路150藉由感测感应电极的电压或电荷变化，产生一触碰位置数据，并将触碰位置数据送至一外部处理器进行后续处理。举例而言，感应电极用以感测一触控笔或手指触摸触控显示面板101时所发生的微小的电容变化，将感测到的电容变化转换为电压形式，并由触控检测电路150检测此一变化。在本发明的一实施例中，像素矩阵130位于一基板上，栅极驱动电路110以非晶硅整合型栅极驱动器(Amorphous SiliconGate driver，简称ASG)技术制作于该基板上，以形成面板上的栅极驱动器(Gatedriver On Panel，简称GOP)。

此外，本发明的图像显示系统可包括于一电子装置100。电子装置100可包括触控显示面板101与一供电装置102。供电装置102用以对触控显示面板101进行供电。根据本发明的实施例，电子装置100可为一移动电话、一数字相机、一个人数字助理、一移动计算机、一桌上型计算机、一电视机、一汽车用显示器、一便携式光盘拨放器、或任何包括图像显示功能的装置。根据本发明的一实施例，栅极驱动电路110可以不同的扫描顺序(例如，正向扫描顺序与反向扫描顺序)依序输出栅极驱动信号至各栅极信号线，用以依序将供应至各数据信号线的图像信号写入像素矩阵130的像素中。

图1B是显示本发明中的图像显示系统的另一实施例。如图所示，图像显示系统也可包括栅极驱动电路110A与110B，栅极驱动电路110A用以驱动像素矩阵130中奇数的栅极信号线(例如GL1、GL3…GLX-1)，而栅极驱动电路110B用以驱动像素矩阵130中偶数的栅极信号线(例如GL2、GL4…GLX-2、GLX)。栅极驱动电路110A与110B设置于触控显示面板101的不同侧，以利于边框对称。将栅极驱动电路输出驱动信号以奇数、偶数这样的设计方式设置在主动区域(Active Area区，即显示区域)可以避免栅极驱动电路都设置在同一边造成非显示区域电路的设置面积过度壅挤，因此，可以达到窄边框(narrow border)，且电路布线面积平均化，进而使两边的边框面积一致的设计目的。

图1C是显示本发明中的图像显示系统的另一实施例。如图所示，图像显示系统也可包括栅极驱动电路110A与110B分别设置在主动区域的两侧，像素矩阵130中每一条栅极信号线由栅极驱动电路110A中的一移位寄存器与栅极驱动电路110B中的一移位寄存器所共同驱动，以便应用于负载较大时的情况。举例而言，对于大尺寸面板(例如17吋以上)，各各栅极信号线GL1因长度较长，因此负载较重(即电组-电容负载重)，因此各栅极信号线GL1由栅极驱动电路110A与110B两者的移位寄存器SR1所共同驱动，依此类推。

图2是显示根据本发明的图1A所述的栅极驱动电路110A的示意图。栅极驱动电路110A包括X级串接的移位寄存器300，即移位寄存器SR[1]、SR[2]、SR[3]、…SR[X-2]、SR[X-1]与SR[X]，其中X为一正整数。各移位寄存器分别包括数个时钟输入端点CK、电压信号输入端点VG、正向信号输入端点IN_F、反向信号输入端点IN_R、输出端点OUT、信号传递端点N、正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R。各级移位寄存器的信号传递端点N将输出与输出端点OUT相同的驱动信号，用以将驱动信号的脉冲依序传递于各级移位寄存器之间。

在栅极驱动电路110A在正向扫描时，各移位寄存器300以一第一顺序依序输出驱动信号，例如，移位寄存器SR[1]至SR[X]将依序输出驱动信号OUT(1)、OUT(2)、OUT(3)…OUT(X-2)、OUT(X-1)以及OUT(X)。另一方面，于反向扫描时，各移位寄存器300以相反的一第二顺序依序输出驱动信号，例如，移位寄存器SR[X]至SR[1]依序输出驱动信号OUT(X)、OUT(X-1)、OUT(X-2)…OUT(3)、OUT(2)以及OUT(1)。

栅极驱动电路110自控制芯片140接收多个控制信号，包括时钟信号CK1、CK2、CK3、CK4、CK5与CK6、起始脉冲STV1、STV2、以及定电压信号VGL。一般而言，时钟信号CK1、CK2、CK3、CK4、CK5与CK6两两具有半个脉冲周期重叠，例如，参考图4的波形图，时钟信号CK2的前半个脉冲与时钟信号CK1的后半个脉冲重叠，而时钟信号CK2的后半个脉冲与时钟信号CK3的前半个脉冲重叠。通常时钟信号CK1、CK3与CK5提供至奇(偶)数级的移位寄存器，而时钟信号CK2、CK4与CK6提供至偶(奇)数级的移位寄存器。

起始脉冲STV1与STV2用以起始栅极驱动电路110A。如图所示，栅极驱动电路110A的第一级移位寄存器SR[1]在正向信号输入端点IN_F接收起始脉冲STV1作为正向输入信号，最后一级移位寄存器SR[X]在反向信号输入端点IN_R接收起始脉冲STV2作为反向输入信号。此外，移位寄存器SR[2]-SR[X-1]分别在正向信号输入端点IN_F接收前一级移位寄存器在所输出的驱动信号作为正向输入信号，以及于反向信号输入端点IN_R接收后一级移位寄存器所输出的驱动信号作为反向输入信号。

在本发明的一实施例中，移位寄存器通常于正向重置信号输入端点RSET_F接收后两级或后三级移位寄存器所输出的驱动信号作为正向重置信号，并且在反向重置信号输入端点RSET_R接收前两级或前三级移位寄存器所输出的驱动信号作为反向重置信号。在本发明的另一实施例中，移位寄存器也可接收后一或多级移位寄存器所输出的驱动信号作为正向重置信号，以及接收前一或多级移位寄存器所输出的驱动信号作为反向重置信号。此外，值得注意的是，栅极驱动电路110A中头尾的一或多个移位寄存器的正向及反向重置信号耦接方法也可作特殊的设计，以避免产生时序错误。

举例而言，如图2中所示，移位寄存器SR[1]、SR[2]与SR[3]的反向重置信号输入端点RSET_R都连接至起始脉冲STV1，而移位寄存器SR[1]、SR[2]与SR[3]的正向重置信号输入端点RSET_F分别连接至移位寄存器SR[4]、SR[5]与SR[6]的信号传递端点N[4]、N[5]与N[6]。移位寄存器SR[X-2]、SR[X-1]与SR[X]的正向重置信号输入端点RSET_F都连接至起始脉冲STV2，而移位寄存器SR[X-2]、SR[X-1]与SR[X]的反向重置信号输入端点RSET_R分别连接至移位寄存器SR[X-3]、SR[X-4]与SR[X-5]的信号传递端点N[X-4]、N[X-5]与N[X-6]。除了移位寄存器SR[1]至SR[3]与SR[X-2]至SR[X]之外，其它移位寄存器(SR[4]至SR[X-3])在正向重置信号输入端点RSET_F接收后两级或后三级移位寄存器所输出的驱动信号作为正向重置信号，并且在反向重置信号输入端点RSET_R接收前两级或前三级移位寄存器所输出的驱动信号作为反向重置信号。举例而言，移位寄存器SR[4]的正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R分别连接移位寄存器SR[7]的信号传递端点N[7]与移位寄存器SR[1]的信号传递端点N[1]，而移位寄存器SR[5]的正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R分别连接移位寄存器SR[8]的信号传递端点N[8]与移位寄存器SR[2]的信号传递端点N[2]，依此类推。

图3是显示根据本发明的另一实施例所述的移位寄存器电路图。图4是显示如图3所示的移位寄存器在正向扫描时的信号波形图。在此实施例中，移位寄存器SR[3]代表栅极驱动电路110A中第3级的移位寄存器，其包括正向输入电路501、反向输入电路502与输出电路503，并且以NMOS晶体管M1-M10加以实现。在正向扫描时，晶体管M3首先因时钟信号CK1拉起的脉冲而导通，控制端点P耦接至正向输入信号N(2)。此时由于正向输入信号N(2)仍维持在低电压电平，因此控制端点P的电压保持在低电压电平。待正向输入信号N(2)的脉冲抵达后，晶体管M1被导通，开始将控制端点P的电压预充电至第一高电压电平(如图4中信号P(3)的波形)。

由于控制端点P具有高电压电平，晶体管M7与M8会被导通，使得时钟信号CK3的脉冲可传递至输出端点OUT与信号传递端点N。因此，在晶体管M7与M8被导通的期间，驱动信号OUT(3)与信号N(3)将与时钟信号CK3具有相同的相位。此外，在时钟信号CK3具有高电压电平的脉冲区间，控制端点P的电压可更近一步通过寄生电容(或额外耦接的电容)被时钟信号CK3充高到第二高电压电平，用以进一步提高晶体管M7与M8的栅极电压。较高的栅极电压有助于加快输出端点OUT与信号传递端点N的充/放电速度。

待时钟信号CK3的脉冲结束后，由于晶体管M7与M8的漏极电压恢复到低电压电平，控制端点P的电压开始由第二高电压电平被放电回第一高电压电平。接着，待正向重置信号N(6)的脉冲抵达后，晶体管M5被导通，将控制端点P耦接至具有低电压电平的定电压信号VGL，进一步将控制端点P的电压放电回低电压电平。

如上述，于正向扫描时，正向输入电路为主要控制控制端点的电压的电路，而反向输入电路可成为辅助的电路，用以辅助正向输入电路的操作。参考到图5，信号N(4)与时钟信号CK5的脉冲可分别将反向输入电路的晶体管M2与M4导通，用以辅助控制端点P的信号维持(signal holding)与放电。

图5是显示根据本发明的另一实施例所述的移位寄存器电路图。图6是显示如图5所示的移位寄存器在反向扫描时的信号波形图。在此实施例中，移位寄存器SR[X-2]代表栅极驱动电路110A中第(X-2)级的移位寄存器，其包括正向输入电路701、反向输入电路702与输出电路703，并且以NMOS晶体管M1-M10加以实现。于反向扫描时，由起始脉冲STV2起始栅极驱动电路110A的运作，并且时钟信号CK1-CK6的脉冲顺序颠倒(如图6所示)。晶体管M4首先因时钟信号CK6拉起的脉冲而导通，控制端点P耦接至正向输入信号N(X-1)。此时由于反向输入信号N(X-1)仍维持在低电压电平，因此控制端点P的电压保持在低电压电平。待反向输入信号N(X-1)的脉冲抵达后，晶体管M2被导通，开始将控制端点P的电压预充电至第一高电压电平(如图6中信号P(X-2)的波形)。

由于控制端点P具有高电压电平，晶体管M7与M8会被导通，使得时钟信号CK4的脉冲可传递至输出端点OUT与信号传递端点N。因此，在晶体管M7与M8被导通的期间，驱动信号OUT(X-2)与信号N(X-2)将与时钟信号CK4具有相同的相位。此外，于时钟信号CK4具有高电压电平的脉冲区间，控制端点P的电压可更近一步通过寄生电容(或额外耦接的电容)被时钟信号CK4充高到第二高电压电平，用以进一步提高晶体管M7与M8的栅极电压。较高的栅极电压有助于加快输出端点OUT与信号传递端点N的充/放电速度。

待时钟信号CK4的脉冲结束后，由于晶体管M7与M8的漏极电压恢复到低电压电平，控制端点P的电压开始由第二高电压电平被放电回第一高电压电平。接着，待正向重置信号N(X-5)的脉冲抵达后，晶体管M6被导通，将控制端点P耦接至具有低电压电平的定电压信号VGL，进一步将控制端点P的电压放电回低电压电平。

如上述，在反向扫描时，反向输入电路为主要控制控制端点的电压的电路，而正向输入电路可成为辅助的电路，用以辅助反向输入电路的操作。参考到图5，信号N(X-3)与时钟信号CK2的脉冲可分别将正向输入电路的晶体管M1与M3导通，用以辅助控制端点P的信号维持(signal holding)与放电。

另外，本发明第2～6图虽然例示可以正、反双向扫描的移位寄存器，但不以此为限，仅有正向(单向)扫描的移位寄存器的类型也在本发明的保护范围内。

图7为本发明的实施例中触控显示面板的一帧(frame)的示意图。由于触控显示面板101为一内嵌式触控显示面板，所以每一个帧都会包括数个显示周期与数个触控感测周期。如图所示，数个触控感测周期与数个显示周期交替地排列。更进一步说明，触控感测周期与显示周期性于一个帧(frame)内交替地排列，例如，将操作于显示周期的N级移位寄存器分成M个移位寄存器群组，且每个群组中的移位寄存器数量相等。再另一实施例中，触控感测周期与显示也可以呈非周期性交替地排列，例如，将操作于周期显示的N级移位寄存器分成M个移位寄存器群组，且每个群组中的移位寄存器数量不相等。另外，在另一实施例中，触控感测周期可以是只有一个，而显示周期于一个帧(frame)内被分成两区，而触控感测周期是安排在这两区的显示周期中，同样的，这两区的显示周期中的移位寄存器数量可以是相等或不相等。请再参考图7，在每一个显示周期中，栅极驱动电路110A内的一组移位寄存器会依序输一组栅极驱动信号，以驱动像素矩阵103中一组对应的栅极信号线，而每一触控感测周期中，感应电极进行触控感测。在某一实施例中，每一个触控感测周期在两个显示周期之间。在图7中，显示周期与触控感测周期数量都是偶数，但在另一实施方式中，也可以是显示周期数量是偶数，而触控感测周期数量是奇数，或两者相反，如此使得在一个帧结束的最后一个周期可以维持是显示周期而不会影响到原显示的效能。

图8为本发明的栅极驱动电路的另一示意图。如图所示，栅极驱动电路包括多个串接的移位寄存器，例如SR[1]、SR[2]…SR[2I+2J]，其中每个移位寄存器的电路连接方式皆与图2中所示者相同，并且其电路结构与操作方式皆如图3至图6所示，在此不在累述。需注意的是，图8中的栅极驱动电路的移位寄存器被区分成两个类型，即输出移位寄存器，例如SR[1]～SR[I]与SR[I+J+1]～SR[2I+J])，以及冗余移位寄存器(例如SR[I+1]～SR[I+J]与SR[2I+J+1]～SR[2I+2J])。输出移位寄存器的输出端点会连接至像素阵列130中对应的栅极信号线，以便依序将栅极驱动信号依序输出至像素阵列130中栅极信号线。举例而言，移位寄存器SR[1]的输出端点连接至栅极信号线GL1，移位寄存器SR[2]的输出端点连接至栅极信号线GL2，依此类推。在本发明的实施例中，移位寄存器SR[1]～SR[I]可视为一组输出移位寄存器)，而移位寄存器SR[I+J+1]～SR[2I+J]可视为下一组输出移位寄存器，依此类推。

冗余移位寄存器的输出端点不会连接至像素阵列130中的栅极信号线。举例而言，移位寄存器SR[I+1]的输出端点连接输出移位寄存器SR[I]与移位寄存器SR[I+2]，移位寄存器SR[I+2]的输出端点连接移位寄存器SR[I+1]与移位寄存器SR[I+3]，依此类推。在本发明的实施例中，移位寄存器SR[I+1]～SR[I+J]可视为一第一组冗余移位寄存器连接于相邻的移位寄存器SR[I]与SR[I+J+1]之间，而移位寄存器SR[2I+J+1]～SR[2I+2J]可视为一第二组冗余移位寄存器连接于相邻的移位寄存器SR[2I+J]与SR[2I+2J+1](未显示于图上)之间，依此类推。举例而言，栅极驱动电路可具有X组冗余移位寄存器，X、I与J为大于0的正整数。冗余移位寄存器仅用以在触控感测周期中于传递驱动信号的脉冲，使得会在触控感测周期前后输出栅极驱动信号的移位寄存器(例如：SR[I]、SR[I+J+1]、SR[2I+J])的控制端点上的波形会相同于其它输出移位寄存器(例如：SR[1]～SR[I-1]、SR[I+J+2]～SR[2I+J-1])的控制端点上的波形。

需注意的是，在此实施例中，控制芯片140在触控感测周期时，并不会暂停提供给栅极驱动电路的一组重复输出的时钟信号，例如时钟信号CK1、CK2、CK3、CK4、CK5与CK6和/或起始脉冲STV1、STV2，但不限定于此。每一组冗余移位寄存器根据对应的时钟信号(例如CK1至CK6中的一或多个)，致使两相邻的输出移位寄存器中的一个进行预充电，并致使两相邻的输出移位寄存器中的另一个进行信号维持(holding)，以便控制这两个相邻的移位寄存器的栅极驱动信号的一上升沿和/或下降沿。在本发明的实施例中，每一组冗余移位寄存器所产生的一或多个驱动信号与两相邻的输出移位寄存器的所产生的栅极驱动信号部分重叠，用以在触控感测周期中致使两相邻的输出移位寄存器中的一个进行预充电，并致使两相邻的输出移位寄存器中的另一个进行信号维持。

举例而言，在顺向扫描时，第一组冗余移位寄存器(例如SR[I+1]～SR[I+J])会致使移位寄存器SR[I]进行信号维持(holding)，并致使移位寄存器SR[I+J+1]进行预充电，以便控制移位寄存器SR[I]的栅极驱动信号的下降沿以及移位寄存器SR[I+J+1]的栅极驱动信号的上升沿。在反向扫描时，第一组冗余移位寄存器(例如SR[I+1]～SR[I+J])会致使移位寄存器SR[I+J+1]进行信号维持(holding)，并致使移位寄存器SR[I]进行预充电，以便控制移位寄存器SR[I+J+1]的栅极驱动信号的下降沿以及移位寄存器SR[I]的栅极驱动信号的上升沿。由于时钟信号CK1、CK2、CK3、CK4、CK5与CK6不会被暂停并且冗余移位寄存器又可以维持移位寄存器间驱动信号的传递，故即使在触控感测周期中所有输出移位寄存器(例如：SR[1]～SR[I]、SR[I+J+1]～SR[2I+J]…)的输出信号(即信号传递端点N所输出的驱动信号或输出端点OUT所输出的驱动信号)都会具有正常的上升沿与下降沿，不会受到触控感测周期的影响而造成显示器画面质量的下降。在此，请参考图8及图9A，以定义本发明的所谓的信号维持与预充电。所谓信号维持是由于时钟信号CK1与CK2之间的信号有重叠，在此假设触控感测周期是在时钟信号CK1结束后开始，因此在时钟信号CK1中断时，时钟信号CK2提供到冗余移位寄存器(假设是第36级移位寄存器)并输出驱动信号给第35级移位寄存器，以维持第35级移位寄存器的输出(假设是第一组移位寄存器组的最后一个移位寄存器SR[35])，在此，第35级移位寄存器输出的驱动信号与第36级移位寄存器输出的驱动信号部分重叠；而所谓预充电是由于时钟信号CK5与CK6之间的信号有重叠，因此在时钟信号CK5中断时(触控感测周期结束，触控感测周期从开始到结束经过4个时钟周期)，另一冗余移位寄存器(假设是第39级移位寄存器)并输出驱动信号给第40级移位寄存器，以维持第40级移位寄存器的输出(假设是第二组移位寄存器组的第一个移位寄存器SR[40])，在此，第39级移位寄存器输出的驱动信号与第40级移位寄存器输出的驱动信号部分重叠。另外，请再参考图8，在此补充举例说明藉由本发明的设计可以提升下降沿/上升沿改善效能的示范例，藉由测量输出移位寄存器SR[I]的输出信号的下降时间由下降沿的10％(起始时间)到90％(结束时间)，例如大约为2.7753us。而藉由测量输出移位寄存器SR[I+1]的输出信号的上升时间由上升沿的10％(起始时间)到90％(结束时间)，例如大约为2.0939us。由此可知，藉由本发明的设计可以使上升时间与下降时间不会有太大的差异，例如让输出移位寄存器SR[I]的下降时间与移位寄存器SR[I-1]的输出移位寄存器的下降时间相差0.2us以内；又例如让输出移位寄存器SR[I+J+1]的上升时间与移位寄存器SR[I+J+2]的上升时间相差0.2us以内。

在图8中，在最后一级的移位寄存器可以是输出移位寄存器也可以是冗余移位寄存器。在此要说明的是，所指的冗余移位寄存器是本发明所设计的具有触控感测功能的移位寄存器，而不是只有单纯如一般已知的栅极驱动电路在起始位置(比连接于第一条栅极信号线的移位寄存器还要前面)与结束位置(比连接于最后一条栅极信号线的移位寄存器还要后面)所设置的移位寄存器，虽然这一类的移位寄存器也不会连接到栅极信号线，这一类的移位寄存器只有以下功能：1.这一类的移位寄存器先与起始脉冲STV1或STV2连接，再藉由这一类的移位寄存器的输出连接至输出移位寄存器，避免最后的输出移位寄存器输出信号过好，造成差异性。2.若有静电效应，则这一类的移位寄存器可保护输出移位寄存器，避免面板功能受到影响。基于以上功能，这一类的移位寄存器的尺寸通常会比本发明所用到的冗余移位寄存器尺寸还大，以提升抗静电能力。

再者，冗余移位寄存器(例如SR[I+1]～SR[I+J]与SR[2I+J+1]～SR[2I+2J])的尺寸小于输出移位寄存器(例如SR[1]至SR[I]与SR[I+J+1]至SR[2I+2J])的尺寸。仔细而言，冗余移位寄存器中的晶体管的尺寸小于输出移位寄存器(例如SR[1]至SR[I]与SR[I+J+1]至SR[2I+J])中的晶体管的尺寸。在一实施例中，冗余移位寄存器(例如SR[I+1]与SR[I+J])的尺寸小于移位寄存器(例如SR[I]与SR[I+J+1])的尺寸，而冗余移位寄存器例如SR[I+2]至SR[I+J-1])的尺寸小于冗余移位寄存器(例如SR[I+1]与SR[I+J])的尺寸。在一实施例中，冗余移位寄存器(例如SR[I+1]至SR[I+J])的尺寸小于移位寄存器SR[I]与SR[I+J+1]的尺寸，但冗余移位寄存器(例如SR[I+1]至SR[I+J])可具有不同于输出移位寄存器的尺寸，更进一步来说，由于输出移位寄存器需要提供信号给栅极信号线GL，而冗余移位寄存器并不需要提供信号给栅极信号线GL。因此，冗余移位寄存器中的驱动晶体管(图7中的M7及M9)的尺寸可以设计的比输出移位寄存器中的驱动晶体管来得小，在此假设输出移位寄存器与冗余移位寄存器的数量及电路连接方式相同，但不以此为限，冗余移位寄存器的尺寸也可以与输出移位寄存器的尺寸相同，或者说，冗余移位寄存器的驱动晶体管尺寸也可以与输出移位寄存器的驱动晶体管尺寸相同。再者，J取决于一个触控感测周期中时钟信号的脉冲数量。举例而言，如图9A中所示，一个触控感测周期中具有时钟信号CK2、CK3、CK4与CK5的4个脉冲，所以此时J为4。在某些实施例中，一个触控感测周期中具有时钟信号CK1、CK2、CK3、CK4、CK5与CK6的6个脉冲，所以此时J为6。然而，J可根据不同的设计，而有不同的选择。如前所述，各级移位寄存器的信号传递端点N会输出与输出端点OUT相同的驱动信号，用以将驱动信号的脉冲依序传递于各级移位寄存器之间。因此，冗余移位寄存器所接收到的驱动信号可为输出移位寄存器的信号传递端点N所输出的驱动信号或输出端点OUT所输出的驱动信号。图9B为操作于反向扫描时触控感测周期与时钟信号的示意图，此时栅极驱动电路的操作与图9A中所示者类似，故不再累述。

图10为本发明的栅极驱动电路的另一示意图。如图所示的栅极驱动电路类似于图8中所示者，其差异在于只有一个冗余移位寄存器会设置于两组输出移位寄存器之间。此外，在本实施例中，在内嵌式触控面板的一触控感测周期时，控制芯片会暂停时钟信号CK1、CK2、CK3、CK4、CK5与CK6，而冗余移位寄存器会根据控制芯片140所提供的一特定时钟信号VX，致使两相邻的输出移位寄存器中的一个进行预充电，并致使两相邻的输出移位寄存器中的另一个进行信号维持(holding)。特定时钟信号VX并不为时钟信号CK1、CK2、CK3、CK4、CK5与CK6中的一个。

举例而言，冗余移位寄存器(例如SR[K+1])设置于一第一组输出移位寄存器(例如SR[1]至SR[K])与一第二组输出移位寄存器(例如SR[K+2]至SR[2K+1])之间，用以在一触控感测周期时，根据特定时钟信号VX致使移位寄存器SR[K+2]进行预充电，并致使移位寄存器SR[K]进行信号维持(holding)。同样地，冗余移位寄存器(例如SR[2K+2])设置于第二组输出移位寄存器与下一组输出移位寄存器(未图示)之间，用以在下一个触控感测周期时，根据特定时钟信号VX致使移位寄存器SR[2K+3](未图示)进行预充电，并致使移位寄存器SR[2K+1]进行信号维持(holding)，依此类推。

图11A为图10中的栅极驱动电路在正向扫描时的时序示意图。假设移位寄存器SR[K]的输出电路503根据时钟信号CK3由输出端点OUT与信号传递端点N输出驱动信号OUT(K)，而移位寄存器SR[K+2]的输出电路503根据时钟信号CK4由输出端点OUT与信号传递端点N输出驱动信号OUT(K+2)。由图11A可知，移位寄存器SR[K]的栅极驱动信号(即驱动信号OUT(K))上升沿的起始时间和下降沿的起始时间会与时钟信号CK3的脉冲一致，而移位寄存器SR[K+2]的栅极驱动信号(即驱动信号OUT(K+2))的上升沿的起始时间和下降沿的起始时间会与时钟信号CK4的脉冲一致。

如图11A中所示，移位寄存器SR[K]会在早于触控感测周期的时间t1至t3根据时钟信号CK3输出一致于时钟信号CK3的脉冲的驱动信号OUT(K)至栅极信号线GLK，作为栅极驱动信号。冗余移位寄存器(例如SR[K+1])则会在早于触控感测周期的时间t2时根据特定时钟信号VX输出一致于特定时钟信号VX的脉冲的驱动信号OUT(K+1)至移位寄存器SR[K]与SR[K+2]。换句话说，在早于触控感测周期的时间t2至t3，移位寄存器SR[K+2]已收到冗余移位寄存器(例如SR[K+1])的驱动信号OUT(K+1)，所以移位寄存器SR[K+2]的正向输入电路501的晶体管M1会导通用以对控制端点P的进行预充电。同样地，在时间t2至t3时，由于移位寄存器SR[K]已收到冗余移位寄存器(例如SR[K+1])的驱动信号，所以移位寄存器SR[K]的反向输入电路502的晶体管M2会导通用以对控制端点P进行信号维持。接着，在触控感测周期(即时间t3至t4)时，控制芯片140会暂停时钟信号CK1、CK2、CK3、CK4、CK5与CK6。在此，预设的暂停时钟信号的时间长度可以等于J倍的时钟信号时间(例如J＝4，则为暂停4个时钟信号时间)，也可以由设计者自行定义不等于J倍的时钟信号时间，而是任意时间。触控感测周期于时间t4结束之后，控制芯片140会恢复时钟信号CK1、CK2、CK3、CK4、CK5与CK6，使得移位寄存器SR[K+2]根据时钟信号CK4输出一致于时钟信号CK4的脉冲的驱动信号OUT(K+2)至栅极信号线GLK+1，作为栅极驱动信号。由上可知，特定时钟信号VX的一上升沿位于移位寄存器SR[K]的(与时钟信号CK3的脉冲一致)栅极驱动信号的一上升沿与一下降沿之间，而特定时钟信号VX的一下降沿位于移位寄存器SR[K+2]的(与时钟信号CK4的脉冲一致)栅极驱动信号的一上升沿与一下降沿之间。在某些实施例中，特定时钟信号VX位于高电压电平为时间t2至t5，时间t2至t3可为时钟信号CK3位于高电压电平的时间的一半，时间t3至t4为触控感测周期，时间t4至t5可为时钟信号CK3位于高电压电平的时间的一半。移位寄存器SR[K]、冗余移位寄存器(例如SR[K+1])与移位寄存器SR[K+2]在反向扫描时的动作与前述者类似，故于此不再累述。

由此可知，正向扫描/反向扫描的触控感测周期时，冗余移位寄存器(例如SR[K+1])皆会致使移位寄存器SR[K]进行信号维持(holding)/预充电，移位寄存器SR[K+2]进行预充电/信号维持，以便控制移位寄存器SR[K]与[K+2]的栅极驱动信号的下降沿和/或上升沿。因此，所有输出移位寄存器(例如：SR[1]～SR[K]、SR[K+2]～SR[2K+1]…)的输出信号(即信号传递端点N所输出的驱动信号或输出端点OUT所输出的驱动信号)都会具有正常的上升沿与下降沿，而不会造成显示器画面质量的下降。虽然在触控感测周期中时钟信号CK1、CK2、CK3、CK4、CK5与CK6会被暂停，但冗余移位寄存器根据特定时钟信号VX使得相邻的移位寄存器进行预充电/信号维持，故输出移位寄存器(例如：SR[1]～SR[K]、SR[K+2]～SR[2K+1]…)的输出信号(即栅极驱动信号)都会具有正常的上升沿与下降沿，而不会受到内嵌式触控面板的一触控感测周期的影响而造成显示器画面质量的下降。再者，相较于图8的实施例，本实施例仅需使用一个冗余移位寄存器，故可降低基板面积的需求。图11B为图10中的栅极驱动电路于反向扫描时的时序示意图，此时栅极驱动电路的操作与图11A中所示者类似，故不再累述。

图12为本发明的栅极驱动电路的另一示意图。如图所示的栅极驱动电路类似于图10中所示者，其差异在于冗余移位寄存器(例如SR[K+1]与SR[K+2])会根据控制芯片140所提供的特定时钟信号VX1与VX2，致使两相邻的输出移位寄存器中的一个进行预充电，并致使两相邻的输出移位寄存器中的另一个进行信号维持(holding)。特定时钟信号VX1与VX2并不为时钟信号CK1、CK2、CK3、CK4、CK5与CK6中的任何一个。举例而言，冗余移位寄存器(例如SR[K+1]与SR[K+2])设置于一第一组输出移位寄存器(例如SR[1]至SR[K])与一第二组输出移位寄存器(例如SR[K+3]至SR[2K+2])之间，用以在一触控感测周期时，根据特定时钟信号VX1致使移位寄存器SR[K]进行信号维持，并根据特定时钟信号VX2致使移位寄存器SR[K+3]进行预充电。同样地，冗余移位寄存器(例如SR[2K+3]与SR[2K+4])设置于第二组输出移位寄存器与下一组输出移位寄存器之间，用以在下一个触控感测周期时，根据特定时钟信号VX1致使移位寄存器SR[2K+2]进行信号维持，并根据特定时钟信号VX2致使移位寄存器SR[2K+5]进行预充电，依此类推。

图13A为图12中的栅极驱动电路在正向扫描时的时序示意图。如图13A中所示，移位寄存器SR[K]会在早于触控感测周期的时间t1至t3根据时钟信号CK3输出具一致于时钟信号CK3的脉冲的驱动信号OUT(K)至栅极信号线GLK，作为栅极驱动信号。冗余移位寄存器(例如SR[K+1])则会在早于触控感测周期的时间t2时根据特定时钟信号VX1输出具有高电压电平的驱动信号OUT(K+1)至移位寄存器SR[K]与SR[K+2]。换句话说，在时间t2至t3时，由于移位寄存器SR[K]已收到冗余移位寄存器(例如SR[K+1])的驱动信号，所以移位寄存器SR[K]的反向输入电路502的晶体管M2会导通用以对控制端点P进行信号维持。在时间t2至t5，特定时钟信号VX1都会位于高电压电平，使得冗余移位寄存器(例如SR[K+1])的驱动信号OUT(K+1)具有高电压电平。冗余移位寄存器(例如SR[K+2])亦会在时间t4至t7时，根据特定时钟信号VX2输出具有高电压电平的驱动信号OUT(K+2)至移位寄存器SR[K+3]。换句话说，在早于触控感测周期结束的时间t6，移位寄存器SR[K+3]已收到冗余移位寄存器(例如SR[K+2])的具有高电压电平的驱动信号OUT(K+2)，所以移位寄存器SR[K+3]的正向输入电路501的晶体管M1会导通用以对控制端点P的进行预充电。在本发明的实施例中，于触控感测周期(即时间t3至t6)时，控制芯片140会暂停时钟信号CK1、CK2、CK3、CK4、CK5与CK6。触控感测周期于时间t6结束之后，控制芯片140会恢复时钟信号CK1、CK2、CK3、CK4、CK5与CK6，使得移位寄存器SR[K+3]根据时钟信号CK4输出一致于时钟信号CK4的脉冲的驱动信号OUT(K+3)至栅极信号线GLK+1，作为栅极驱动信号。移位寄存器SR[K]、冗余移位寄存器(例如SR[K+1]与SR[K+2])与移位寄存器SR[K+3]在反向扫描时的动作与前述者类似，故于此不再累述。

特定时钟信号VX1的一上升沿位于移位寄存器SR[K]的(与时钟信号CK3的脉冲一致)栅极驱动信号的一上升沿与一下降沿之间，而特定时钟信号VX1的一下降沿位于触控感测周期中。再者，特定时钟信号VX2的一上升沿位于触控感测周期中，而特定时钟信号VX2的一下降沿位于移位寄存器SR[K+3]的(与时钟信号CK4的脉冲一致)栅极驱动信号的一上升沿与一下降沿之间。在某些实施例中，特定时钟信号VX1位于高电压电平的时间t2至t5可为时间t2至t7的2/3，特定时钟信号VX2位于高电压电平的时间t4至t7可为时间t2至t7的2/3，并且于时间t4至t5时，特定时钟信号VX1与VX2是相重叠的(即都为高电压电平。图13B为图12中的栅极驱动电路于反向扫描时的时序示意图，此时栅极驱动电路的操作与图13A中所示者类似，故不再累述。

本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (19)

1.一种图像显示系统，包括：

触控显示面板，包含像素矩阵的多个像素；以及

栅极驱动电路，用以产生多个栅极驱动信号，以驱动位于该触控显示面板上的所述像素，该栅极驱动电路包括：

多个串接的移位寄存器，所述移位寄存器包括：

多个输出移位寄存器用以依序输出所述栅极驱动信号至该像素矩阵的多个栅极信号线；以及

X组冗余移位寄存器，至少一组冗余移位寄存器包括J个冗余移位寄存器，并连接于两相邻的所述输出移位寄存器之间，其中该至少一组冗余移位寄存器所产生的至少一个驱动信号与该两相邻的所述输出移位寄存器的所产生的所述栅极驱动信号部分重叠；

其中该X组冗余移位寄存器并不连接至所述栅极信号线，X与J为大于0的正整数。

2.如权利要求1所述的图像显示系统，其中该X组冗余移位寄存器的任两组之间间隔I个所述输出移位寄存器，I为大于0的正整数。

3.如权利要求1所述的图像显示系统，其中所述冗余移位寄存器的尺寸小于所述输出移位寄存器的尺寸。

4.如权利要求1所述的图像显示系统，其中该每一组X组冗余移位寄存器包括：

第一冗余移位寄存器连接至该两相邻的所述输出移位寄存器其中一个；

第二冗余移位寄存器连接至该两相邻的所述输出移位寄存器其中另一个；以及

第三冗余移位寄存器与第四冗余移位寄存器，串联连接于该第一冗余移位寄存器与该第二冗余移位寄存器之间，其中该第一冗余移位寄存器与该第二冗余移位寄存器的尺寸小于或等于该两相邻的所述输出移位寄存器的尺寸，而该第三冗余移位寄存器与该第四冗余移位寄存器的尺寸小于或等于该第一冗余移位寄存器与该第二冗余移位寄存器的尺寸。

5.如权利要求1所述的图像显示系统，其中该栅极驱动电路包含于触控显示面板中，用以根据一组时钟信号，产生所述栅极驱动信号，并且触控显示面板还包括：

数据信号传送电路，用以产生多个数据信号以提供数据至该像素矩阵的所述像素；以及

控制芯片，提供该组时钟信号，用以控制所述移位寄存器的动作。

6.如权利要求5所述的图像显示系统，其中J为大于1的正整数，在该触控感测周期时，该控制芯片并不会暂停该组时钟信号。

7.如权利要求6所述的图像显示系统，其中该每一组冗余移位寄存器根据该控制芯片所提供的该组时钟信号，致使该两相邻的所述输出移位寄存器其中一个进行预充电，并致使该两相邻的所述输出移位寄存器其中另一个进行信号维持。

8.如权利要求6所述的图像显示系统，其中J取决于该触控感测周期中该组时钟信号的脉冲数量。

9.如权利要求5所述的图像显示系统，其中J为大于1的正整数，并且在该触控感测周期时，该控制芯片会将该组时钟信号暂停一预设暂停时间。

10.如权利要求9所述的图像显示系统，其中所述冗余移位寄存器的每一个根据该控制芯片所提供的一或多个特定时钟信号，致使该两相邻的所述输出移位寄存器其中一个进行预充电，并致使该两相邻的所述输出移位寄存器其中另一个进行信号维持，该特定时钟信号不为该组时钟信号中的一个。

11.如权利要求9所述的图像显示系统，其中该特定时钟信号的上升沿位于该两相邻的所述输出移位寄存器其中一个的该栅极驱动信号的上升沿与下降沿之间，而该特定时钟信号的下降沿位于该两相邻的所述输出移位寄存器其中另一个的该栅极驱动信号的上升沿与下降沿之间。

12.一种栅极驱动电路，用以根据一组时钟信号产生多个栅极驱动信号，以驱动位于触控显示面板上的像素矩阵的多个像素，该栅极驱动电路包括：

多个串接的移位寄存器，所述移位寄存器包括：

多个输出移位寄存器用以依序输出所述栅极驱动信号至该像素矩阵的多个栅极信号线；以及

X组冗余移位寄存器，至少一组冗余移位寄存器包括J个冗余移位寄存器，并连接于两相邻的所述输出移位寄存器之间，其中该至少一组冗余移位寄存器所产生的至少一个驱动信号与该两相邻的所述输出移位寄存器的所产生的所述栅极驱动信号部分重叠；

其中该X组冗余移位寄存器并不连接至所述栅极信号线，X与J为大于0的正整数。

13.如权利要求12所述的栅极驱动电路，其中所述冗余移位寄存器的尺寸小于所述输出移位寄存器的尺寸。

14.如权利要求12所述的栅极驱动电路，其中该每一组X组冗余移位寄存器包括：

第一冗余移位寄存器连接至该两相邻的所述输出移位寄存器其中一个；

第二冗余移位寄存器连接至该两相邻的所述输出移位寄存器其中另一个；以及

第三冗余移位寄存器与第四冗余移位寄存器，串联连接于该第一冗余移位寄存器与该第二冗余移位寄存器之间，其中该第一冗余移位寄存器与该第二冗余移位寄存器的尺寸小于或等于该两相邻的所述输出移位寄存器的尺寸，而该第三冗余移位寄存器与该第四冗余移位寄存器的尺寸小于或等于该第一冗余移位寄存器与该第二冗余移位寄存器的尺寸。

15.如权利要求12所述的栅极驱动电路，其中J为大于1的正整数，在该触控显示面板的该触控感测周期时，该触控显示面板的控制芯片并不会暂停该组时钟信号，其中J取决于该触控感测周期中该组时钟信号的脉冲数量。

16.如权利要求15所述的栅极驱动电路，其中该每一组冗余移位寄存器根据该组时钟信号，致使该两相邻的所述输出移位寄存器其中的一个进行预充电，并致使该两相邻的所述输出移位寄存器其中另一个进行信号维持。

17.如权利要求12所述的栅极驱动电路，其中J为大于1的正整数，并且在该该触控感测周期时，该触控显示面板的控制芯片会将该组时钟信号暂停一预设暂停时间。

18.如权利要求17所述的栅极驱动电路，其中所述冗余移位寄存器的每一个根据该控制芯片所提供的特定时钟信号，致使该两相邻的所述输出移位寄存器其中的一个进行预充电，并致使该两相邻的所述输出移位寄存器其中的另一个进行信号维持，该特定时钟信号不为该组时钟信号中的一个。

19.如权利要求17所述的栅极驱动电路，其中该特定时钟信号的上升沿位于该两相邻的所述输出移位寄存器其中一个的该栅极驱动信号的上升沿与下降沿之间，而该特定时钟信号的下降沿位于该两相邻的所述输出移位寄存器其中另一个的该栅极驱动信号的上升沿与下降沿之间。