CN106326616A - 电子构件的应力估算方法 - Google Patents

电子构件的应力估算方法 Download PDF

Info

Publication number
CN106326616A
CN106326616A CN201510356926.9A CN201510356926A CN106326616A CN 106326616 A CN106326616 A CN 106326616A CN 201510356926 A CN201510356926 A CN 201510356926A CN 106326616 A CN106326616 A CN 106326616A
Authority
CN
China
Prior art keywords
conductive projection
conductive
test condition
projection
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510356926.9A
Other languages
English (en)
Other versions
CN106326616B (zh
Inventor
陈健章
卢鸿兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510356926.9A priority Critical patent/CN106326616B/zh
Priority to US14/988,747 priority patent/US10317296B2/en
Publication of CN106326616A publication Critical patent/CN106326616A/zh
Application granted granted Critical
Publication of CN106326616B publication Critical patent/CN106326616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/005Measuring force or stress, in general by electrical means and not provided for in G01L1/06 - G01L1/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00Investigating or analyzing materials by the use of thermal means
    • G01N25/16Investigating or analyzing materials by the use of thermal means by investigating thermal coefficient of expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

本发明提供一种电子构件的应力估算方法,包括:提供电子构件,包括第一元件、第二元件及多个导电凸块,各导电凸块具有两表面,两表面分别连接第一及第二元件,相邻的两导电凸块之间具有间距,这些导电凸块包括第一导电凸块及多个第二导电凸块。计算第一导电凸块在测试条件参数下的应力值。依据第一计算公式计算各第二导电凸块在测试条件参数下的应力值,第一计算公式为σ2为各第二导电凸块的应力值,L为各第二导电凸块与第一导电凸块之间的直线距离,D为这些导电凸块的这些间距的平均值,r为各表面的半径,σ1为第一导电凸块的应力值。本发明可快速地预估电子构件的导电凸块的扩散应力。

Description

电子构件的应力估算方法
技术领域
本发明是有关于一种电子构件的应力估算方法,且特别是有关于一种电子构件的扩散(propagating)应力估算方法。
背景技术
在半导体封装过程中,芯片通常是配置在基板上,且多以导电凸块(如锡球)作为芯片与基板的接合介质。导电凸块的接合方式虽然成本低且容易制作,但接合界面的热膨胀系数不同,系统操作时温度或电压反复变化造成的疲劳效应,是形成芯片接合点破坏的主因。疲劳破坏可以分为机械式疲劳破坏或热疲劳破坏。机械式疲劳破坏是因不断的形变与动作,造成机械强度的降低。热疲劳破坏则是因为两界面之间的热膨胀系数匹配不佳,造成高温及低温时产生微小形变而互相拉扯,长期影响下容易产生界面剥离的现象。如此一来,芯片和其下的基板都会受损,进而导致芯片封装结构的效能及可靠度的降低。
承上,目前大多是利用有限元素模拟的方式来估算半导体封装中导电凸块在特定温度或电压变化条件下所产生的应力,进而预估导电凸块的寿命,然而有限元素模拟的计算过程复杂而会耗费大量运算时间。因此,如何快速地预估半导体封装中导电凸块的应力及寿命为所属技术领域中的重要议题。
发明内容
本发明提供一种电子构件的应力估算方法,可快速地预估电子构件的导电凸块的扩散应力。
本发明的电子构件的应力估算方法包括以下步骤。提供电子构件,包括第一元件、第二元件及多个导电凸块,其中各导电凸块具有相对的两表面,两表面分别连接第一元件及第二元件,各导电凸块与相邻的另一导电凸块之间具有间距,这些导电凸块包括第一导电凸块及多个第二导电凸块。计算第一导电凸块在测试条件参数下的应力值。依据第一计算公式计算各第二导电凸块在测试条件参数下的应力值,其中第一计算公式为σ2为各第二导电凸块的应力值,L为各第二导电凸块与第一导电凸块之间的直线距离,D为这些导电凸块的这些间距的平均值,r为各表面的半径,σ1为第一导电凸块的应力值。
基于上述,在本发明的应力估算方法中,第一计算公式的估算概念在于,导电凸块所受应力会以第一导电凸块为中心逐渐向周围的这些第二导电凸块扩散累积,故距离第一导电凸块越远的第二导电凸块,其累积的扩散应力越大。依此概念,本发明先依据所设定的测试条件参数计算出电子构件中单一导电凸块(即所述第一导电凸块)的应力值σ1,然后将此应力值σ1代入上列第一计算公式就可推算出其他各导电凸块(即所述第二导电凸块)相关于此测试条件参数的应力值σ2。由此,不需利用计算过程复杂而会耗费大量运算时间的有限元素模拟,就能够快速计算出所有导电凸块的应力值而有效率地估算电子构件的寿命。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的电子构件的俯视图;
图2是图1的电子构件沿I-I线的剖面图;
图3是本发明一实施例的电子构件的应力估算方法流程图;
图4示出图3的测试条件;
图5示出图1的第二导电凸块的潜变应变率随时间变化;
图6是本发明另一实施例的电子构件的局部剖面图。
附图标记说明:
100、100’:电子构件;
110:第一元件;
110a、120a:周缘;
120:第二元件;
130:导电凸块;
132:第一导电凸块;
134:第二导电凸块;
140:封装胶体;
D:间距;
h:距离;
LT:寿命;
r:半径;
S:表面;
S602~S606:步骤。
具体实施方式
请参考图1至图3,本实施例的电子构件的应力估算方法步骤如下。首先,提供如图1及图2所示的电子构件100,电子构件100包括第一元件110、第二元件120及多个导电凸块130,各导电凸块130具有相对的两表面S,两表面S分别连接并接触第一元件110及第二元件120,各表面的半径为r。各导电凸块130与相邻的另一导电凸块130之间具有间距,这些导电凸块130的这些间距的平均值为D(步骤S602)。
本实施例中,电子构件100例如是半导体结构,第一元件110及第二元件120例如是半导体结构中的基板及芯片。然而本发明不以此为限。此外,本实施例中,这些导电凸块130例如是等距地排列而使这些导电凸块130的这些间距值皆为D。然而本发明不以此为限,在其他实施例中,这些导电凸块130可为不规则排列而具有各种不同大小间距,且这些间距的平均值为D。
为便于说明本实施例的应力估算方法,将上述导电凸块130区分为中央的第一导电凸块132及围绕第一导电凸块132的多个第二导电凸块134。亦即,导电凸块130包括第一导电凸块132及多个第二导电凸块134;第一导电凸块132例如是位于电子构件100的几何中心的导电凸块,第二导电凸块134分布于第一导电凸块132与电子构件100的周缘之间,所述周缘例如是第一元件110的周缘110a或第二元件120的周缘120a。
接着,计算第一导电凸块132相关于测试条件参数的应力值σ1(步骤S604),所述测试条件参数例如是依据对电子构件100施加温度循环变化、电压循环变化或其他种类测试条件所订定的参数,本发明不对此加以限制。亦即,本实施例的测试条件参数可为温度变化量、电压变化量或其他测试条件值的变化量。然后,基于所计算出的第一导电凸块132的应力值σ1,依据第一计算公式计算各第二导电凸块134相关于所述测试条件参数的应力值σ2,其中第一计算公式为σ2如上所述为各第二导电凸块134的应力值,L如上所述为各第二导电凸块134与第一导电凸块132之间的直线距离,D如上所述为这些导电凸块130的所述间距的平均值,r如上所述为各表面S的半径,σ1如上所述为第一导电凸块132的应力值(步骤S606)。
第一计算公式的估算概念在于,导电凸块130所受应力会以第一导电凸块132为中心逐渐向周围的这些第二导电凸块134扩散累积,故距离第一导电凸块132越远的第二导电凸块134,其累积的扩散应力越大。依此概念,本实施例先依据所设定的测试条件参数计算出电子构件100中单一导电凸块130(即第一导电凸块132)的应力值σ1,然后将此应力值σ1代入上列第一计算公式就可推算出其他各导电凸块130(即第二导电凸块134)相关于此测试条件参数的应力值σ2。由此,不需利用计算过程复杂而会耗费大量运算时间的有限元素模拟,就能够快速计算出所有导电凸块130的应力值而有效率地估算电子构件100的寿命。
在图3所示的步骤S604中,例如是依据第二计算公式计算第一导电凸块132相关于所述测试条件参数的应力值σ1,其中第二计算公式为Esolder为各导电凸块130的杨氏模量,为各导电凸块130的泊松比,Δα为第一元件110的热膨胀系数与第二元件120的热膨胀系数的差值,h为第一元件110与第二元件120之间的距离。此外,ΔT为依据对电子构件100施加温度循环变化、电压循环变化或其他种类测试条件所订定的测试条件参数,以下通过图4对此举例说明。
如图4所示,本实施例的测试条件为对电子构件100施加温度循环变化,而所述ΔT为依此温度循环变化所订定的参数。此温度循环变化变化的周期例如是60分钟,且其最高温度及最低温度例如分别是摄氏125度及摄氏-40度。在其他实施例中,温度循环变化可设定为其他适当周期、其他适当温度变化量与温度值,本发明不对此加以限制。此外,测试条件也可改为对电子构件100施加电压循环变化或其他种类测试条件,并据以订定测试条件参数,本发明不对此加以限制。
以下详细说明图3所示步骤S606中第一计算公式的估算概念。为了便于说明,将图1的X轴与Y轴相交处的第一导电凸块132的坐标位置及应力值σ1分别定义为(0,0)及σ(0,0),X轴与Y轴所形成的二维坐标中的各第二导电凸块134的坐标位置及应力值σ2分别定义为(i,j)及σ(i,j),其中X轴上的各第二导电凸块134的应力值σ2为σ(i,0),Y轴上的各第二导电凸块134的应力值σ2为σ(0,j)。i的绝对值或j的绝对值越大代表对应的第二导电凸块134距离第一导电凸块132越远。承上,由于导电凸块130所受应力会以第一导电凸块132为中心逐渐向周围的这些第二导电凸块134扩散累积,使距离第一导电凸块132最远的第二导电凸块134累积越大应力,故可依此扩散概念将σ(i,0)近似为N1σ(0,0),将σ(0,j)近似为N2σ(0,0),σ(i,j)的几何关系为其中N1及N2分别等于Δx等于X轴上的对应的第二导电凸块134至第一导电凸块132的距离,而Δy等于Y轴上的对应的第二导电凸块134至第一导电凸块132的距离。依上述近似方式进行算式推导,可得到计算公式其等同于图3所示步骤S606中的第一计算公式 σ 2 = L D - 2 r σ 1 .
在本实施例中,还依据各第二导电凸块134的应力值σ2估算各第二导电凸块134的寿命,具体方式如下。基于各第二导电凸块134的应力值σ2,依据第三计算公式计算各第二导电凸块的潜变应变率,其中第三计算公式为ε为各第二导电凸块的潜变应变率, ϵ · t o t a 1 = D L 0 d 2 ( e - Q N H k T ( t ) + D G 0 δ D L 0 d e - Q C k T ( t ) ) exp ( - Q f k T ( t ) ) sinh ( δ 2 Ω k T ( t ) ) , δ ϵ · t r a s n = 1 η { ϵ · ( t ′ + η P ) - ϵ · ( t ′ ) } , DL0为晶格扩散常数,d为晶粒直径,QNH为纳贝-西林形式的空穴迁移化学能,DG0为晶界扩散常数,δ为等效晶界宽度,QC为科布尔形式的空穴迁移化学能,Qf为空穴形成化学能,k为波兹曼常数,Ω为原子体积,P为测试条件周期数,η为测试条件周期百分比参数,T(t)及测试条件函数。其中,T(t)及例如是对应于图4所示测试条件的函数,图4的温度循环函数的单一周期为60分钟并区分为四个15分钟的单一温度条件区段,亦即,单一温度条件区段的时间长度为单一周期时间长度的0.25倍,而所述测试条件周期百分比参数η则依此定义为0.25。
图5示出图1的第二导电凸块的潜变应变率随时间变化。依上述第三计算公式可计算出各第二导电凸块134在各时间点的潜变应变率ε,其例如为图5所示,并可据以判断各第二导电凸块134的寿命。举例来说,第二导电凸块134的潜变应变率ε上升至50%即视为失效,故可将其寿命预估为对应的LT。
下列为依据上述方式所预估的导电凸块寿命与实际实验结果的比较表,其中例如是以Esolder等于22Gpa、等于0.35、D等于1毫米、h等于0.12毫米、Δα等于17.6ppm/℃配合图4所示测试条件进行预估以及实验,并以图1中的位于坐标(2,2)、(4,3)、(6,5)的第二导电凸块134的预估及实验结果进行比较。
坐标 预估寿命值(小时) 实验寿命值(小时)
(2,2) 438 450
(4,3) 206 200
(6,5) 93 95
由上列比较表可看出,经由本实施例上述方式所预估的导电凸块的寿命,其与实际实验结果差异不大且合乎预期。
图6是本发明另一实施例的电子构件的局部剖面图。图6所示电子构件100’与图2所示电子构件100的差异在于,电子构件100’还包括封装胶体140,封装胶体140配置于第一元件110与第二元件120之间且覆盖这些导电凸块130。基于此配置上的差异,则以第四计算公式取代所述第一计算公式来计算各第二导电凸块134相关于所述测试条件参数的应力值σ2,其中第四计算公式为 σ 2 = L D - 2 r ( σ 1 - ( E s o l d e r α s o l d e r + E u n d e r f i l l α u n d e r f i l l ) Δ T ) , Eunderfill为封装胶体的杨氏模量,αunderfill为封装胶体的热膨胀系数,而D、r、L、Esolder、αsolder、ΔT的定义如前述。
综上所述,在本发明的应力估算方法中,第一计算公式的估算概念在于,导电凸块所受应力会以第一导电凸块为中心逐渐向周围的这些第二导电凸块扩散累积,故距离第一导电凸块越远的第二导电凸块,其累积的扩散应力越大。依此概念,本发明先依据所设定的测试条件参数计算出电子构件中单一导电凸块(即所述第一导电凸块)的应力值σ1,然后将此应力值σ1代入上列第一计算公式就可推算出其他各导电凸块(即所述第二导电凸块)相关于此测试条件参数的应力值σ2。由此,不需利用计算过程复杂而会耗费大量运算时间的有限元素模拟,就能够快速计算出所有导电凸块的应力值而有效率地估算电子构件的寿命。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种电子构件的应力估算方法,其特征在于,包括:
提供电子构件,包括第一元件、第二元件及多个导电凸块,其中各所述导电凸块具有相对的两表面,所述两表面分别连接所述第一元件及所述第二元件,各所述导电凸块与相邻的另一所述导电凸块之间具有间距,该些导电凸块包括第一导电凸块及多个第二导电凸块;
计算所述第一导电凸块相关于测试条件参数的应力值;以及
依据第一计算公式计算各所述第二导电凸块相关于所述测试条件参数的应力值,其中所述第一计算公式为σ2为各所述第二导电凸块的应力值,L为各所述第二导电凸块与所述第一导电凸块之间的直线距离,D为该些导电凸块的该些间距的平均值,r为各所述表面的半径,σ1为所述第一导电凸块的应力值。
2.根据权利要求1所述的估算方法,其特征在于,所述第一导电凸块位于所述电子构件的几何中心。
3.根据权利要求1所述的估算方法,其特征在于,所述测试条件参数为温度变化量或电压变化量。
4.根据权利要求1所述的估算方法,其特征在于,计算所述第一导电凸块相关于所述测试条件参数的应力值的步骤包括:
依据第二计算公式计算所述第一导电凸块相关于所述测试条件参数的应力值,其中所述第二计算公式为Esolder为各所述导电凸块的杨氏模量,为各所述导电凸块的泊松比,Δα为所述第一元件的热膨胀系数与所述第二元件的热膨胀系数的差值,h为所述第一元件与所述第二元件之间的距离,ΔT为所述测试条件参数。
5.根据权利要求1所述的估算方法,其特征在于,还包括:
依据各所述第二导电凸块的应力值估算各所述第二导电凸块的寿命。
6.根据权利要求5所述的估算方法,其特征在于,依据各所述第二导电凸块的应力值估算各所述第二导电凸块的寿命的步骤包括:
依据第三计算公式计算各所述第二导电凸块的潜变应变率,其中所述第三计算公式为ε为各所述第二导电凸块的潜变应变率, ϵ · t o t a l = D L 0 d 2 ( e - Q N H k T ( t ) + D G 0 δ D L 0 d e - Q C k T ( t ) ) exp ( - Q f k T ( t ) ) sinh ( δ 2 Ω k T ( t ) ) , δ ϵ · t r a s n = 1 η { ϵ · ( t ′ + η P ) - ϵ · ( t ′ ) } , DL0为晶格扩散常数,d为晶粒直径,QNH为纳贝-西林形式的空穴迁移化学能,DG0为晶界扩散常数,δ为等效晶界宽度,QC为科布尔形式的空穴迁移化学能,Qf为空穴形成化学能,k为波兹曼常数,Ω为原子体积,P为测试条件周期数,η为测试条件周期百分比参数,T(t)及为测试条件函数;以及
依据各所述第二导电凸块的潜变应变率判断各所述第二导电凸块的寿命。
7.根据权利要求1所述的估算方法,其特征在于,若所述电子构件还包括封装胶体,所述封装胶体配置于所述第一元件与所述第二元件之间且覆盖所述些导电凸块,则以第四计算公式取代所述第一计算公式来计算各所述第二导电凸块相关于所述测试条件参数的应力值,其中所述第四计算公式为 σ 2 = L D - 2 r ( σ 1 - ( E s o 1 d e r α s o 1 d e r + E u n d e r f i l l α u n d e r f i l l ) Δ T ) , Esolder为各所述导电凸块的杨氏模量,αsolder为各所述导电凸块的热膨胀系数,Eunderfill为所述封装胶体的杨氏模量,αunderfill为所述封装胶体的热膨胀系数,ΔT为所述测试条件参数。
CN201510356926.9A 2015-06-25 2015-06-25 电子构件的应力估算方法 Active CN106326616B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510356926.9A CN106326616B (zh) 2015-06-25 2015-06-25 电子构件的应力估算方法
US14/988,747 US10317296B2 (en) 2015-06-25 2016-01-06 Method for estimating stress of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510356926.9A CN106326616B (zh) 2015-06-25 2015-06-25 电子构件的应力估算方法

Publications (2)

Publication Number Publication Date
CN106326616A true CN106326616A (zh) 2017-01-11
CN106326616B CN106326616B (zh) 2019-01-15

Family

ID=57601236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510356926.9A Active CN106326616B (zh) 2015-06-25 2015-06-25 电子构件的应力估算方法

Country Status (2)

Country Link
US (1) US10317296B2 (zh)
CN (1) CN106326616B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060088A (zh) * 2006-04-20 2007-10-24 台湾积体电路制造股份有限公司 半导体封装结构及其制造方法
CN101739490A (zh) * 2008-11-26 2010-06-16 利弗莫尔软件技术公司 有限元分析中点焊焊点故障的确定方法和系统
CN102281715A (zh) * 2010-06-10 2011-12-14 富士通株式会社 板加强结构、板组件、以及电子装置
US20130295697A1 (en) * 2012-05-03 2013-11-07 Deny Hanan Tj TEMPERATURE CALIBRATION, MEASUREMENT AND CONTROL OF SEMICONDUCTOR DEVICES
CN103778292A (zh) * 2014-01-23 2014-05-07 北京航空航天大学 一种热振联合载荷下bga焊点疲劳寿命预测方法
CN103810364A (zh) * 2012-11-09 2014-05-21 中兴通讯股份有限公司 一种叠层封装再流焊工艺的可靠性预测方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245583B1 (en) * 1998-05-06 2001-06-12 Texas Instruments Incorporated Low stress method and apparatus of underfilling flip-chip electronic devices
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6678055B2 (en) 2001-11-26 2004-01-13 Tevet Process Control Technologies Ltd. Method and apparatus for measuring stress in semiconductor wafers
US7190082B2 (en) * 2003-03-24 2007-03-13 Lsi Logic Corporation Low stress flip-chip package for low-K silicon technology
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
US7176555B1 (en) * 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
US7471381B2 (en) 2006-05-23 2008-12-30 Agency For Science, Technology And Research Method and apparatus for bump inspection
US7648847B2 (en) 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080099890A1 (en) * 2006-10-30 2008-05-01 Powertech Technology Inc. Ball grid array package structure
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5067584B2 (ja) 2009-03-02 2012-11-07 オムロン株式会社 半導体センサ及びその製造方法
JP4700130B1 (ja) 2010-02-01 2011-06-15 富士フイルム株式会社 絶縁性金属基板および半導体装置
JP2013058657A (ja) 2011-09-09 2013-03-28 Renesas Electronics Corp 電子装置の寿命予測方法およびそれを用いた電子装置の設計方法
US8791008B2 (en) * 2012-03-21 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief
JP5890795B2 (ja) 2013-03-18 2016-03-22 日本碍子株式会社 半導体製造装置用部材
JP6128593B2 (ja) 2013-05-27 2017-05-17 富士フイルム株式会社 有機光電変換素子および撮像素子
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060088A (zh) * 2006-04-20 2007-10-24 台湾积体电路制造股份有限公司 半导体封装结构及其制造方法
CN101739490A (zh) * 2008-11-26 2010-06-16 利弗莫尔软件技术公司 有限元分析中点焊焊点故障的确定方法和系统
CN102281715A (zh) * 2010-06-10 2011-12-14 富士通株式会社 板加强结构、板组件、以及电子装置
US20130295697A1 (en) * 2012-05-03 2013-11-07 Deny Hanan Tj TEMPERATURE CALIBRATION, MEASUREMENT AND CONTROL OF SEMICONDUCTOR DEVICES
CN103810364A (zh) * 2012-11-09 2014-05-21 中兴通讯股份有限公司 一种叠层封装再流焊工艺的可靠性预测方法及装置
CN103778292A (zh) * 2014-01-23 2014-05-07 北京航空航天大学 一种热振联合载荷下bga焊点疲劳寿命预测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GAO QI,ET AL.: "Study of the thermal field and thermal stress field of typical BGA packaging by numerical simulation", 《INTERNATIONAL CONFERENCE ON ELECTRONIC PACKAGING TECHNOLOGY》 *
田艳红,等.: "残余应力对混合组装BGA热循环可靠性影响", 《机械工程学报》 *

Also Published As

Publication number Publication date
US20160379905A1 (en) 2016-12-29
US10317296B2 (en) 2019-06-11
CN106326616B (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US8056027B2 (en) Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis
CN103713096A (zh) 识别气态分子污染源的方法
CN110298126A (zh) 一种基于失效物理的多元Copula功率器件可靠性评价方法
JP5686392B2 (ja) シリコンドーピング操作を利用した新しい埋め込み型3d応力および温度センサ
Zhai et al. Board level solder reliability versus ramp rate and dwell time during temperature cycling
CN105174203B (zh) 基于mems的传感器的制作方法
CN106326616A (zh) 电子构件的应力估算方法
CN103474381B (zh) 利用温度差异监测晶片在高温腔体的位置偏差的方法
CN103226023A (zh) 一种电子测试系统工作状态的实时监测方法及设备
Yang et al. Parametric study on flip chip package with lead-free solder joints by using the probabilistic designing approach
TWI625634B (zh) 電子構件的應力估算方法
CN115587431A (zh) 面向界面接触压力的smt封装可靠性优化方法
CN103715167A (zh) 半导体装置、估计寿命的设备和估计寿命的方法
Park et al. Optimal design of PZT-based piezoelectric energy harvesting module for availability
CN104835803A (zh) 集成电路板、集成电路金属层的测试装置及方法
US9568405B2 (en) Method, apparatus, and structure for determining interposer thickness
CN105439074A (zh) 空腔薄膜及其制造方法
Cheng et al. Interval optimal design of 3-D TSV stacked chips package reliability by using the genetic algorithm method
Chen et al. Improved meshing strategy for finite element modeling of PBGA thermal cycling
Ackstaller et al. A Finite Element Study on Acceleration of Reliability Testing for Solder Interconnects
Hu et al. Investigation on thermal contact resistance between indium and cap in packaging
CN109558671A (zh) 一种模拟倒装芯片底部填充工艺过程中边缘效应的方法
Nyarko et al. Crystalline Silicon (c-Si) Solar Cell Interconnect Damage Prediction Function Based on Effect of Temperature Ramps and Dwells on Creep Damage under Field Thermal Cycling, Crystals 2021, 11 (6), 633
Fukunaga et al. Reliable design of SiC MOSFET power modules: experimental characterization for aging prediction
Jiang et al. Finite element simulation of the size effect on thermal fatigue behavior of solder bump joints in TSV structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant