CN106301346A - 具有稳定输入翻转电平的接收器控制方法 - Google Patents

具有稳定输入翻转电平的接收器控制方法 Download PDF

Info

Publication number
CN106301346A
CN106301346A CN201610644859.5A CN201610644859A CN106301346A CN 106301346 A CN106301346 A CN 106301346A CN 201610644859 A CN201610644859 A CN 201610644859A CN 106301346 A CN106301346 A CN 106301346A
Authority
CN
China
Prior art keywords
phase inverter
signal
input
amplifier
trigging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610644859.5A
Other languages
English (en)
Other versions
CN106301346B (zh
Inventor
李大刚
刁小芃
张克林
林立爽
黄俊杰
刘范宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co.,Ltd.
Original Assignee
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201610644859.5A priority Critical patent/CN106301346B/zh
Publication of CN106301346A publication Critical patent/CN106301346A/zh
Application granted granted Critical
Publication of CN106301346B publication Critical patent/CN106301346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

具有稳定输入翻转电平的接收器控制方法，涉及集成电路技术，本发明包括下述步骤：在接收器中主反相器的翻转电平控制点施加一个校正电平信号，所述校正电平信号为一个与主反相器结构和参数相同的从反相器与一个运放构成的闭环控制电路的输出信号，该输出信号为运放的输出信号；所述闭环控制电路中，从反相器的翻转电平控制点在从反相器中的位置与主反相器的翻转电平作用点在主反相器中的位置等同，从反相器通过其翻转电平作用点与运放的输出端连接，从反相器的输出端接运放的正性输入端，从反相器的输入端连接一个参考电压VREF；运放的负性输入端接第二参考电平。本发明通过负反馈控制环路使得输入翻转电平稳定，不受电源电压和温度的影响。

Description

具有稳定输入翻转电平的接收器控制方法
技术领域
本发明涉及集成电路技术。
背景技术
数字电路输入端口的翻转电平往往在芯片设计中不太被重视，但在长距离信号传输、环境温度变化、电源电压变化、宽电压范围接收器等应用环境中，翻转电平值的稳定性成为了电路系统中举足轻重的电学性能，其较大的漂移会导致数据传输误码甚至接收器无法正常工作。故需要针对输入端口进行特定的优化设计，以提高接收器的环境温度、电源电压抑制能力与工作稳定性，以使接收器能在各种应用环境中正常工作。
以VCC＝5V的TTL/CMOS信号接收器为例，由于大部分接收系统规定其输入判别电平为：VIL(输入判定为低的电平)≤0.8V,VIH(输入判定为高的电平)≥2.4V，故其输入翻转电平通常在1.4V～1.8V范围内，如图1虚线框内所示，通常的接收器输入端口为经典的CMOS反相器结构，该结构仅能通过调整NMOS与PMOS的宽长比来改变输入判别电平值，故该结构几乎没有对温度和电源电压变化的抑制能力。
以输出中间电平VCC/2＝2.5V为例，借助辅助运放构成输出到输入的反馈环路，使反相器输出电平恒为VCC/2，在源电压VCC恰好等于5V，室温27℃环境下，通过调整MOS管宽长比，将图1中反相器的输入电平设置为1.6V，该值即为此条件下的输入翻转电平，改变环境变量(电源值与温度值)，观测输入电平的变化。图2显示对输入电平进行温度扫描，在‐55℃～125℃范围内，输入电平变化幅度约100mV。以同样的仿真方法对源电压值进行扫描，图3显示在4～6V范围内，输入电平变化幅度超过400mV。
由前述对现有技术CMOS反相器型的接收器输入端口分析可知，在电源电压与温度变化范围较大的应用环境下，接收器输入翻转电平漂移较大，在一定情况下易逼近VIL或VIH，使得接收器对高低电平的判别出现错误，另一方面也大幅度降低了接收器抗噪能力，在长距离传输应用下容易出现数据误码的情况。
发明内容
本发明所要解决的技术问题是，提出了一种接收器控制方法，在以较小的功耗和芯片面积为代价下，使输入翻转电平不随源电压、环境温度的变化而变化。
本发明解决所述技术问题采用的技术方案是，具有稳定输入翻转电平的接收器控制方法，其特征在于，包括下述步骤：
在接收器中主反相器的翻转电平控制点施加一个校正电平信号，所述校正电平信号为一个与主反相器结构和参数相同的从反相器与一个运放构成的闭环控制电路的输出信号，该输出信号为运放的输出信号；
所述闭环控制电路中，从反相器的翻转电平作用点在从反相器中的位置与主反相器的翻转电平作用点在主反相器中的位置等同，从反相器通过其翻转电平作用点与运放的输出端连接，从反相器的输出端接运放的正性输入端，从反相器的输入端连接一个参考电压VREF；运放的负性输入端接第二参考电平。
进一步的，主反相器由一个NMOS管和一个PMOS管串联构成，所述主反相器的翻转电平控制点为主反相器的PMOS管的源极。
本发明的有益效果是，在增添少量芯片面积及功耗的条件下，通过负反馈控制环路使得输入翻转电平稳定，不受电源电压和温度的影响。
附图说明
图1是现有技术的信号接收器电路图。
图2是现有技术接收器输入电平与温度关系曲线图。
图3是现有技术接收器输入电平与源电压关系曲线图。
图4是实施例1的电路图。
图5是VREF产生电路图。
图6是VREF电压与温度关系曲线图。
图7为实施例1的接收器的输入电平与温度关系曲线图。
图8为实施例1的接收器的输入电平与源电压关系曲线图。
图9是实施例2的电路图。
图10是实施例3的电路图。
具体实施方式
本发明为主反相器添加一个与其完全镜像的从反相器，连接该主从反相器中某一个可影响翻转电平的共同参考点(例如PMOS衬底电位，反相器负载电流控制节点，反相器电源等)，并接到运放的输出节点，同时将从反相器输出节点接到运放正向输入端，VCC/2参考电压接到运放负向输入端，VREF参考电压接到反相器输入节点。上述方法所构成的负反馈环路，使得在VREF参考电压输入下，从反相器的输出等于VCC/2。由于主、从反相器的尺寸、源电压等各电参数相等，故主反相器的输入翻转电平与VREF参考电压相等。
本发明提供一种具有稳定输入翻转电平的接收器控制方法，包括下述步骤：
在接收器中主反相器的参考点施加一个校正电平信号，所述校正电平信号为一个与主反相器结构和参数相同的从反相器与一个运放构成的闭环控制电路的输出信号，所述从反相器的输入端连接一个参考电压VREF。
所述从反相器的输出端连接运放的正性输入端，运放的负性输入端接一个电压源。
本发明可以通过三种类型的负反馈控制环路实现：一是通过控制反相器中PMOS的衬底电位；二是通过控制反相器的负载电流；三是通过控制反相器的电源电压。
实施例1：
参见图4。本实施例利用MOS管源‐衬反偏电压值影响MOS开启阈值这一效应，配合运算放大器OP1对图4中的MP2管的阈值电压进行调整，进而对接收器输入翻转电平的漂移进行补偿，使得翻转电平在不同源电压及温度条件下保持恒定。
本实施例中，主反相器中连接高电平的MOS管MP2的衬底和从反相器中连接高电平的MOS管MP1的衬底作为主从反相器的共同参考点连接到运放输出，从反相器的输出节点即MP1和MN1的漏极连接到运放的正性输入，参考电压VCC/2连接到运放的负性输入，VREF参考电压接到反相器输入节点。
图4的具体工作原理为，两个MOS管MP1、MN1构成的从反相器与同样由两个MOS管MP2、MN2构成的主反相器尺寸完全相同，从反相器与运放OP1构成负反馈闭环对从反相器中的MOS管MP1的衬底电压VBP1进行控制，调整MP1的阈值电压Vthp1使得在VREF输入条件下，从反相器输出电压与OP1反向输入端的VCC/2电压相等。VREF为由芯片内部提供的基准电压，该电压设定为接收器输入端口所需要的翻转电平值。在反相器输入输出电压值都确定的状态下通过环路输出MP2的衬底电压值VBP1＝VBP1，由于两反相器尺寸、源电压、衬底电压都相等，故最终所得到的主反相器输入翻转电平为所设定的VREF值。VREF可由简易的一阶温度补偿电压基准源经过倍压后得到，以图5结构为例，调整电阻R3、R4比值使VREF＝1.6V，该结构VREF温度系数约为12ppm/℃，如图6所示。
以相同的工艺模型对图4的接收器结构进行仿真，与图1的方法类似，借助辅助运放稳定接收器输出电压在VCC/2，对其输入电压进行温度扫描仿真，可看出输入电平的温度系数与VREF近似，在‐55℃～125℃范围内仅变化了3.2mV，则对比图2与图7仿真结果，接收器结构A在全温范围内的输入翻转电平变化幅度仅为经典结构的32％。
对源电压进行扫描，在4V～6V范围内输入电平变化幅度仅为2.4mV，为现有技术的6％，如图8。
实施例2
参见图9。本实施例利用闭环控制接收器负载电流大小来使得接收器输入翻转电平等于设定值，该结构的输入翻转电平同结构A中所述类似，具有较高的温度和源电压抑制能力。
具体工作原理为，利用可控电流源MP3与MN3代替实施例1中的衬偏控制，以利用电流负载来补偿输入翻转电平在不同温度及源电压下出现的漂移。
OP1与MP3、MN3组成闭环控制，使得MP1、MN1构成的从反相器的电流负载根据电源电压及温度的变化进行调整，故从反相器在输入VREF电压下，输出电压恒为VCC/2，同时将MN4、MP4的尺寸设置为同MN3、MP3相同，使得二者提供的负载电流值相等。由于主、从反相器尺寸相同，电流负载一致，故主反相器的输入翻转电平与VREF相等。
本实施例中，主从反相器的共同参考点为主反相器的输出负载电流控制节点即MP4，MN4的栅极和从反相器的输出负载电流控制节点即MP3，MN3的栅极作为主从反相器的共同参考点连接到运放输出，从反相器的输出节点即MP1和MN1的漏极连接到运放的正性输入，参考电压VCC/2连接到运放的负性输入，VREF参考电压接到反相器输入节点。
本实施例的接收器输入翻转电平与温度及源电压关系与图7、图8的仿真结果类似，同VREF本身的温度系数和电源抑制比相关，但本实施例的接收器弥补了实施例1的接收器的两点不足。一方面由于未利用衬偏控制，OP1最大输出电压不会超过VCC，所以OP1在与反相器相同的电源VCC下便可以正常工作，无需添加额外的VCC2电源；另一方面由于MP3、MN3构成的输出负载电流控制电路，其跨导远远大于衬偏跨导，故不会出现调整饱和现象，有更宽的电源电压抑制范围。
实施例3
参见图10。本实施例的接收器利用闭环控制接收器电源电压大小来使接收器输入翻转电平等于设定值，该结构的输入翻转电平的温度系数与电源抑制能力依然由VREF自身决定。
具体工作原理为，利用运放OP1与从反相器自身构成闭环控制，调整反相器源电压大小，使得在VREF输入下，从反相器的输出等于VCC/2。由于主、从反相器的尺寸、源电压相等，且都不存在衬偏影响与直流电流负载，故主反相器的输入翻转电平与VREF相等。
本实施例一方面不需要引入额外的电源，同时有较强的调整能力，另一方面也不需引入额外的负载，保证了接收器的增益。
本实施例中，主反相器中的电源即MOS管MP2的源极和从反相器中的电源即MOS管MP1的源极作为主从反相器的共同参考点连接到运放输出，从反相器的输出节点即MP1和MN1的漏极连接到运放的正性输入，参考电压VCC/2连接到运放的负性输入，VREF参考电压接到反相器输入节点。

Claims (2)

1.具有稳定输入翻转电平的接收器控制方法，其特征在于，包括下述步骤：
在接收器中主反相器的翻转电平控制点施加一个校正电平信号，所述校正电平信号为一个与主反相器结构和参数相同的从反相器与一个运放构成的闭环控制电路的输出信号，该输出信号为运放的输出信号；
所述闭环控制电路中，从反相器的翻转电平控制点在从反相器中的位置与主反相器的翻转电平作用点在主反相器中的位置等同，从反相器通过其翻转电平作用点与运放的输出端连接，从反相器的输出端接运放的正性输入端，从反相器的输入端连接一个参考电压VREF；运放的负性输入端接第二参考电平。
2.如权利要求2所述的具有稳定输入翻转电平的接收器控制方法，其特征在于，主反相器由一个NMOS管和一个PMOS管串联构成，所述主反相器的翻转电平控制点为主反相器的PMOS管的源极。
CN201610644859.5A 2016-08-08 2016-08-08 具有稳定输入翻转电平的接收器 Active CN106301346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610644859.5A CN106301346B (zh) 2016-08-08 2016-08-08 具有稳定输入翻转电平的接收器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610644859.5A CN106301346B (zh) 2016-08-08 2016-08-08 具有稳定输入翻转电平的接收器

Publications (2)

Publication Number Publication Date
CN106301346A true CN106301346A (zh) 2017-01-04
CN106301346B CN106301346B (zh) 2019-07-05

Family

ID=57666745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610644859.5A Active CN106301346B (zh) 2016-08-08 2016-08-08 具有稳定输入翻转电平的接收器

Country Status (1)

Country Link
CN (1) CN106301346B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022110757A1 (zh) * 2020-11-25 2022-06-02 长鑫存储技术有限公司 电位产生电路、反相器、延时电路和逻辑门电路
US11528020B2 (en) 2020-11-25 2022-12-13 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11550350B2 (en) 2020-11-25 2023-01-10 Changxin Memory Technologies, Inc. Potential generating circuit, inverter, delay circuit, and logic gate circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
US11887652B2 (en) 2020-11-25 2024-01-30 Changxin Memory Technologies, Inc. Control circuit and delay circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108883A1 (en) * 2002-12-09 2004-06-10 Marsh Douglas G. High speed integrated circuit current switch
CN101282114A (zh) * 2008-05-23 2008-10-08 北京时代民芯科技有限公司 一种ttl和cmos兼容式输入缓冲器
CN105450211A (zh) * 2014-06-05 2016-03-30 无锡华润矽科微电子有限公司 一种信号检测电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108883A1 (en) * 2002-12-09 2004-06-10 Marsh Douglas G. High speed integrated circuit current switch
CN101282114A (zh) * 2008-05-23 2008-10-08 北京时代民芯科技有限公司 一种ttl和cmos兼容式输入缓冲器
CN105450211A (zh) * 2014-06-05 2016-03-30 无锡华润矽科微电子有限公司 一种信号检测电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022110757A1 (zh) * 2020-11-25 2022-06-02 长鑫存储技术有限公司 电位产生电路、反相器、延时电路和逻辑门电路
US11528020B2 (en) 2020-11-25 2022-12-13 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11550350B2 (en) 2020-11-25 2023-01-10 Changxin Memory Technologies, Inc. Potential generating circuit, inverter, delay circuit, and logic gate circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
US11887652B2 (en) 2020-11-25 2024-01-30 Changxin Memory Technologies, Inc. Control circuit and delay circuit

Also Published As

Publication number Publication date
CN106301346B (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
CN106301346A (zh) 具有稳定输入翻转电平的接收器控制方法
CN105116954B (zh) 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN104977957B (zh) 电流产生电路和包括其的带隙基准电路及半导体器件
US9483069B2 (en) Circuit for generating bias current
CN104808729A (zh) 一种稳压器及稳压的方法
CN101470459A (zh) 低压低功耗的cmos电压基准参考电路
WO2018149166A1 (zh) 低温漂基准电压电路
CN109818597A (zh) 迟滞比较器
US20150001938A1 (en) Regulator for integrated circuit
CN110737298B (zh) 一种参考电压产生电路
WO2016154132A1 (en) Bandgap voltage generation
CN206757447U (zh) 自带保护电路的cmos低压差线性稳压器及电子设备
WO2021253704A1 (zh) 欠压保护电路
CN102710109B (zh) 一种dc/dc转换器的电流限制电路
CN106026975A (zh) 自偏置电路
TW201024956A (en) Low voltage bandgap reference circuit
CN114138044B (zh) 一种低功耗高瞬态ldo电路
TW201526532A (zh) 差動運算放大器以及帶隙參考電壓產生電路
CN109690937B (zh) 可选择的电流限制器电路
CN106325346B (zh) Ldo电路
CN105302758A (zh) 一种用于多点低压差分信号接收器的共模搬移电路
CN106253890B (zh) 衬偏电压调整稳定输入翻转电平的接收器
CN110377102A (zh) 一种低压差线性稳压电路和集成电路
CN106533402B (zh) 带迟滞功能的电流比较器
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041

Patentee after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: 22nd floor, building 1, No. 1800, middle Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041

Patentee before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address