CN106298891A - 沟槽型vdmos器件的制备方法 - Google Patents
沟槽型vdmos器件的制备方法 Download PDFInfo
- Publication number
- CN106298891A CN106298891A CN201510246578.XA CN201510246578A CN106298891A CN 106298891 A CN106298891 A CN 106298891A CN 201510246578 A CN201510246578 A CN 201510246578A CN 106298891 A CN106298891 A CN 106298891A
- Authority
- CN
- China
- Prior art keywords
- layer
- type ion
- groove
- trench
- vdmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000009825 accumulation Methods 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 238000002513 implantation Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 5
- -1 phosphonium ion Chemical class 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 claims 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型VDMOS器件的制备方法，该方法包括：在半导体硅基底上形成沟槽；通过氧化层窗口向沟槽中注入N型离子，形成沟槽积累区；去除氧化层，在沟槽中依次形成栅氧化层和多晶硅；向硅基底中注入P型离子，形成沟槽型VDMOS器件的体区和积累层，其中P型离子的注入剂量大于N型离子的注入剂量，体区的深度小于沟槽积累区的深度，积累层是沟槽积累区与体区进行离子抵消后保留的部分沟槽积累区；再形成沟槽型VDMOS器件的源区、介质层和金属层。从而，降低了沟槽型VDMOS器件的导通电阻，进一步的降低了沟槽型VDMOS器件的导通损耗，使得沟槽型VDMOS器件的能量消耗降低。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种沟槽型VDMOS器件的制备方法。
背景技术
沟槽型纵向双扩散MOS场效应晶体管(Vertical-Double-DiffusedMOSFET，VDMOS)器件是一种常用的半导体器件，被广泛的应用于电机调速、逆变器、电子开关、高保真音响、汽车电器和电子镇流器等设备中。导通电阻是衡量沟槽型VDMOS器件的导通损耗的关键参数，沟槽型VDMOS器件的导通电阻越小，则其导通损耗越小，器件的能量消耗也就越低。
现有技术中提供的沟槽型VDMOS器件的制备方法为：在半导体硅基底上形成沟槽，在沟槽的表面上形成栅氧化层，然后在沟槽中沉积多晶硅；向硅基底中注入P型离子，形成沟槽型VDMOS器件的体区和积累层，体区的深度小于沟槽的深度，此时位于体区下方的沟槽所在的位置为器件的积累层；在形成沟槽型VDMOS器件的源区之后，在半导体硅基底的表面上形成介质层和金属层。
然而，现有技术得到沟槽型VDMOS器件的积累层的电阻较大，由于积累层的电阻占到沟槽型VDMOS器件的导通电阻的15％左右，直接影响了器件的导通电阻，现有技术所得到的沟槽型VDMOS器件的导通电阻较大，从而使得器件的导通损耗较大，器件的能量消耗较大。
发明内容
本发明提供一种沟槽型VDMOS器件的制备方法，用以解决现有技术所得到的沟槽型VDMOS器件的导通电阻较大，从而使得器件的导通损耗较大，器件的能量消耗较大的问题。
本发明提供了一种沟槽型VDMOS器件的制备方法，包括：
在半导体硅基底的表面上形成氧化层；
对所述氧化层进行光刻和刻蚀，形成氧化层窗口，通过所述氧化层窗口对所述硅基底进行刻蚀，形成沟槽；
通过所述氧化层窗口向所述沟槽中注入N型离子，形成沟槽积累区；
去除所述氧化层，在所述沟槽的表面上形成栅氧化层，在所述沟槽中沉积多晶硅；
向所述硅基底中注入P型离子，形成所述沟槽型VDMOS器件的体区和积累层，其中所述P型离子的注入剂量大于所述N型离子的注入剂量，所述体区的深度小于所述沟槽积累区的深度，所述积累层是所述沟槽积累区与所述体区进行离子抵消后保留的部分沟槽积累区；
对所述硅基底进行光刻形成所述沟槽型VDMOS器件的源区，在所述半导体硅基底的表面上形成介质层和金属层。
本发明提供的沟槽型VDMOS器件的制备方法，通过对半导体硅基底表面的氧化层进行光刻和刻蚀，形成氧化层窗口，通过氧化层窗口对硅基底进行刻蚀形成沟槽；向沟槽中注入N型离子，形成沟槽积累区；去除氧化层，在沟槽的表面上形成栅氧化层，再在沟槽中沉积多晶硅；向硅基底中注入P型离子，形成沟槽型VDMOS器件的体区和积累层，其中P型离子的注入剂量大于N型离子的注入剂量，体区的深度小于沟槽积累区的深度，积累层是沟槽积累区与体区进行离子抵消后保留的部分沟槽积累区；再形成沟槽型VDMOS器件的源区、介质层和金属层。从而形成沟槽型VDMOS器件的积累层中由于注入了N型离子，其电阻较小，进而使得沟槽型VDMOS器件的导通电阻较小，使得器件的导通损耗降低，并降低了器件的能量消耗。
附图说明
图1为本发明实施例一提供的沟槽型VDMOS器件的制备方法的流程示意图；
图2为实施例一的步骤101执行过程中沟槽型VDMOS器件的剖面示意图；
图3为实施例一的步骤102执行过程中沟槽型VDMOS器件的剖面示意图；
图4为实施例一的步骤103执行过程中沟槽型VDMOS器件的剖面示意图；
图5为实施例一的步骤104执行过程中沟槽型VDMOS器件的剖面示意图；
图6为实施例一的步骤105执行过程中沟槽型VDMOS器件的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的沟槽型VDMOS器件的制备方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，如图1所示，方法包括：
步骤101、在半导体硅基底的表面上形成氧化层。
在本实施例中，具体的，图2为实施例一的步骤101执行过程中沟槽型VDMOS器件的剖面示意图，图2所示，半导体硅基底用标号11表示，半导体硅基底11包括N型衬底和设置在N型衬底表面上的N型外延层，N型外延层为一层或多层半导体薄膜；氧化层用标号12表示。
其中，半导体硅基底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
在炉管中通入氧气，在高温下，半导体硅基底11的表面上形成氧化层12，氧化层12是一层二氧化硅层。
步骤102、对氧化层进行光刻和刻蚀，形成氧化层窗口，通过氧化层窗口对硅基底进行刻蚀，形成沟槽。
在本实施例中，具体的，图3为实施例一的步骤102执行过程中沟槽型VDMOS器件的剖面示意图，图3所示，氧化层窗口用标号13表示，沟槽用标号14表示。
首先，对氧化层12进行光刻和刻蚀，包括在氧化层12的表面上涂覆光刻胶，然后对氧化层12进行曝光显影，利用六氟化硫气体刻蚀氧化层12，形成氧化层窗口13；然后再通过氧化层窗口13，同时在氧化层12的阻挡下，对硅基底进行各向异性的干法刻蚀，形成沟槽14；最后，再采用浓硫酸溶液去除光刻胶。
其中，沟槽为U型沟槽，U型沟槽的深度为1.5微米～3微米，宽度为0.5微米～0.75微米。
步骤103、通过氧化层窗口向沟槽中注入N型离子，形成沟槽积累区。
在本实施例中，具体的，图4为实施例一的步骤103执行过程中沟槽型VDMOS器件的剖面示意图，图4所示，沟槽积累区用标号15表示。
在氧化层12的阻挡下，通过氧化层窗口13向沟槽14中注入N型离子，形成沟槽积累区15。
其中，N型离子是磷离子或砷离子；N型离子的注入剂量为1E12个/平方厘米～7E12个/平方厘米，优选的注入剂量为3E12个/平方厘米；N型离子的注入能量为60千电子伏～120千电子伏，优选的注入能量为90千电子伏。
步骤104、去除氧化层，在沟槽的表面上形成栅氧化层，在沟槽中沉积多晶硅。
在本实施例中，具体的，图5为实施例一的步骤104执行过程中沟槽型VDMOS器件的剖面示意图，图5所示，栅氧化层用标号16表示，多晶硅用标号17表示。
去除栅氧化层；在炉管中通入氧气，在高温下，硅基底11的上表面以及沟槽14的表面上形成一层较薄的栅氧化层16，栅氧化层16是一层二氧化硅层。然后采用低压化学气相沉积方法，在反应炉中通入硅烷(SiH4)气体，硅烷气体在高温下分解成多晶硅，多晶硅沉积在栅氧化层16的表面，从而在硅基底11的上表面以及沟槽14中沉积多晶硅17。之后，刻蚀掉硅基底11的上表面的多晶硅，再去除硅基底11的上表面的栅氧化层，只保留沟槽14中的栅氧化层16以及多晶硅17。
步骤105、向硅基底中注入P型离子，形成沟槽型VDMOS器件的体区和积累层，其中P型离子的注入剂量大于N型离子的注入剂量，体区的深度小于沟槽积累区的深度，积累层是沟槽积累区与体区进行离子抵消后保留的部分沟槽积累区；
对硅基底进行光刻形成沟槽型VDMOS器件的源区，在半导体硅基底的表面上形成介质层和金属层。
在本实施例中，具体的，图6为实施例一的步骤105执行过程中沟槽型VDMOS器件的剖面示意图，图6所示，体区用标号18表示，积累层用标号19表示，源区用标号20表示，介质层用标号21表示，金属层用标号22表示。
向硅基底11中注入P型离子，形成沟槽型VDMOS器件的体区18和积累层19，体区18是P型体区；其中，P型离子的注入剂量为2E13个/平方厘米～9E13个/平米厘米，优选的注入剂量为5E13个/平方厘米或6E13个/平米厘米。P型离子的注入剂量大于N型离子的注入剂量，同时，体区18的深度小于步骤104中形成的沟槽积累区的深度。从而，由于P型离子的注入剂量大于N型离子的注入剂量，P型离子与N型离子进行离子抵消之后，体区18与沟槽积累区的重叠部分中剩余的都是P型离子，重叠部分成为体区18的一部分；沟槽积累区与体区18进行离子抵消后保留的部分沟槽积累区成为积累层19。
之后，对硅基底11进行光刻，光刻包括在整个器件的表面涂覆光刻胶，对光刻胶进行曝光显影，去除曝光显影的光刻胶，然后向硅基底中注入N型离子，形成沟槽型VDMOS器件的源区20。在硅基底11的表面上沉积介质层21，其中，介质层21包括纯二氧化硅层、以及在纯二氧化硅层表面上的磷硅玻璃层，沉积介质层21的具体过程为：利用低压化学气相沉积方法，先在硅基底11的表面上沉积一层纯二氧化硅层，然后再在在纯二氧化硅层的表面上沉积一层磷硅玻璃层，纯二氧化硅层的厚度为2000埃，磷硅玻璃层的厚度为8000埃。对介质层21进行光刻和刻蚀，形成介质层窗口；采用物理气相沉积(Physical Vapor Deposition，简称PVD)方法，用氩原子轰击金属，使得金属沉积在整个器件的表面，在介质层21的表面和介质层窗口内形成金属层22；其中，金属层22是铝硅铜合金，金属层的厚度是2微米～4微米。
本实施例通过在半导体硅基底上形成沟槽，向沟槽中注入N型离子形成沟槽积累区；再去除氧化层，在沟槽中依次形成栅氧化层和多晶硅；向硅基底中注入剂量大于N型离子的P型离子，形成沟槽型VDMOS器件的体区和积累层，体区的深度小于沟槽积累区的深度，积累层是沟槽积累区与体区进行离子抵消后保留的部分沟槽积累区；再形成沟槽型VDMOS器件的源区、介质层和金属层。从而，在沟槽型VDMOS器件的硅基底上形成积累层，由于积累层中为N型离子，从而积累层的阻值较小；进而，降低了沟槽型VDMOS器件的导通电阻，进一步的降低了沟槽型VDMOS器件的导通损耗，使得沟槽型VDMOS器件的能量消耗降低。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种沟槽型VDMOS器件的制备方法，其特征在于，包括：
在半导体硅基底的表面上形成氧化层；
对所述氧化层进行光刻和刻蚀，形成氧化层窗口，通过所述氧化层窗口对所述硅基底进行刻蚀，形成沟槽；
通过所述氧化层窗口向所述沟槽中注入N型离子，形成沟槽积累区；
去除所述氧化层，在所述沟槽的表面上形成栅氧化层，在所述沟槽中沉积多晶硅；
向所述硅基底中注入P型离子，形成所述沟槽型VDMOS器件的体区和积累层，其中所述P型离子的注入剂量大于所述N型离子的注入剂量，所述体区的深度小于所述沟槽积累区的深度，所述积累层是所述沟槽积累区与所述体区进行离子抵消后保留的部分沟槽积累区；
对所述硅基底进行光刻形成所述沟槽型VDMOS器件的源区，在所述半导体硅基底的表面上形成介质层和金属层。
2.根据权利要求1所述的方法，其特征在于，所述向所述硅基底中注入N型离子，包括：
所述N型离子的注入剂量为1E12个/平方厘米～7E12个/平方厘米，注入能量为60千电子伏～120千电子伏。
3.根据权利要求1所述的方法，其特征在于，所述N型离子的注入剂量为3E12个/平方厘米，注入能量为90千电子伏。
4.根据权利要求1所述的方法，其特征在于，所述N型离子是磷离子或砷离子。
5.根据权利要求1所述的方法，其特征在于，所述向所述硅基底中注入P型离子，包括：
所述P型离子的注入剂量为2E13个/平方厘米～9E13个/平米厘米。
6.根据权利要求1所述的方法，其特征在于，所述P型离子的注入剂量为5E13个/平方厘米或6E13个/平米厘米。
7.根据权利要求1所述的方法，其特征在于，所述沟槽为U型沟槽，所述U型沟槽的深度为1.5微米～3微米，宽度为0.5微米～0.75微米。
8.根据权利要求1所述的方法，其特征在于，所述介质层包括纯二氧化硅层、以及在所述纯二氧化硅层表面上的磷硅玻璃层；
所述纯二氧化硅层的厚度为2000埃，所述磷硅玻璃层的厚度为8000埃。
9.根据权利要求1-8任一所述的方法，其特征在于，所述金属层是铝硅铜合金，所述金属层的厚度是2微米～4微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510246578.XA CN106298891A (zh) | 2015-05-14 | 2015-05-14 | 沟槽型vdmos器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510246578.XA CN106298891A (zh) | 2015-05-14 | 2015-05-14 | 沟槽型vdmos器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298891A true CN106298891A (zh) | 2017-01-04 |
Family
ID=57631410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510246578.XA Pending CN106298891A (zh) | 2015-05-14 | 2015-05-14 | 沟槽型vdmos器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298891A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648920A (zh) * | 2019-09-30 | 2020-01-03 | 上海贝岭股份有限公司 | Trench MOS器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032331A (ja) * | 1996-07-15 | 1998-02-03 | Nec Corp | 半導体装置及びその製造方法 |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| US20090315104A1 (en) * | 2008-06-20 | 2009-12-24 | Force Mos Technology Co. Ltd. | Trench MOSFET with shallow trench structures |
-
2015
- 2015-05-14 CN CN201510246578.XA patent/CN106298891A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032331A (ja) * | 1996-07-15 | 1998-02-03 | Nec Corp | 半導体装置及びその製造方法 |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| US20090315104A1 (en) * | 2008-06-20 | 2009-12-24 | Force Mos Technology Co. Ltd. | Trench MOSFET with shallow trench structures |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648920A (zh) * | 2019-09-30 | 2020-01-03 | 上海贝岭股份有限公司 | Trench MOS器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097682B (zh) | 半导体器件 | |
| CN103996701B (zh) | 一种超结半导体器件及其制造方法 | |
| TWI355740B (en) | Semiconductor device and manufacturing method ther | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN101861652A (zh) | 含有(110)-取向硅的半导体器件 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN106575654B (zh) | 半导体装置中的简易电荷平衡 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN103928562B (zh) | 横向p-i-n结构Ge光电探测器的制备方法 | |
| TW201344900A (zh) | 具有超接面結構的半導體裝置及其製造方法 | |
| CN104966720B (zh) | Tft基板结构及其制作方法 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN103094121A (zh) | 一种用于制造半导体器件的方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN108807157A (zh) | 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN102779843B (zh) | 晶体管及其形成方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN104701179B (zh) | 用于形成半导体器件的方法 | |
| TW201135852A (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN109427563A (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN106298891A (zh) | 沟槽型vdmos器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |