CN106298765B - 半导体元件 - Google Patents
半导体元件 Download PDFInfo
- Publication number
- CN106298765B CN106298765B CN201510275936.XA CN201510275936A CN106298765B CN 106298765 B CN106298765 B CN 106298765B CN 201510275936 A CN201510275936 A CN 201510275936A CN 106298765 B CN106298765 B CN 106298765B
- Authority
- CN
- China
- Prior art keywords
- doped region
- substrate
- semiconductor element
- region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体元件。该半导体元件包括：栅极结构、具有第一导电型的第一掺杂区、具有第二导电型的多个第二掺杂区、具有第一导电型的第三掺杂区以及具有第二导电型的多个第四掺杂区。栅极结构位于基底上。第一掺杂区位于栅极结构的第一侧的基底中。第二掺杂区位于第一掺杂区中。各第二掺杂区彼此分离。第三掺杂区位于栅极结构的第二侧的基底中。第四掺杂区位于第三掺杂区中。各第四掺杂区彼此分离。第二掺杂区与第四掺杂区交错设置。
Description
技术领域
本发明是有关于一种半导体元件，且特别是有关于一种具备静电放电(ElectroStatic Discharge，ESD)保护能力的半导体元件。
背景技术
静电放电(ESD)是电荷在非导体或未接地的导体上累积后，经由放电路径，在短时间内快速移动放电的现象。静电放电会造成集成电路中的电路的损害。例如，人体、封装集成电路的机器或测试集成电路的仪器都是常见的带电体，当上述带电体与芯片接触时，即有可能向芯片放电。静电放电的瞬间功率可能造成芯片中的集成电路损坏或失效。
因为和现有的CMOS工艺兼容，延伸漏极金氧半晶体管(Extended Drain MOSFET，EDMOSFET)、横向双扩散金氧半晶体管(Lateral double-diffused MOSFET，LDMOSFET)以及减少表面电场(Reduced Surface Field，RESURF)被广泛地应用在功率半导体元件(PowerSemiconductor Device)中。在功率半导体元件领域中，具有低导通状态电阻(On-StateResistance)的MOS常被用来当作开关。然而，电流仅流经在低导通状态电阻的MOS表面，其使得ESD放电路径受到限制。此外，具有高击穿电压(Breakdown Voltage，BV)的MOS也具有较高的触发电压(Trigger Voltage)，其导致MOS损害的风险增高。在功率半导体元件领域中，上述两者考虑在改善静电放电保护的效能上是个极大的挑战。
发明内容
本发明提供一种具备静电放电保护能力的半导体元件，其可降低导通状态电阻，且提升静电放电保护的效能。
本发明提供一种半导体元件，包括：栅极结构、具有第一导电型的第一掺杂区、具有第二导电型的多个第二掺杂区、具有第一导电型的第三掺杂区以及具有第二导电型的多个第四掺杂区。栅极结构位于基底上。第一掺杂区位于栅极结构的第一侧的基底中。第二掺杂区位于第一掺杂区中。各第二掺杂区彼此分离。第三掺杂区位于栅极结构的第二侧的基底中。第四掺杂区位于第三掺杂区中。各第四掺杂区彼此分离。第二掺杂区与第四掺杂区交错设置。
在本发明的一实施例中，上述栅极结构包括第一部分以及第二部分。第一部分靠近第一掺杂区。第一部分具有第一栅介电层位于基底上。第二部分靠近第三掺杂区。第二部分具有第二栅介电层位于基底上。导体层覆盖第一栅介电层与第二栅介电层。第二栅介电层的厚度大于第一栅介电层的厚度。
在本发明的一实施例中，上述半导体元件还包括具有第一导电型的第一阱区位于基底中。第三掺杂区与第四掺杂区位于第一阱区中。
在本发明的一实施例中，上述半导体元件还包括具有第二导电型的第二阱区位于基底中。第一掺杂区与第二掺杂区位于第二阱区中。第二阱区与第一阱区不相互接触。
在本发明的一实施例中，上述半导体元件还包括具有第一导电型的第五掺杂区位于基底中。第三掺杂区与第四掺杂区位于第五掺杂区中。第五掺杂区更延伸至栅极结构的下方。
在本发明的一实施例中，上述半导体元件还包括具有第二导电型的第二阱区位于基底中。第五掺杂区位于第二阱区中。
在本发明的一实施例中，上述半导体元件还包括具有第二导电型的场区位于基底中。第一掺杂区与第二掺杂区位于场区中。场区与第五掺杂区相互接触。
在本发明的一实施例中，上述半导体元件还包括具有第二导电型的第二阱区位于基底中。场区位于第二阱区中。
本发明提供另一种半导体元件，包括：多个漏极区、多个源极区以及栅极结构。漏极区位于基底中。源极区位于基底中。漏极区与源极区呈棋盘式间隔地配置。栅极结构位于漏极区与源极区之间的基底上，以围绕漏极区与源极区。栅极结构包括多个第一部分以及多个第二部分。各第一部分靠近对应的源极区，且具有第一栅介电层位于基底上。各第二部分靠近对应的漏极区，且具有第二栅介电层位于基底上。导体层覆盖第一栅介电层与第二栅介电层。第二栅介电层的厚度大于第一栅介电层的厚度。
在本发明的一实施例中，上述各源极区包括具有第一导电型的第一掺杂区以及具有第二导电型的多个第二掺杂区。第一掺杂区位于基底中。第二掺杂区位于第一掺杂区中。第一掺杂区围绕第二掺杂区。上述各漏极区包括具有第一导电型的第三掺杂区以及具有第二导电型的多个第四掺杂区。第三掺杂区位于基底中。第四掺杂区位于第三掺杂区中。第三掺杂区围绕第四掺杂区。
基于上述，本发明可通过厚度较薄的第二栅介电层来降低元件的导通状态电阻。另外，由于第二掺杂区与第四掺杂区交错设置，因此，本发明可并联第二掺杂区、第一掺杂区、基底、第三掺杂区、第四掺杂区，以形成BJT结构(即P/N/P与N/P/N结构)，进而提升本实施例的半导体元件的二次击穿电流。因此，本发明不仅可降低功率半导体元件的导通状态电阻，还可以提升本实施例的半导体元件的静电放电保护的效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是依照本发明的一实施例所绘示的半导体元件的上视示意图。
图2A与图2B分别是依照本发明的第一实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
图3A与图3B分别是依照本发明的第二实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
图4A与图4B分别是依照本发明的第三实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
图5A与图5B分别是依照本发明的第四实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
图6A与图6B分别是依照本发明的第五实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
图7是依照本发明的另一实施例所绘示的半导体元件的上视示意图。
图8A是现有的半导体元件的ESD测试结果的电压电流图。
图8B是本发明的第一实施例的半导体元件的ESD测试结果的电压电流图。
【符号说明】
1、2、10、20、30、40、50：半导体元件
100：基底
102a、102b、202：栅极结构
104a、104b、204：源极区
106、206：漏极区
108a、108b：第一栅介电层
110a、110b：第二栅介电层
110c：介电层
112a、112b：导体层
114a、114b、214：第一掺杂区
116a、116b、216：第二掺杂区
118、218：第三掺杂区
120、220：第四掺杂区
122：第五掺杂区
124、224a、224b：第二阱区
126：场区
128：深阱区
130：第六掺杂区
200：隔离结构
222：第一阱区
D1、D2、D3：距离
S1、S3：第一侧
S2、S4：第二侧
P1a、P1b、P1c：第一部分
P2a、P2b、P2c：第二部分
具体实施方式
在以下的实施例中，当第一导电型为N型，第二导电型为P型；当第一导电型为P型，第二导电型为N型。P型掺杂例如是硼；N型掺杂例如是磷或是砷。在本实施例中，是以第一导电型为N型，第二导电型为P 型为例来说明，但本发明并不以此为限。另外，相同或相似的元件符号代表相同或相似的元件。
图1是依照本发明的一实施例所绘示的半导体元件的上视示意图。图 2A与图2B分别是依照本发明的第一实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
首先，请参照图1，以上视图来说，本发明提供一种半导体元件1，包括：基底100、两栅极结构102a、102b、两源极区104a、104b以及漏极区106。两栅极结构102a、102b位于基底100上。漏极区106位于两栅极结构102a、102b之间的基底100中。源极区104a位于栅极结构102a 的第一侧S1的基底100中；而源极区104b则位于栅极结构102b的第二侧S4的基底100中。基底100可例如是具有第一导电型的半导体基底，例如P型基底。半导体基底的材料例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种材料。基底 100也可以是非掺杂外延(Non-EPI)层、掺杂外延层、覆硅绝缘(SOI) 基底或其组合。
以本发明的第一实施例的半导体元件10为例来详细说明，请同时参照图1、图2A以及图2B，栅极结构102a包括：第一部分P1a以及第二部分P2a。第一部分P1a靠近源极区104a，且具有第一栅介电层108a位于基底100上。第二部分P2a靠近漏极区106，且具有第二栅介电层110a位于基底100上。导体层112a覆盖第一栅介电层108a与第二栅介电层110a。第二栅介电层110a的厚度大于第一栅介电层108a的厚度。在一实施例中，第一栅介电层108a的厚度可介于5nm至30nm之间。第二栅介电层110a 的厚度可介于10nm至100nm之间。导体层112a的厚度可介于80nm至 500nm之间。第一栅介电层108a、第二栅介电层110a的材料可例如是氧化硅、氮化硅或是介电常数大于4的高介电常数材料，其形成方法例如是热氧化法或是化学气相沉积法。导体层112a的材料可例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法例如是化学气相沉积法。
同样地，另一个栅极结构102b包括：第一部分P1b以及第二部分P2b。第一部分P1b靠近源极区104b，且具有第一栅介电层108b位于基底100 上。第二部分P2b靠近漏极区106，且具有第二栅介电层110b位于基底100 上。导体层112b覆盖第一栅介电层108b与第二栅介电层110b。第二栅介电层110b的厚度大于第一栅介电层108b的厚度。由于第一栅介电层108b、第二栅介电层110b以及导体层112b的厚度、材料以及形成方法同上述第一栅介电层108a、第二栅介电层110a以及导体层112a，于此便不再赘述。另外，第一实施例的半导体元件10还包括介电层110c配置于第三掺杂区 118的基底100上，其覆盖第三掺杂区118的表面，以避免后续掺杂工艺、沉积工艺以及光刻刻蚀工艺对基底100表面的损害。但在后续形成接触窗的工艺中，第三掺杂区118上的介电层110c将会被移除，以电性连接第三掺杂区118与接触窗(未绘示)。
值得注意的是，相比于现有的场氧化层(FOX)的厚度(即200nm 至700nm)，第二栅介电层110a、110b的厚度较薄，所以在形成第二栅介电层110a、110b时不会耗费过多的基底100材料，使得第二栅介电层110a、 110b与基底100之间的界面较为平坦。如此一来，相比于现有技术，本实施例的半导体元件所产生的电流在流经第二栅介电层110a、110b下方的第五掺杂区122(如图2A所示)时的路径较短，进而降低其导通状态电阻。在一实施例中，相比于现有技术，第一实施例的半导体元件10的导通状态电阻可降低20％至40％。
请同时参照图1、图2A以及图2B，源极区104a包括：具有第一导电型的第一掺杂区114a以及具有第二导电型的多个第二掺杂区116a。第一掺杂区114a位于基底100中。第二掺杂区116a位于第一掺杂区114a中。各第二掺杂区116a彼此分离，且第一掺杂区114a围绕各第二掺杂区116a 的周围。同样地，另一个源极区104b包括：具有第一导电型的第一掺杂区114b以及具有第二导电型的多个第二掺杂区116b。第一掺杂区114b位于基底100中。第二掺杂区116b位于第一掺杂区114b中。各第二掺杂区 116b彼此分离，且第一掺杂区114b围绕各第二掺杂区116b的周围。在一实施例中，第一掺杂区114a、114b所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是1×1017/cm3至8×1020/cm3。第二掺杂区116a、116b所注入的掺质可例如是硼，掺杂的浓度可例如是1×1017/cm3至8×1020/cm3。
漏极区106包括：具有第一导电型的第三掺杂区118以及具有第二导电型的多个第四掺杂区120。第三掺杂区118位于基底100中。第四掺杂区120位于第三掺杂区118中。各第四掺杂区120彼此分离。第二掺杂区 116a、116b与第四掺杂区120彼此交错设置。换句话说，如图1所示，在同一A-A’线方向(或B-B’线方向)上，第二掺杂区116a、116b与第四掺杂区120并不会出现在同一剖面上。由于第二掺杂区116a、116b与第四掺杂区120彼此交错设置，所以，第二掺杂区116a/第一掺杂区114a/基底 100/第三掺杂区118/第四掺杂区120所构成的P/N/P/N/P结的距离较长，进而提升本实施例的半导体元件的二次击穿电流(It2)。所谓二次击穿电流代表半导体元件到达p/n结所能承受的最大电流值，在过了此点后，半导体元件就会出现永久性的破坏而具有相当大的漏电电流，无法恢复原本元件的特性。因此，提升本实施例的半导体元件的二次击穿电流也就是提升本实施例的半导体元件的静电放电保护的效能。在一实施例中，第三掺杂区118所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是 1×1017/cm3至8×1020/cm3。第四掺杂区120所注入的掺质可例如是硼，掺杂的浓度可例如是1×1017/cm3至8×1020/cm3。
另外，请同时参照图2A以及图2B，第一实施例的半导体元件10还包括：具有第一导电型的第五掺杂区122、具有第二导电型的第二阱区124、具有第二导电型的场区126、具有第一导电型的深阱区128以及具有第一导电型的第六掺杂区130。
第五掺杂区122位于基底100中。第三掺杂区118与第四掺杂区120 位于第五掺杂区122中，且第五掺杂区122更延伸至栅极结构102a、102b 的下方。在一实施例中，第五掺杂区122所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是1×1015/cm3至5×1018/cm3。由于第五掺杂区122的掺杂深度较浅，且其掺杂浓度较高，因此，其可降低元件的导通状态电阻。
场区126位于基底100中。第一掺杂区114a、114b与第二掺杂区116a、116b皆位于场区126中，且场区126与第五掺杂区122相互接触。第二阱区124位于基底100中。第五掺杂区122以及场区126皆位于第二阱区124 中。第二阱区124自场区126的下方延伸至第五掺杂区122的下方。第二阱区124位于深阱区128中。在一实施例中，第二阱区124所注入的掺质可例如是硼，掺杂的浓度可例如是2×1014/cm3至1×1017/cm3。场区126所注入的掺质可例如是硼，掺杂的浓度可例如是1×1016/cm3至5×1018/cm3。本实施例可通过场区126的浓度来调整元件通道的特性，借此降低触发电压(Trigger Voltage)，以提升元件的静电放电保护的效能。
深阱区128位于基底100中。第六掺杂区130a位于第一掺杂区104a 的一侧的基底100中，且延伸至栅极结构102a的下方。同样地，第六掺杂区130b位于第一掺杂区104b的一侧的基底100中，且延伸至栅极结构 102b的下方。在一实施例中，深阱区128所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是5×1013/cm3至8×1016/cm3。第六掺杂区130a、130b所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是1×1015/cm3至 5×1017/cm3。
此外，第一实施例的半导体元件10还包括两隔离结构200配置于两源极区104a、104b两侧的基底100中，借此电性隔离其他元件。隔离结构200的材料可例如是掺杂或未掺杂的氧化硅、低应力氮化硅、氮氧化硅或其组合，其形成的方法可例如是局部区域热氧化法(LOCOS)或是浅沟道隔离法(STI)。
综上所述，本发明可通过厚度较薄的第二栅介电层来降低元件的导通状态电阻。另外，由于第二掺杂区与第四掺杂区交错设置，因此，本发明可并联第二掺杂区、第一掺杂区、基底、第三掺杂区、第四掺杂区，以形成BJT结构(即P/N/P与N/P/N结构)，进而提升本实施例的半导体元件的二次击穿电流。因此，本发明不仅可降低功率半导体元件的导通状态电阻，还可以提升本实施例的半导体元件的静电放电保护的效能。
图3A与图3B分别是依照本发明的第二实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
请参照图3A与图3B，本发明的第一实施例的半导体元件10与第二实施例的半导体元件20相似，两者不同之处在于：第二实施例的半导体元件20没有位于第二阱区124中的场区126。
图4A与图4B分别是依照本发明的第三实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
请参照图4A与图4B，本发明的第二实施例的半导体元件20与第三实施例的半导体元件30相似。两者不同之处在于：第三实施例的半导体元件30以具有第一导电型的第一阱区222取代半导体元件20的第五掺杂区122；且以具有第二导电型的第二阱区224a、224b取代半导体元件20 的第二阱区124。第一阱区222位于深阱区128中。第三掺杂区118与第四掺杂区120位于第一阱区222中。第二阱区224a、224b皆位于深阱区 128中。第一掺杂区114a与第二掺杂区116a位于第二阱区224a中，且第一掺杂区114b与第二掺杂区116b位于第二阱区224b中。第一阱区222 与第二阱区224a、224b皆不相互接触。第一阱区222与第二阱区224a之间具有距离D1；而第一阱区222与第二阱区224b之间具有距离D2。第三实施例的半导体元件30可通过调整距离D1、D2来调整半导体元件30 的击穿电压。另一方面，第三实施例的半导体元件30也可以通过调整第一阱区222的掺杂浓度与掺杂深度来控制半导体元件30的静电放电保护的效能。在一实施例中，第一阱区222所注入的掺质可例如是磷或是砷，掺杂的浓度可例如是2×1014/cm3至5×1017/cm3，掺杂的深度可介于1000nm 至4000nm之间。第二阱区224a、224b所注入的掺质可例如是硼，掺杂的浓度可例如是2×1014/cm3至1×1017/cm3。
图5A与图5B分别是依照本发明的第四实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
请参照图5A与图5B，本发明的第一实施例的半导体元件10与第四实施例的半导体元件40相似，两者不同之处在于：第四实施例的半导体元件40没有位于基底100中的深阱区128。
图6A与图6B分别是依照本发明的第五实施例的半导体元件的A-A’线与B-B’线的剖面示意图。
请参照图6A与图6B，本发明的第一实施例的半导体元件10与第五实施例的半导体元件50相似。两者不同之处在于：第五实施例的半导体元件50具有位于深阱区128中的第二阱区324a、324b，且第二阱区324a、 324b彼此分离。第二阱区324a、324b之间具有距离D3。由于第二阱区 324a、324b并未延伸至第五掺杂区122的下方，因此，半导体元件50可保持第五掺杂区122表面的掺杂浓度，以降低半导体元件50的导通状态电阻。
图7是依照本发明的另一实施例所绘示的半导体元件的上视示意图。
请参照图7，本发明提供另一种半导体元件2，包括：栅极结构202、多个源极区204以及多个漏极区206。源极区204与漏极区206呈棋盘式间隔地配置。栅极结构202可例如是连续的网状结构，其配置在源极区204 与漏极区206之间的基底100上，以围绕源极区204与漏极区206。详细地说，栅极结构202包括第一部分P1c以及第二部分P2c。第一部分P1c靠近源极区204，且具有第一栅介电层位于基底上(未绘示)。第二部分P2c靠近漏极区206，且具有第二栅介电层位于基底上(未绘示)。导体层覆盖第一栅介电层与第二栅介电层。第二栅介电层的厚度大于第一栅介电层的厚度(未绘示)。由于半导体元件2的第一栅介电层、第二栅介电层以及导体层的厚度、材料以及形成方法同上述第一栅介电层108a、第二栅介电层110a以及导体层112a，于此便不再赘述。
同样地，半导体元件2的源极区204也包括：具有第一导电型的第一掺杂区214以及具有第二导电型的第二掺杂区216。第一掺杂区214位于基底100中。第二掺杂区216位于第一掺杂区214中。第一掺杂区214围绕第二掺杂区216的周围。漏极区206包括：具有第一导电型的第三掺杂区218以及具有第二导电型的第四掺杂区220。第三掺杂区218位于基底 100中。第四掺杂区220位于第三掺杂区218中。第三掺杂区218围绕第四掺杂区220的周围。由于半导体元件2的第一掺杂区214、第二掺杂区 216、第三掺杂区218以及第四掺杂区220的掺质以及掺杂浓度同上述第一掺杂区114a、第二掺杂区116a、第三掺杂区118以及第四掺杂区120，于此便不再赘述。虽然图1与图7所绘示的半导体元件的结构分别为条形 (Strip)以及方形(Square)，但本发明并不以此为限。在其他实施例中，半导体元件的结构可例如是矩形、六边形、八边形、圆形或其组合。
图8A是现有的半导体元件的ESD测试结果的电压电流图。图8B是本发明的第一实施例的半导体元件的ESD测试结果的电压电流图。
此测试是利用传输线脉冲产生系统(Transmission Line Pulse，TLP) 来进行。请同时参照图8A与图8B，依此测试结果，在现有的半导体元件与第一实施例的半导体元件具有相同的击穿电压状态(BV＝32V)下，现有的半导体元件的触发电压约为50V，第一实施例的半导体元件的触发电压约为25V。第一实施例的半导体元件的触发电压(25V)远小于半导体元件的击穿电压(32V)。另外，第一实施例的半导体元件的TLP电流(也就是二次击穿电流)约为现有的半导体元件的2.2倍。由此可知，本实施例的半导体元件具有较好的静电放电保护效能。
综上所述，本发明可通过厚度较薄的第二栅介电层来降低元件的导通状态电阻。另外，由于第二掺杂区与第四掺杂区交错设置，因此，本发明可并联第二掺杂区、第一掺杂区、基底、第三掺杂区、第四掺杂区，以形成BJT结构(即P/N/P与N/P/N结构)，进而提升本实施例的半导体元件的二次击穿电流。再加上本发明也可以利用不同掺杂区的掺杂浓度、掺杂深度以及各掺杂区之间的距离来调整半导体元件的击穿电压，因此，本发明不仅可降低功率半导体元件的导通状态电阻、调整半导体元件的击穿电压，还可以提升本实施例的半导体元件的静电放电保护的效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作部分的更改与修饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种半导体元件，其特征在于，包括：
一栅极结构，位于一基底上；
具有一第一导电型的一第一掺杂区，位于该栅极结构的一第一侧的该基底中；
具有一第二导电型的多个第二掺杂区，位于该第一掺杂区中，各第二掺杂区彼此分离；
具有该第一导电型的一第三掺杂区，位于该栅极结构的一第二侧的该基底中；以及
具有该第二导电型的多个第四掺杂区，位于该第三掺杂区中，各第四掺杂区彼此分离，其中该些第二掺杂区与该些第四掺杂区交错设置；
其中，所述基底是具有第二导电型的半导体基底。
2.根据权利要求1所述的半导体元件，其中该栅极结构包括：
一第一部分，靠近该第一掺杂区，该第一部分具有一第一栅介电层位于该基底上；以及
一第二部分，靠近该第三掺杂区，该第二部分具有一第二栅介电层位于该基底上，其中一导体层覆盖该第一栅介电层与该第二栅介电层，且该第二栅介电层的厚度大于该第一栅介电层的厚度。
3.根据权利要求1所述的半导体元件，其特征在于，还包括具有该第一导电型的一第一阱区位于该基底中，其中该第三掺杂区与该些第四掺杂区位于该第一阱区中。
4.根据权利要求3所述的半导体元件，其特征在于，还包括具有该第二导电型的一第二阱区位于该基底中，其中该第一掺杂区与该些第二掺杂区位于该第二阱区中，且该第二阱区与该第一阱区不相互接触。
5.根据权利要求1所述的半导体元件，其特征在于，还包括具有该第一导电型的一第五掺杂区位于该基底中，其中该第三掺杂区与该些第四掺杂区位于该第五掺杂区中，且该第五掺杂区更延伸至该栅极结构的下方。
6.根据权利要求5所述的半导体元件，其特征在于，还包括具有该第二导电型的一第二阱区位于该基底中，其中该第五掺杂区位于该第二阱区中。
7.根据权利要求5所述的半导体元件，其特征在于，还包括具有该第二导电型的一场区位于该基底中，其中该第一掺杂区与该些第二掺杂区位于该场区中，且该场区与该第五掺杂区相互接触。
8.根据权利要求7所述的半导体元件，其特征在于，还包括具有该第二导电型的一第二阱区位于该基底中，其中该场区位于该第二阱区中。
9.一种半导体元件，其特征在于，包括：
多个漏极区，位于一基底中；
多个源极区，位于一基底中，其中该些漏极区与该些源极区呈棋盘式间隔地配置；以及
一栅极结构，位于该些漏极区与该些源极区之间的该基底上，以围绕该些漏极区与该些源极区，
其中该栅极结构包括：
多个第一部分，各第一部分靠近对应的该源极区，且具有一第一栅介电层位于该基底上；以及
多个第二部分，各第二部分靠近对应的该漏极区，且具有一第二栅介电层位于该基底上，其中一导体层覆盖该第一栅介电层与该第二栅介电层，且该第二栅介电层的厚度大于该第一栅介电层的厚度。
10.根据权利要求9所述的半导体元件，其中
各源极区包括：
具有一第一导电型的一第一掺杂区，位于该基底中；以及
具有一第二导电型的一第二掺杂区，位于该第一掺杂区中，其中该第一掺杂区围绕该第二掺杂区；以及
各漏极区包括：
具有该第一导电型的一第三掺杂区，位于该基底中；以及
具有该第二导电型的一第四掺杂区，位于该第三掺杂区中，其中该第三掺杂区围绕该第四掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510275936.XA CN106298765B (zh) | 2015-05-27 | 2015-05-27 | 半导体元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510275936.XA CN106298765B (zh) | 2015-05-27 | 2015-05-27 | 半导体元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298765A CN106298765A (zh) | 2017-01-04 |
| CN106298765B true CN106298765B (zh) | 2019-08-16 |
Family
ID=57635272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510275936.XA Active CN106298765B (zh) | 2015-05-27 | 2015-05-27 | 半导体元件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298765B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209375B1 (ko) * | 1996-10-31 | 1999-07-15 | 김영환 | 정전기 방전회로를 구비한 반도체 소자 |
| US7557413B2 (en) * | 2006-11-10 | 2009-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Serpentine ballasting resistors for multi-finger ESD protection device |
| WO2010013195A1 (en) * | 2008-07-28 | 2010-02-04 | Nxp B.V. | Integrated circuit and method for manufacturing an integrated circuit |
| CN201994299U (zh) * | 2010-12-30 | 2011-09-28 | 苏州华芯微电子股份有限公司 | 一种静电保护结构 |
| CN104037171B (zh) * | 2013-03-04 | 2016-09-28 | 旺宏电子股份有限公司 | 半导体元件及其制造方法与操作方法 |
| CN104332466A (zh) * | 2014-04-25 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 静电保护器件结构 |
-
2015
- 2015-05-27 CN CN201510275936.XA patent/CN106298765B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298765A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569836B2 (en) | Semiconductor device | |
| US9082846B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
| US8686498B2 (en) | Lateral double diffused MOS device and method for manufacturing the same | |
| JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
| US8963253B2 (en) | Bi-directional bipolar junction transistor for high voltage electrostatic discharge protection | |
| CN102187466B (zh) | 半导体器件和这种器件的制造方法 | |
| US8963218B2 (en) | Dual-gate VDMOS device | |
| CN104380471A (zh) | 碳化硅半导体装置及其制造方法 | |
| KR102068842B1 (ko) | 반도체 전력소자 | |
| CN103035725A (zh) | 双栅极捆扎的vdmos器件 | |
| KR101450437B1 (ko) | Ldmos 소자와 그 제조 방법 | |
| US20120273877A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN109923663A (zh) | 半导体装置 | |
| KR20150107583A (ko) | 고전압 디바이스 내의 드레인 영역 위의 직렬 레지스터 | |
| CN107275401B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN108258046B (zh) | 半导体元件 | |
| US10249614B2 (en) | Semiconductor device | |
| JP4990140B2 (ja) | パワー半導体デバイス | |
| US8896061B2 (en) | Field device and method of operating high voltage semiconductor device applied with the same | |
| TWI587402B (zh) | 高壓半導體裝置及其製造方法 | |
| JP3522532B2 (ja) | 半導体装置 | |
| US20170170311A1 (en) | High voltage ldmos transistor and methods for manufacturing the same | |
| CN106298765B (zh) | 半导体元件 | |
| CN104810383B (zh) | 半导体元件及其制造方法 | |
| TWI612664B (zh) | 半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |