CN106292409A - 一种基于fpga多速率光纤通讯的实时仿真系统及其仿真方法 - Google Patents

Abstract

本发明涉及一种基于FPGA多速率光纤通讯的实时仿真系统及其仿真方法，仿真系统包括具有并行多速率低速接口端和串行高速接口端的光纤信号转换器，并行多速率低速接口端通过光纤与通讯板卡或外部控制器连接；串行高速接口端通过光纤与实时仿真机连接。光纤信号转换器将外部控制器的多通道多速率的低速光纤转为单通道高速光纤传输，再以吉比特或Aurora协议传输给实时仿真机，以此构成双端回路。FPGA高频率采样低速光纤数据消除抖动误差，可实现多种校验功能，不同的传输速率，通过RAM实现高速转换，传送给OP5600实时仿真机。本发明提供的技术方案可以节约仿真机资源并满足多种控制板卡通讯需求，增加灵活性，光纤信号转换器可扩展性强。

Description

一种基于FPGA多速率光纤通讯的实时仿真系统及其仿真方法

技术领域

本发明涉及一种电力系统自动化技术领域的仿真系统及其仿真方法，具体讲涉及一种基于FPGA多速率光纤通讯的实时仿真系统及其仿真方法。

背景技术

随着电力电子领域的发展，电力仿真系统的庞大，MMC技术的发展，拓扑结构越来越大，对电力电子设备方面的需求越来越高。电子仿真系统中包含成百上千的开关器件，其控制器的设计相对复杂，对控制器的性能和功能要求也比较严格，不仅管理不便，且成本较高。对控制器进行全面精确地验证是必须要解决的问题，因此研究全面、高速、高精度的实时仿真和接口通讯方法具有重要的实用价值。

光纤通讯是光导纤维传送信号的一种通讯手段。光纤通讯容量大，比电通讯容量大千万倍，在两根光纤上可以传递大量数据；保密性能好，抗干扰性很强。将光纤通讯用于电力电子领域是极其有必要的，需要一种结合电力仿真系统中的多种控制板卡、多种不同信号通讯的需要而创作的仿真系统及其仿真方法。

发明内容

为解决上述现有技术中的不足，本发明的目的是提供一种基于FPGA多速率光纤通讯的实时仿真系统及其仿真方法，解决在电力电子领域，实时仿真系统中多种、多个控制板卡与仿真机传输数据需求的问题。

本发明的目的是采用下述技术方案实现的：

本发明提供一种基于FPGA多速率光纤通讯的实时仿真系统，其改进之处在于，所述系统包括具有并行多速率低速接口端和串行高速接口端的光纤信号转换器，所述并行多速率低速接口端通过光纤与通讯板卡或外部控制器双向连接；所述串行高速接口端通过光纤与实时仿真机双向连接；同时，外部控制器与实时仿真机通过IO口连接，实时仿真机又与上位机相连

进一步地，所述光纤信号转换器由FPGA芯片与光电转换板构成，其中FPGA芯片端为串行高速接口端；所述光电转换器端为并行多速率低速接口端。

进一步地，所述光电转换板用于接收和发送不同速率不同通道低速光纤的数据，并行多速率低速接口端与外部控制器通讯包括光信号接收器RX和光信号发射器TX(数值TX＝1表示的是状态量，表示光信号发射器可以执行信号发送)；所述光信号接收器RX包含判断数据接收状态和校验，校验成功则接收有效数据，不成功则丢弃数据；光信号发射器TX包含判断数据发送状态和校验码生成，校验码通过计算CRC循环冗余校验码生成；；

所述数据接收状态包括开始、接收中、结束和空闲状态；所述数据发送状态包括开始、发送中、结束和空闲状态。

进一步地，所述光纤信号转换器的FPGA芯片用于转换并行低速数据与串行高速数据；低速数据转换为高速数据时：并行传入低速数据，在固定时刻将低速数据存入RAM中，另一端高速通道串行一次读出，完成转换，一次全部读入RAM存储区域中的数据组合在一起为一帧；高速数据转换为低速数据时：串行输出的一帧数据进行解帧操作，即在高速时钟下，数据依次读入RAM存储区域中，按照顺序分配低速数据给单个寄存器；所述低速数据为固定长度的数据。

进一步地，所述光纤信号转换器的串行高速接口端与实时仿真机之间的传输采用以底层吉比特或Aurora协议，完成双方的组帧和解帧，传输速率为2Gps～5Gbps。

进一步地，所述实时仿真机由CPU和FPGA板构成；所述FPGA板与光纤信号转换器通讯的数据通过PCIe协议与CPU进行数据交互；所述实时仿真机由上位机控制及参数修改；所述上位机与实时仿真机之间采用TCP/IP协议；

所述实时仿真机的FPGA板处理的数据为定点数数据；所述实时仿真机包括模拟量输入输出板卡和数字量输入输出板卡；所述实时仿真机通过IO板卡与外部控制器相连时作为通讯接口进行扩展。

本发明还提供一种基于FPGA多速率光纤通讯的实时仿真系统的仿真方法，其改进之处在于，所述方法包括接收数据和发送数据两个过程。

进一步地，所述接收数据采用状态机来实现，包括空闲、开始、接收及结束四个状态；初始状态为空闲状态，若监测到RX＝0，即起始位为零，转为开始状态；接收数据的移位寄存器开始接收数据，计数器开始计时；下一时钟为接收状态，计数器计数，移位寄存器边移位边计算CRC循环冗余校验码或自定义校验码；接收有效数据的长度为固定长度，计数器等于数据长度时转为结束状态；校验码已生成，与接收校验码比较，若正确则接收数据，若不正确则丢弃数据；结束状态后下一时钟转为空闲状态，如此反复。

进一步地，所述发送数据采用状态机来实现，包括空闲、开始、发送及结束四个状态；初始状态为空闲状态，则一直发送TX＝1，若发送周期到，则先进入开始状态，发送一个时钟周期TX＝1，低电平为起始位；然后进入发送状态，发送数据存入移位寄存器中，边发送边计算校验码，计数器开始计时；计数器计时到固定的发送数据长度后，进入结束状态，发送停止位TX＝1；一个时钟周期后，再次回到初始状态，即空闲状态，一直发送TX＝1，如此循环；所述发送数据包含有光纤通讯超时故障位；

与最接近的现有技术相比，本发明提供的技术方案具有的优异效果是：

本发明提供的一种基于FPGA多速率光纤通讯的实时仿真系统及其仿真方法，实时仿真系统中的光纤信号转换器将外部控制器的多通道多速率的低速光纤转为单通道高速光纤传输，再以吉比特或Aurora协议传输给实时仿真机，以此构成双端回路。FPGA高频率采样低速光纤数据消除抖动误差，可实现多种校验功能，不同的传输速率，通过RAM实现高速转换，传送给OP5600实时仿真机。该方法可以节约仿真机资源并满足多种控制板卡通讯需求，增加灵活性，光纤信号转换器可扩展性强，该方法运算速度快，减小数据延迟，保证数据传输正确性，传输数据不会丢失，实用性强。

附图说明

图1是本发明提供的基于FPGA多速率光纤通讯的实时仿真方法结构示意图；

图2是本发明提供的基于FPGA多速率光纤通讯的实时仿真方法流程示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的详细说明。

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

本发明提供一种基于FPGA多速率光纤通讯的实时仿真系统，其结构图如图1所示，包括外部控制器、光纤信号转换器、实时仿真机上位机。光纤信号转换器具有并行多速率低速接口端和串行高速接口端，所述并行多速率低速接口端通过光纤与通讯板卡或外部控制器连接；所述串行高速接口端通过光纤与实时仿真机连接。本发明提供的仿真系统实现一个实时仿真系统，重要的是并行多速率低速光纤接口数据与串行高速光纤接口数据的相互转换。光纤信号转换器的高速数据再与实时仿真机互相传输。对于实时仿真机的操作和监控，参数修改等由上位机来实现，即PC机。

光纤信号转换器由FPGA与光电转换板构成，光电转换板完成的功能是接收和发送不同速率不同通道低速光纤的数据，首先是ST接口与外部控制板卡的通讯。RX包含判断数据接收状态(开始、接收中、结束、空闲状态)和校验，校验成功则接收有效数据，不成功则丢弃这组数据；TX包含判断数据发送状态(开始、发送中、结束、空闲状态)和校验码生成。

光纤信号转换器的FPGA完成并行低速数据与串行高速数据的转换。多种低速通道的数据经校验成功后并行存入RAM缓存器中，再在高速时钟下串行读出数据，RAM双端可实现不同频率的独立的读写数据操作；反之，串行高速数据转为并行低速数据亦然。

多通道多速率低速光纤数据与高速光纤数据的相互转换也是基于光纤信号转换器中的FPGA的，首先开辟一个RAM存储区域，低速转高速过程为：并行传入低速数据在某一固定时刻将所有数据存入RAM中，另一端高速通道串行一次读出，如此达到转换的目的，一次全部读入RAM中的数据组合在一起为一帧；相反的，高速数据转为低速数据的过程是：串行输出的一帧数据要进行解帧操作，即在高速时钟下，数据依次读入RAM存储区域中，再按照顺序分配给低速数据单个的寄存器。低速数据每一个都是固定长度的数据。

光纤信号转换器与实时仿真机的传输是基于吉比特或Aurora协议的，Aurora协议是一种高速光口串行通信协议，这里采用调用IP核，在上层进行编程，对数据进行整合和解析操作；上述中描述了光纤信号转换器的组帧和解帧操作，实时仿真机通过搭建RT-XSG模型，也实现了解帧和组帧操作，依次构成双向通路。

实时仿真机包含CPU和FPGA两部分，FPGA与光纤信号转换器进行通讯，以RT-XSG为基础搭建模型，实现可编程逻辑运算，CPU主要搭建真实控制原型，CPU与FPGA通过PCIe协议来实现数据通讯。PCIe协议以固定的数据格式传输，并能实现异步分时复用的功能。根据控制系统的实际需要，实时仿真机有自带的模拟量输入输出板卡和数字量输入输出板卡，实时仿真机的IO板卡可直接与外部控制器相连，作为通讯接口的扩展。以此本发明提供的方法使得整体系统的搭建和设计更加便捷。

上位机根据实际需求可以在CPU模型中修改实时参数并监控模型运行状况，CPU运算速度快，精度高可达到实时仿真的效果，可减少成本，缩短开发周期。

外部控制器主要是承载对于控制模型发出一些控制指令、AD开始采样标志命令、模拟输出等等一些指令。与光电信号转换器的通讯主要是通过ST光纤接口进行的。光纤信号转换器将多速率多通道低速数据转为高速数据主要在FPGA上实现。

本发明提供一种基于FPGA多速率光纤通讯的实时仿真方法，包括接收数据和发送数据两个过程。

接收过程流程图如图2所示，主要是采用状态机来实现，分为空闲、开始、接收及结束四个状态。首先，初始状态为空闲状态，若监测到RX＝0，即起始位为零，转为开始状态，接收数据的移位寄存器开始接收数据，计数器开始计时；下一时钟为接收状态，计数器计数，移位寄存器边移位边计算CRC校验码，或其他自定义校验码；接收有效数据的长度都是固定的，计数器等于数据长度时转为结束状态；这时，校验码已生成，与接收校验码比较，若正确则接收这帧数据，若不正确则丢弃这组数据；结束状态后下一时钟转为空闲状态，如此反复。

基于上述实施方式中的光纤信号转换器的发送是由TX模块来完成的，具体过程如下：同样地，也是采用状态机来实现，分为空闲、开始、发送及结束四个状态。首先，初始状态为空闲状态，则一直发送TX＝1，若发送周期到，则先进入开始状态，发送一个时钟周期TX＝1，低电平为起始位；然后进入发送状态，发送数据存入移位寄存器中，边发送边计算校验码，计数器亦开始计时；计数器计时到固定的发送数据长度后，进入结束状态，发送停止位TX＝1；一个时钟周期后，再次回到初始状态，即空闲状态，一直发送TX＝1，如此循环。另外，发送的数据包含有光纤通讯超时故障位。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。

Claims (9)

1.一种基于FPGA多速率光纤通讯的实时仿真系统，其特征在于，所述系统包括具有并行多速率低速接口端和串行高速接口端的光纤信号转换器，所述并行多速率低速接口端通过光纤与通讯板卡或外部控制器双向连接；所述串行高速接口端通过光纤与实时仿真机双向连接；同时，外部控制器与实时仿真机通过IO口连接，实时仿真机又与上位机相连。

2.如权利要求1所述的实时仿真系统，其特征在于，所述光纤信号转换器由FPGA芯片与光电转换板构成，其中FPGA芯片端为串行高速接口端；所述光电转换器端为并行多速率低速接口端。

3.如权利要求2所述的实时仿真系统，其特征在于，所述光电转换板用于接收和发送不同速率不同通道低速光纤的数据，并行多速率低速接口端与外部控制器通讯包括光信号接收器RX和光信号发射器TX；所述光信号接收器RX包含判断数据接收状态和校验，校验成功则接收有效数据，不成功则丢弃数据；光信号发射器TX包含判断数据发送状态和校验码生成，校验码通过计算CRC循环冗余校验码生成；；

所述数据接收状态包括开始、接收中、结束和空闲状态；所述数据发送状态包括开始、发送中、结束和空闲状态。

4.如权利要求2所述的实时仿真系统，其特征在于，所述光纤信号转换器的FPGA芯片用于转换并行低速数据与串行高速数据；低速数据转换为高速数据时：并行传入低速数据，在固定时刻将低速数据存入RAM中，另一端高速通道串行一次读出，完成转换，一次全部读入RAM存储区域中的数据组合在一起为一帧；高速数据转换为低速数据时：串行输出的一帧数据进行解帧操作，即在高速时钟下，数据依次读入RAM存储区域中，按照顺序分配低速数据给单个寄存器；所述低速数据为固定长度的数据。

5.如权利要求1所述的实时仿真系统，其特征在于，所述光纤信号转换器的串行高速接口端与实时仿真机之间的传输采用以底层吉比特或Aurora协议，完成双方的组帧和解帧，传输速率为2Gps～5Gbps。

6.如权利要求1所述的实时仿真系统，其特征在于，所述实时仿真机由CPU和FPGA板构成；所述FPGA板与光纤信号转换器通讯的数据通过PCIe协议与CPU进行数据交互；所述实时仿真机由上位机控制及参数修改；所述上位机与实时仿真机之间采用TCP/IP协议；

所述实时仿真机的FPGA板处理的数据为定点数数据；所述实时仿真机包括模拟量输入输出板卡和数字量输入输出板卡；所述实时仿真机通过IO板卡与外部控制器相连时作为通讯接口进行扩展。

7.一种如权利要求1-6中任一项所述的基于FPGA多速率光纤通讯的实时仿真系统的仿 真方法，其特征在于，所述方法包括接收数据和发送数据两个过程。

8.如权利要求7所述的仿真方法，其特征在于，所述接收数据采用状态机来实现，包括空闲、开始、接收及结束四个状态；初始状态为空闲状态，若监测到RX＝0，即起始位为零，转为开始状态；接收数据的移位寄存器开始接收数据，计数器开始计时；下一时钟为接收状态，计数器计数，移位寄存器边移位边计算CRC循环冗余校验码或自定义校验码；接收有效数据的长度为固定长度，计数器等于数据长度时转为结束状态；校验码已生成，与接收校验码比较，若正确则接收数据，若不正确则丢弃数据；结束状态后下一时钟转为空闲状态，如此反复。

9.如权利要求7所述的仿真方法，其特征在于，所述发送数据采用状态机来实现，包括空闲、开始、发送及结束四个状态；初始状态为空闲状态，则一直发送TX＝1，若发送周期到，则先进入开始状态，发送一个时钟周期TX＝1，低电平为起始位；然后进入发送状态，发送数据存入移位寄存器中，边发送边计算校验码，计数器开始计时；计数器计时到固定的发送数据长度后，进入结束状态，发送停止位TX＝1；一个时钟周期后，再次回到初始状态，即空闲状态，一直发送TX＝1，如此循环；所述发送数据包含有光纤通讯超时故障位。