CN101047447B - 基于光纤的点对点工业串行实时通信系统及其控制方法 - Google Patents

Abstract

本发明公开了一种基于光纤的点对点工业串行实时通信系统，包括上位机处理器、上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块，下位机数据处理模块及数字伺服装置，所述上位机处理器顺序通过上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、下位机数据处理模块与数字伺服装置连接，本发明用于通信数据帧较短，数据量较小且具有周期性的CNC(计算机数字控制)控制器与伺服单元之间的数据传输，也可以应用于其他具有类似数据特点的工业现场实时通信中，特别是应用在高端数控系统中。

Description

基于光纤的点对点工业串行实时通信系统及其控制方法

技术领域

本发明涉及高实时，高可靠性要求的底层设备间的数据通信领域，尤其指基于光纤的点对点工业串行实时通信系统及其控制方法。

背景技术

数字伺服装置的出现是数控技术发展史上的一个重要的里程碑。采用数字伺服装置，使所有指令值和实际值能在一个微处理器内完成处理，不但能实现传统的扭矩环和速度环控制，而且能在极短的时间内完成精差补，实现位置环控制。随着数字伺服装置的发展，如何实现控制单元与数字伺服装置之间的数据通讯成为一个关键问题，即必须为控制单元和数字伺服装置配备合适的数字接口，用以简化控制单元与伺服装置之间的连线；简化控制硬件，并可实现远距离控制，而光纤通信以它固有的优点成为技术的发展方向。

现有基于模拟接口的传统控制系统，一个模拟接口只能连接一个驱动器，当被控轴数增加时，硬件的需求会引起设计和成本的问题。并且由此引起的连线的增加会使系统更加复杂化；现有技术的另一个限制是它所能处理的信息量有限，数据传送率和实时性不能满足高速高精度加工的需求；并且，基于传统技术的系统，连线的复杂化还会导致系统对噪声信号的敏感，降低系统的可靠性，并不适合于开放型的高实时性，高可靠性底层设备间的数据通信。

发明内容

本发明的目的在于克服现有技术的缺点，提供基于光纤的点对点工业串行实时通信系统及其控制方法，本发明硬件连线简便、设计成本低，通信速率和实时性高，系统抗干扰能力强，适合于开放型的高实时性，高可靠性底层设备间的数据通信。

本发明的目的通过下述技术方案实现：基于光纤的点对点工业串行实时通信系统，包括用来运行操作系统及控制软件的上位机处理器、用来接收并处理上位机处理器和下位机数据的上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、用来接收并处理上位机服务数据，反馈伺服装置数据的下位机数据处理模块及数字伺服装置，所述上位机处理器顺序通过上位机数据处处理模块、上位机光纤收发模块、下位机光纤收发模块、下位机数据处理模块与数字伺服装置连接。

所述上位机数据处理模块或下位机数据处理模块包括数据包解析模块、数据打包模块、4B/5B编解码模块、CRC校验模块、握手应答模块、并/串转换模块，串/并转换模块，所述数据打包模块输出端顺序通过4B/5B编解码模块、CRC校验模块与并/串转换模块的输入端连接，所述串/并转换模块的输出端顺序通过CRC校验模块、4B/5B编解码模块与数据包解析模块的输入端连接，所述CRC校验模块的输出端还通过握手应答模块与数据打包模块的输入端连接。

所述上位机处理器与上位机数据处理模块之间还连接有ISA总线接口模块。

所述下位机数据处理模块与数字伺服装置连接有伺服装置接口模块。

所述上位机数据处理模块或下位机数据处理模块是用FPGA来实现。

所述上位机数据处理模块或下位机数据处理模块与光纤收发模块之间用LVTTL-LVPECL电平转换电路连接。

所述的上位机光纤收发模块或下位机光纤收发模块是接口采用LVPECL的光纤收发一体化模块，所述上位机光纤收发模块和下位机光纤收发模块之间通过光纤连接。

所述的上位机处理器是基于Intel X86架构的PC104处理器。

一种基于光纤的点对点工业串行实时通信系统的控制方法，包括上位处理器通过控制上位机数据处理模块把控制命令的发送到下位机数据处理模块以及下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制，所述上位处理器通过上位机数据处理模块控制下位机数据处理模块其包括以下步骤：

(1)上位机数据处理模块各模块初始化并进入空闲状态；

(2)上位机数据处理模块接到发送命令后，上位机数据处理模块将需要发送的数据进行打包，加上相应的控制位，并对数据包进行4B/5B编码；

(3)上位机数据处理模块发送同步信号，发送完同步信号后，上位机数据处理模块发送帧类型符，其中帧类型符标识了该数据帧要传送的是普通数据还是应答信号，其中应答信号来自下位机数据处理模块

(4)上位机数据处理模块发送完帧类型符后，根据所发送的类型符判断：若为数据类型符，则继续进入传输数据的阶段，发送数据及其CRC校验码，完成数据发送，并进行下一阶段的数据传输；若为应答信号类型符，则发送结束返回步骤(1)；

所述下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制包括其包括以下步骤：

(A)下位机数据处理模块各模块初始化并进入空闲状态；

(B)下位机数据处理模块在空闲状态等待来自上位机数据处理模块的同步信号，若下位机数据处理模块收到同步信号就进入接收帧类型符的阶段，若没有，则继续等待同步信号；

(C)下位机数据处理模块收到同步信号，就进入接收来自上位机数据处理模块发送的帧类型符的阶段；

(D)下位机数据处理模块在收到帧类型符后，根据所收到的类型符判断，若为数据类型符，则继续进入接收数据的阶段；若不为数据类型符，则判断该帧类型符是否为应答信号：若帧类型符是应答类型符，则判断应答类型符的类型，若是正应答信号，则下位机数据处理模块向上位机数据处理模块发送下一帧数据，若是负应答信号，则下位机数据处理模块向上位机数据处理模块重发上一帧数据，并返回执行步骤(A)；若帧类型符不是应答类型符又不是数据类型符，则产生报告帧类型错误，并返回执行步骤(A)；

(E)进入接收数据的阶段后，下位机数据处理模块接收数据及CRC校验码。根据收到的CRC校验码进行校验，若正确，向上位机返回正应答信号，并返回到步骤(A)，若校验错误，则向上位机返回负应答信号；

(F)下位机数据处理模块返回空闲状态，等待同步信号及下一次数据接收，而伺服装置接口模块则对正确接收的数据做进一步处理；

(G)伺服装置接口模块将数据包解析，从中提取上位机处理器发送的伺服控制信号和伺服数据，并根据这些伺服控制信号和伺服数据由该模块控制伺服装置的运行。

所述帧类型的格式如下：

同步位

帧类型

数据

CRC校验码

结束位

，其中CRC校验码采用标准的16位CRC生成多项式G(X)1＝1+X(1)+X(5)+X(12)+X(15)生成。

本发明与现有技术相比具有如下优点和有益效果：

1、本发明自行设计的通信协议通过通用的现场可编程门阵列芯片FPGA实现，由于系统的可编程性，协议的修改和功能的添加并不会导致设计周期的延长和成本的增加。

2、本发明采用光纤作为传输介质，简化了现有技术设备之间连线的复杂性，提高了数据传输的准确性和可靠性。

3、本发明在协议和硬件上都同时支持单轴和多轴，并能根据被控轴数的数量灵活定义数据帧的长度和格式。

4、本发明在通信协议上是自主设计并实现硬件的通用化，另外本设计在应用时不受驱动器和控制器供应商的限制。

附图说明

图1为本发明的系统框图；

图2为本发明上位机数据处理模块的结构框图；

图3为本发明下位机数据处理模块的结构框图；

图4为本发明上位处理器通过控制上位机数据处理模块把控制命令的发送到下位机数据处理模块工作流程图；

图5为本发明下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制工作流程图；

图6为基于光纤的点对点工业串行实时通信系统硬件实现结构框图；

图7为本发明一实施例的上位机数据处理模块与ISA总线接口模块连接电路图；

图8为本发明一实施例的上位机光纤收发模块或下位机光纤收发模块及其配置电路的电路图；

图9为本发明一实施例的下位机数据处理模块及其外围电路的电路图；

图10为本发明一实施例的伺服装置接口电路图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

实施例

如图1所示，本发明的一种基于光纤的点对点工业串行实时通信系统包括上位机处理器、ISA总线接口模块、上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、下位机数据处理模块、伺服装置接口模块及数字伺服装置，所述上位机处理器顺序通过ISA总线接口模块、上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、下位机数据处理模块、伺服装置接口模块与数字伺服装置连接，所述上位机光纤收发模块与下位机光纤收发模块通过光纤连接。

如图2、图3所示，上位机数据处理模块或下位机数据处理模块包括上位机数据处理模块或下位机数据处理模块包括数据包解析模块、数据打包模块、4B/5B编解码模块、CRC校验模块、握手应答模块、并/串转换模块，串/并转换模块，所述数据包解析模块、数据打包模块、4B/5B编解码模块、CRC校验模块、握手应答模块、并/串转换模块，串/并转换模块，所述数据打包模块输出端顺序通过4B/5B编解码模块、CRC校验模块与并/串转换模块的输入端连接，所述串/并转换模块的输出端顺序通过CRC校验模块、4B/5B编解码模块与数据包解析模块的输入端连接，所述CRC校验模块的输出端还通过握手应答模块与数据打包模块的输入端连接。

对上位机数据处理模块或下位机数据处理模块包括的不同的功能模块进行封装，给上层或其他模块提供一个统一的外围接口，使得其他模块或上层模块只需根据其接口就可以操作该模块，不必了解其实现细节。

如图4所示，本发明上位处理器通过控制上位机数据处理模块把控制命令的发送到下位机数据处理模块过程包括以下步骤：

(1)上位机数据处理模块各模块初始化并进入空闲状态；

(2)上位机数据处理模块接到发送命令后，上位机数据处理模块将需要发送的数据进行打包，加上相应的控制位，并对数据包进行4B/5B编码；

(3)上位机数据处理模块发送同步信号，该同步信号一般为15个连续的‘0’，发送完同步信号后，上位机数据处理模块发送帧类型符，从这一阶段开始，上位机数据处理模块开始计数，每次从0计数到5，即5个时钟周期发送一位数据，其中帧类型符标识了该数据帧要传送的是普通数据还是应答信号，其中应答信号来自下位机数据处理模块；

(4)上位机数据处理模块发送完帧类型符后，根据所发送的类型符判断：若为数据类型符，则继续进入传输数据的阶段，发送数据及其CRC校验码，完成数据发送，并进行下一阶段的数据传输；若为应答信号类型符，则发送结束返回步骤(1)；

如图5所示，本发明下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制的过程包括以下步骤：

(A)下位机数据处理模块各模块初始化并进入空闲状态；

(B)下位机数据处理模块在空闲状态等待来自上位机数据处理模块的同步信号，若下位机数据处理模块收到同步信号就进入接收帧类型符的阶段，若没有，则继续等待同步信号；

(C)下位机数据处理模块接收到连续13个‘0’信号时，下位机数据处理模块认为收到同步信号，进入接收来自上位机数据处理模块发送的帧类型符的阶段，然后下位机数据处理模块开始计数，每次从0计数到5，即5个时钟周期读取一位数据；因为下位机数据处理模块在收到13个‘0’后就开始计数接收数据，比上位机开始发送数据的时刻提前了两个时钟周期，所以当下位机数据处理模块计数到5采样一位数据时，在时序上正好处于上位机发送一位数据的中间时刻，保证了数据采样的正确性。

(D)下位机数据处理模块在收到帧类型符后，根据所收到的类型符判断，若为数据类型符，则继续进入接收数据的阶段；若不为数据类型符，则判断该帧类型符是否为应答信号：若帧类型符是应答类型符，则判断应答类型符的类型，若是正应答信号，则下位机数据处理模块向上位机数据处理模块发送下一帧数据，若是负应答信号，则下位机数据处理模块向上位机数据处理模块重发上一帧数据，并返回执行步骤(A)；若帧类型符不是应答类型符，则产生报告帧类型错误，并返回执行步骤(A)；

(E)进入接收数据的阶段后，下位机数据处理模块接收数据及CRC校验码。根据收到的CRC校验码进行校验，若正确，向上位机返回正应答信号，并返回到步骤(A)，若校验错误，则向上位机返回负应答信号；

(F)下位机数据处理模块返回空闲状态，等待同步信号及下一次数据接收，而伺服装置接口模块则对正确接收的数据做进一步处理；

(G)伺服装置接口模块将数据包解析，从中提取上位机处理器发送的伺服控制信号和伺服数据，并根据这些伺服控制信号和伺服数据由该模块控制数字伺服装置的运行。

本发明整个发送/接收周期所传输的信号按照帧格式的定义进行传输，本发明设计定义了如下的帧格式：

同步位

帧类型

数据

CRC校验码

结束位

其中数据段长度可以自行定义，以满足不同数据通信量的需求。CRC校验码采用标准的16位CRC生成多项式G(X)1＝1+X(1)+X(5)+X(12)+X(15)生成。

如图6所示，本发明主站数据处理模块是采用现场可编程门阵列芯片FPGA实现，上位机处理器采用基于IntelX86架构的PC104处理器。PC104处理器通过主站ISA总线接口模块与上位机数据处理模块连接。上位机数据处理模块连接的电路有FPGA配置电路、测试信号及I/O端口电路、锁相环电路、电源电路、系统时钟，复位电路。上位机通信协议芯片与上位机光纤收发模块之间通过LVTTL-LVPECL电平转换电路连接，并配有测试端口，用以观察和测试FPGA协议芯片的内部工作状况。另外该上位机光纤收发模块是接口用LVPECL电平的光纤收发一体化模块。光纤的串行传输机制大大简化了硬件电路结构。具体电路见图7、图8。

本发明中下位机数据处理模块连接的电路有FPGA配置电路、测试信号及I/O端口电路、锁相环电路、电源电路、系统时钟、复位电路。下位机数据处理模块(下位机FPGA通信协议芯片)与下位机光纤收发模块之间通过LVTTL-LVPECL电平转换电路连接，并配有测试端口，用以观察和测试FPGA协议芯片的内部工作状况。下位机数据处理模块与数字伺服装置连接有伺服装置接口模块。具体电路见图8、图9、图10。

本发明的上位机FPGA通信协议芯片和下位机FPGA通信协议芯片，上位机光纤收发模块、下位机光纤收发模块以及ISA总线接口模块设计在同一块电路板上。使用塑料光纤，节点间通信距离可达40M，使用玻璃光纤，站点间通信距离可以达到800M，数据的有效速率能达到4M/s，能够满足大规模工业现场的分布式控制需求。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (2)

1.基于光纤的点对点工业串行实时通信系统的控制方法，所述实时通信系统包括用来运行操作系统及控制软件的上位机处理器、用来接收并处理上位机处理器和下位机数据的上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、用来接收并处理上位机服务数据，反馈数字伺服装置数据的下位机数据处理模块及数字伺服装置，所述上位机处理器顺序通过上位机数据处理模块、上位机光纤收发模块、下位机光纤收发模块、下位机数据处理模块与数字伺服装置连接；所述上位机数据处理模块或下位机数据处理模块包括数据包解析模块、数据打包模块、4B/5B编解码模块、CRC校验模块、握手应答模块、并/串转换模块以及串/并转换模块，所述数据打包模块输出端顺序通过4B/5B编解码模块、CRC校验模块与并/串转换模块的输入端连接，所述串/并转换模块的输出端顺序通过CRC校验模块、4B/5B编解码模块与数据包解析模块的输入端连接，所述CRC校验模块的输出端还通过握手应答模块与数据打包模块的输入端连接；

所述控制方法包括上位机处理器通过控制上位机数据处理模块把控制命令发送到下位机数据处理模块以及下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制，其特征在于，所述上位机处理器通过上位机数据处理模块控制下位机数据处理模块，其包括以下步骤：

(1)上位机数据处理模块中的各模块初始化并进入空闲状态；

(2)上位机数据处理模块接到发送命令后，上位机数据处理模块将需要发送的数据进行打包，加上相应的控制位，并对数据包进行4B/5B编码；

(3)上位机数据处理模块发送同步信号，发送完同步信号后，上位机数据处理模块发送帧类型符，其中帧类型符标识了该数据帧要发送的是普通数据还是应答信号，其中应答信号来自下位机数据处理模块；

(4)上位机数据处理模块发送完帧类型符后，根据所发送的帧类型符判断：若为数据类型符，则继续进入传输数据的阶段，发送数据及其CRC校验码，完成数据发送，并进行下一阶段的数据传输；若为应答信号类型符，则发送结束返回步骤(1)；

所述下位机数据处理模块接收来自上位机数据处理模块的命令完成对数字伺服装置的控制，其包括以下步骤：

(A)下位机数据处理模块中的各模块初始化并进入空闲状态；

(B)下位机数据处理模块在空闲状态等待来自上位机数据处理模块的同步信号，若下位机数据处理模块收到同步信号就进入接收帧类型符的阶段，若没有，则继续等待同步信号；

(C)下位机数据处理模块收到同步信号，就进入接收来自上位机数据处理模块发送的帧类型符的阶段；

(D)下位机数据处理模块在收到帧类型符后，根据所收到的类型符判断，若为数据类型符，则继续进入接收数据的阶段；若不为数据类型符，则判断该帧类型符是否为应答信号：若帧类型符是应答类型符，则判断应答类型符的类型，若是正应答信号，则下位机数据处理模块向上位机数据处理模块发送下一帧数据，若是负应答信号，则下位机数据处理模块向上位机数据处理模块重发上一帧数据，并返回执行步骤(A)；若帧类型符不是应答类型符又不是数据类型符，则产生报告帧类型错误，并返回执行步骤(A)；

(E)进入接收数据的阶段后，下位机数据处理模块接收数据及CRC校验码，根据收到的CRC校验码进行校验，若正确，向上位机返回正应答信号，并返回到步骤(A)，若校验错误，则向上位机返回负应答信号；

(F)下位机数据处理模块返回空闲状态，等待同步信号及下一次数据接收，而伺服装置接口模块则对正确接收的数据做进一步处理；

(G)伺服装置接口模块将数据包解析，从中提取上位机处理器发送的伺服控制信号和伺服数据，并根据这些伺服控制信号和伺服数据由伺服装置接口模块控制数字伺服装置的运行。

2.根据权利要求1所述基于光纤的点对点工业串行实时通信系统的控制方法，其特征在于，所述帧类型的格式如下：

  同步位   帧类型   数据   CRC校验码   结束位

，其中CRC校验码采用标准的16位CRC生成多项式G(X)1＝1+X(1)+X(5)+X(12)+X(15)生成。

Images