CN106257836A - 具有内建恒定滞后的轨到轨比较器 - Google Patents

Abstract

本发明涉及具有内建恒定滞后的轨到轨比较器。比较器具有输入级，具有(i)将差分输入电压转换为差分电流的电阻器耦合的超级源极跟随器电路以及(ii)将滞后电流注入差分电流中的滞后电流注入电路。输出级处理差分电流以控制比较器输出。共模(CM)检测电路抑制一些差分电流到达输出级，如果CM电压太靠近比较器的电压轨。比校器能够以恒定滞后电压在整个轨到轨范围之上工作在CM电压下。

Description

具有内建恒定滞后的轨到轨比较器

技术领域

本发明通常涉及集成电路，并且更具体地涉及具有滞后的比较器电路。

背景技术

比较器是对两个输入信号的电压电平作比较并且产生指示了一个输入信号是否大于另一个输入信号的输出信号的电路。例如，在一些应用中，第二输入信号是固定参考信号，并且比较器(i)当第一输入信号大于第二参考输入信号时产生高电压输出信号(例如对应于逻辑一数值)以及(ii)当第一输入信号并非大于第二参考输入信号时产生低电压输出信号(例如对应于逻辑零数值)。

在一些有噪声应用中，第一输入信号以及甚至可能第二参考输入信号具有相对较高频率的电压波动，这可以导致震颤(chattering)，在震颤中当两个输入信号具有相似电压电平时输出信号在高和低电压输出电平之间快速反复变化。

为了避免震颤，已知设计具有内建滞后的比较器，其中对于输出信号从低转变至高所需的阈值电压电平要高于对于输出信号从高转变至低所需的阈值电压电平。例如，在滞后的一个实施方式中，如果第一输入信号之前基本上小于第二输入信号使得输出信号之前为低，则仅当第一输入信号的电压比第二输入信号的电压大至少指定的第一滞后电压差时比较器输出将从低转变至高。此外，如果第一输入信号之前基本上大于第二输入信号使得输出信号之前为高，则仅当第一输入信号的电压比第二输入信号的电压小至少指定的第二滞后电压差时比较器输出将从高转变至低。在该特定情形中，比较器的总滞后电压差是第一和第二滞后电压差的总和。注意，在其他实施方式中，仅需要两个滞后电压差的一个以提供滞后。

图1是具有内建滞后的传统比较器100的示意性电路图。比较器100具有输入级110，滞后电流注入电路120，输出级150，施密特触发器电路160，以及两个反相器170和180。输入级110包括p型晶体管P0-P1，n型晶体管N0-N1，以及两个恒流源I1和I2。滞后电流注入电路120包括p型晶体管P2和P3，以及恒定滞后电流源Ihy。输出级150包括p型晶体管P4-P7，以及n型晶体管N4-N7。在一个实施方式中，比较器100中的p型晶体管均为PMOS晶体管，而n型晶体管均为NMOS晶体管。

比较器100是将施加至输入级110的差分输入配对P0/P1和N0/N1的电压差INP、INN转换为注入输出级150中的差分电流的差分比较器，这使得当输出级150是一个管脚中的上升电流水平越过输出级150另一管脚中的下降电流水平时施密特触发器电路160开启。

输出级150包括P级联，其包括(i)由晶体管P4和P5形成的上部P门以及(ii)由晶体管P6和P7形成的中间P门。输出级150也包括N级联，其包括(i)由晶体管N6和N7形成的中间N门以及(ii)由晶体管N4和N5形成的下部N门。参考信号VPU是用于上部P门的电压偏置，参考信号VPM是用于中间P门的电压偏置，以及参考信号VNM是用于中间N门的电压偏置。注意，用于N级联的下部N门的偏置电压是晶体管P6和N6的漏极电压。

比较器100被设计使得对于正常工作，流过晶体管P4的电流I_P4等于流过晶体管P5的电流I_P5，该电流也在此称作偏置电流I_BIAS。此外，由电流源I1产生的电流I₁等于由电流源I2产生的电流I₂，该电流也在此称作尾电流I_TAIL。

通常，流过晶体管N4的电流I_N4由以下方程(1)给定：

I_N4＝I_P4+I_P2-I_N0+I_P0 (1)

以及流过晶体管N5的电流IN5由以下方程(2)给定：

I_N5＝I_P5+I_P3-I_N1+I_P1. (2)

假设输入信号INP初始为低(也即处于或者靠近接地电压GND)，互补的输入信号INN为高(也即处于或靠近电源电压VDD)，输出信号OUT为低，并且互补输出信号OUTN为高。在该情形中，晶体管P2将导通，晶体管P3将关断，以及滞后电流Ihy将注入晶体管N0的漏极中。在该情形中，流过晶体管N4的电流I_N4将由以下方程(3)给定：

I_N4＝I_P4+I_P2-I_N0+I_P0＝I_BIAS+I_hy-I_N0+I_P0 (3)

以及流过晶体管N5的电流I_N5将由以下方程(4)给定：

I_N5＝I_P5+I_P3-I_N1+I_P1＝I_BIAS-I_N1+I_P1. (4)

因此，当输入信号INP为低并且互补输入信号INN为高时，I_N1＞I_N0，I_P1＞I_P0，并且流过晶体管N4的电流I_N4大于流过晶体管N5的电流I_N5。

当输入信号INP增大并且互补输入信号INN减小时，流过晶体管N0的电流增大，并且流过晶体管N1的电流减小。与此同时，流过晶体管P0的电流减小，并且流过晶体管P1的电流增大。同样地，流过晶体管N4的电流I_N4减小，并且流过晶体管N5的电流I_N5增大。

当且如果流过晶体管N4的下降电流I_N4变为等于流过晶体管N5的上升电流I_N5时，施密特触发器电路160的输出将从低切换至高，这使得(i)输出信号OUT从低变为高并且(ii)互补输出信号OUTN从高变为低，由此关断了晶体管P2、导通了晶体管P3、并且将滞后电流I_hy从晶体管N4的输出管脚立即切换至晶体管N5的输出管脚。施密特触发器电路160是具有其自身滞后电压的传统数字缓冲器电路，其自身滞后电压的功能是降低在比较器100的输出处的噪声影响。

如果输入信号INP继续增大并且互补输入信号INN继续减小，流过晶体管N5的电流I_N5将变为大于流过晶体管N4的电流I_N4。随着输出信号OUT为高并且互补输出信号OUTN为低，晶体管P2将关断，晶体管P3将导通，以及滞后电流Ihy将注入晶体管N1的漏极中。在该情形中，流过晶体管N4的电流I_N4将由以下方程(5)给定：

I_N4＝I_P4+I_P2-I_N0+I_P0＝I_BIAS+0-I_TAIL+0＝I_BIAS-I_N0+I_P0 (5)

以及流过晶体管N5的电流I_N5将由以下方程(6)给定：

I_N5＝I_P5+_IP3-I_N1+I_P1＝I_BIAS+I_hy-0+I_TAIL＝I_BIAS+I_hy+-I_N1+.I_P1. (6)

因此，当输入信号INP为高并且互补输入信号INN为低时，I_N0＞I_N1，I_P1＞I_P0，并且流过晶体管N5的电流I_N5大于流过晶体管N4的电流I_N4。

当且如果输入信号INP减小以及互补输入信号INN增大时，流过晶体管N0的电流减小，以及流过晶体管N1的电流增大。与此同时，流过晶体管P0的电流增大，以及流过晶体管P1的电流减小。同样，流过晶体管N4的电流I_N4增大，并且流过晶体管N5的电流I_N5减小。

当且如果流过晶体管N4的上升电流I_N4变为等于流过晶体管N5的下降电流I_N5时，施密特触发器160的输出将从高切换至低，这使得(i)输出信号OUT从高变为低以及(ii)互补输出信号OUTN从低变为高，由此导通了晶体管P2，关断了晶体管P3，以及将来自晶体管N5的输出管脚的滞后电流I_hy立即切换回至晶体管N4的输出管脚。

施密特触发器160确保了(i)OUT＝0且OUTN＝1或者(ii)OUT＝1且OUTN＝0。同样地，(i)I_P2＝I_hy且I_P3＝0或者(ii)I_P2＝0且I_P3＝I_hy。通常，当流过晶体管N4的电流I_N4等于流过晶体管N5的电流I_N5时，方程(1)和(2)得到了如下的方程(7)：

I_P4+I_P2-I_N0+I_P0＝I_P5+I_P3-I_N1+I_P1. (7)

因为I_P4＝I_P5，方程(7)可以重写为以下方程(8)：

|(I_P1-I_P0)+(I_N0-I_N1)|＝I_hy， (8)

其中，符号取决于两个输出条件中哪一个存在。

比较器100中包括滞后电流发生电路120导致输出信号OUT从低切换至高所在的上升输入信号INP的电压电平要高于输出信号OUT从高切换至低所在的下降输入信号INP的电压电平。该滞后电压差ΔV抑制了在噪声环境中输出信号OUT中不希望的震颤。

滞后电压差ΔV与流过两个输入晶体管配对P0、P1和N0、N1的差分电流之间的相互关系可以由方程(9)和(10)表示如下：

g_mp ^＊ΔV＝I_P1-I_P0 (9)

以及

g_mn ^＊ΔV＝I_N0-I_N1， (10)

其中，g_mp是输入配对P0、P1的跨导，以及g_mn是输入配对N0、N1的跨导。比较器100的总跨导gm是两个输入配对的跨导的总和或(g_mp+g_mn)。对g_mp和g_mn替换方程(9)和(10)并且应用方程(8)产生了如下方程(11)：

ΔV＝I_hy/gm. (11)

方程(11)指示，对于恒定滞后电流源Ihy，滞后电压差ΔV将对于所有工作条件为恒定，如果比较器100的总跨导gm也恒定。

然而，比较器100的跨导gm并非对于所有共模电压电平Vcm均是恒定的，而是替代地由如下方程(12)给定：

$\begin{array}{cc}\frac{I_D}{{\mathrm{\&zeta;}}_n*V_T}& \mathrm{Vcm}<V_{\mathrm{thn}}\\ \mathrm{gm}=\frac{I_D}{V_T}(\frac{1}{{\mathrm{\&zeta;}}_n}+\frac{1}{{\mathrm{\&zeta;}}_p})& V_{\mathrm{thn}}\&le;\mathrm{Vcm}\&le;V_{\mathrm{DD}}-V_{\mathrm{thp}}\\ \frac{I_D}{{\mathrm{\&zeta;}}_p*V_T}& \mathrm{Vcm}\&GreaterEqual;V_{\mathrm{DD}}-V_{\mathrm{thp}}\end{array}---\left(12\right)$

其中：

I_D是流过工作在弱反型区域中的n型或p型输入MOS晶体管(例如N0、N1、P0、P1)的漏极端子的电流。在该情形中，I_D＝0.5＊I_TAIL；

V_T是热电压；

ζ_n是从在n型输入MOS晶体管(例如N0、N1)中氧化物电容Cox与耗尽电容Cjsn之间的分压器得到的因子，其中

ζ_p是从p型输入MOS晶体管(例如P0、P1)中氧化物电容Cox与耗尽电容Cjsn之间的分压器得到的因子，其中

Vcm是共模电压，其等于(INP+INN)/2；

Vthn是对n型晶体管的阈值电压；

Vthp是对p型晶体管的阈值电压。

当电流I1和I2相等时，则滞后电压差ΔV由如下方程给定：

$\mathrm{\&Delta;V}={\mathrm{kV}}_T/(\frac{1}{{\mathrm{\&zeta;}}_n}+\frac{1}{{\mathrm{\&zeta;}}_p})---\left(13\right)$

其中k是比例I_hy/I_D。

如方程(X1)中所示，比较器100的跨导gm对共模电压Vcm的不同范围而不同。同样，方程(11)指示了滞后电压差ΔV对共模电压电平Vcm的所有数值并非恒定。特别地，当输入配对N0、N1工作在亚阈值下(也即在器件的弱反型区域中)时，比较器100经受了跨导退化，在跨导退化中当共模电压接近电源电压VDD或接地电压GND时滞后曲线急剧增大。具有变化的共模电压电平的该非均匀滞后特性在某些应用中是不希望的。

附图说明

本发明的实施例从以下详细说明书、所附权利要求以及附图将变得更完全明确，其中相同附图标记标识类似或相同的元件。

图1是具有内建滞后的传统比较器的示意性电路图；以及

图2是根据本发明一个实施例的具有内建滞后的比较器的示意性电路图。

具体实施方式

在此公开了本发明的详细示意性实施例。然而，在此公开的具体结构和功能细节仅是为了描述本发明示例性实施例的代表。本发明可以以许多备选形式实施并且不应构造为仅限于在此列举的实施例。此外，在此使用的术语仅是为了描述特定实施例的目的，并且并非意在限制本发明的示例性实施例。

如在此使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文明确给出相反指示。应该进一步理解的是，术语“包括”、“包含”、“含有”和/或“具有”规定了所述特征、步骤或部件的存在，但是并非排除一个或多个其他特征、步骤或部件的存在或添加。也应该注意的是，在一些备选实施方式中，所述功能/动作可以以附图中所述顺序之外的顺序而发生。例如，连续显示的两个附图可以实际上基本同时执行，或者有时可以以相反顺序执行，取决于所涉及的功能/动作。

在一个实施例中，比较器包括输入级，滞后电流注入电路，以及输出级。输入级包括电阻器耦合的源极跟随器电路，其与用于实现源极跟随电路的晶体管的工作区而将差分输入电压转换为差分电流无关。滞后电流注入电路将滞后电流注入在输入级中产生的差分电流中以将滞后电压添加至比较器的操作，其中滞后电压与用于实现源极跟随器电路的晶体管的工作区无关。输出级处理由输入级所提供的差分电流以控制比较器的输出。

图2是根据本发明一个实施例的、具有内建滞后的比较器200的示意性电路图。类似于图1的现有技术的比较器100，比较器200具有输入级210，滞后电流注入电路220，输出级250，施密特触发器电路260，以及两个反相器270和280。此外，比较器200具有两个共模(CM)检测电路230和240。

输入级210具有四个超级源极跟随器(SSF)子电路214(1)-214(4)。第一SSF子电路214(1)包括p型输入晶体管P0，两个n型电流镜晶体管N8和N9，以及两个恒流源I2和I3。第二SSF子电路214(2)包括p型输入晶体管P1，两个n型电流镜晶体管N10和N11，以及两个恒流源I2和I3。第三SSF子电路214(3)包括n型输入晶体管N0，两个p型电流镜晶体管P8和P9，以及两个恒流源I0和I1。第四SSF子电路214(4)包括n型输入晶体管N1，两个p型电流镜晶体管P10和P11，以及两个恒流源I0和I1。第一和第二SSF子电路214(1)和214(2)由上部电阻器R0耦合在晶体管P0和P1的源极处以形成输入级210的上部P侧212(P)。类似地，第三和第四SSF子电路214(3)和214(4)由具有与上部电阻器R0相同电阻的下部电阻器R0而耦合在晶体管N0和N1的源极处以形成输入级210的下部N侧212(N)。

滞后电流注入电路220具有两个滞后电流注入(HCI)子电路222(1)和222(2)。第一HCI子电路222(1)包括两个p型晶体管P2和P3以及上部恒定滞后电流源Ihy，而第二HCI子电路222(2)包括两个n型晶体管N2和N3以及下部恒定滞后电流源Ihy。

参照第一SSF子电路214(1)，如果施加至输入晶体管P0栅极的电压为Vinp，则在输入晶体管P0源极处的电压将为(Vinp+ΔV)，其中ΔV的数值取决于由电流装置I3所产生的电流I₃。流过晶体管N8的电流为(I₂-I₃)，并且，当输入电压Vinp改变时，输入晶体管P0源极处的电压将以相等量改变。

类似地，对于第二SSF子电路214(2)，如果施加至输入晶体管P1栅极的电压为Vinn，则在输入晶体管P1源极处的电压将为(Vinn+ΔV)。流过晶体管N10的电流为(I₂-I₃)，并且，当输入电压Vinn改变时，输入晶体管P1源极处电压将以相等量改变。

暂时忽略滞后电流I_hy的存在，当Vinp＝Vinn＝Vcm(也即共模电压)时，流过晶体管N8的电流将等于流过晶体管P10的电流。在该情形下，晶体管P0源极处电压V_p0S以及晶体管P1源极处电压V_p1S将均等于(Vcm+ΔV)。同样地，电阻器R0两端的电压差将为零，没有电流流过电阻器R0(也即I_R0＝0)，并且流过晶体管N8和N10的电流将均为(I₂-I₃)。

当且如果输入电压Vinp上升至互补输入电压Vinn之上使得(Vinp-Vinn)＝ΔV₁时，则电阻器R0两端的电压V_R0将由以下方程(X1)给定：

V_R0＝(V_P0S-V_P1S)＝ΔV₁. (X1)

在该情形下，流过电阻器R0的电流I_R0将由以下方程(X2)给定：

I_R0＝ΔV₁/R₀， (X2)

其中R₀是电阻器R0的电阻值。

此外，流过晶体管N8和N10的电流I_N8和I_N10将分别由如下方程(X3)和(X4)给定：

I_N8＝I₂-I₃-I_R0 (X3)

以及

I_N10＝I₂-I₃+I_R0. (X4)

这两个差分电流I_N8和I_N10分别由晶体管N9和N11镜像复制，并且施加至上部CM检测电路230的节点PA和PB。

以类似方式，由具有与上部电阻器R0相同电阻值R₀的下部电阻器R0所连接的第三和第四SSF子电路214(3)和214(4)产生并且将分别由如下方程(X5)和(X6)给定的两个差分电流电流I_P8和I_P10施加至下部CM检测电路240的节点NA和NB：

I_P8＝I₀-I₁-I_R0 (X5)

以及

I_P10＝I₀-I₁+I_R0， (X6)

其中I₀是由电流源I0所产生的电流，以及I₁是由电流源I1所产生的电流。

在该情形中，流过输出级250左侧管脚的电流(如图2中所示)将大于流过输出级250右侧管脚的电流，以及触发器电路260将使得输出信号OUT为高并且互补输出信号OUTN为低。

以类似方式，当且如果互补输入电压Vin升高至输入电压Vinp之上使得(Vinn-Vinp)＝ΔV₁时，电压差将由每个上部和下部源极耦合电阻器R0转换为引起差分电流流过晶体管N8和N10以及流过晶体管P8和P10的电流，该差分电流由晶体管N9和N11以及由晶体管P9和P11镜像复制，使得流过输出级250右侧管脚的电流大于流过输出级250左侧管脚的电流，使得触发器电路260将引起输出信号OUT为低并且互补输出信号OUTN为高。

从方程(X3)和(X4)，晶体管N8和N10之间的电流差由如下方程(X7)给定：

I_N10-I_N8＝2＊I_R0. (X7)

类似地，从方程(X5)和(X6)，晶体管P8与P10之间电流差由如下方程(X8)给定：

I_P10-I_P8＝2＊I_R0. (X8)

从方程(X2)、(X7)和(X8)，输入级210的跨导gm由如下方程(X9)给定：

gm＝2/R₀， (X9)

其仅取决于源极耦合电阻器R0的电阻值，并且与输入级210中p型和n型晶体管的工作区(例如，饱和区域vs亚阈值区域)无关。

到目前为止在图2的比较器200的该说明中，已经忽略了滞后电流I_hy的存在。在此时，将考虑由滞后电流I_hy的注入所引起的对滞后电压产生的影响。假设输入电压Vinp过去是并且仍然是充分地大于互补输入电压Vinn使得输出OUT为高(也即，逻辑1)。在该情形中，晶体管P2将关断而晶体管P3将导通，使得滞后电流I_hy将注入晶体管P1的源极节点中。同样地，流过晶体管N10的电流I_N10将由如下方程(X10)给定：

I_N10＝I₂-I₃+I_R0+I_hy (X10)

以及从方程(X3)和(X10)，晶体管N8与N10之间的电流差由如下方程(X11)给定：

I_N10-I_N9＝2＊I_R0+I_hy. (X11)

当且如果输入电压Vinp变低并且低于互补输入电压Vinn时，在某一时刻，流过电阻器R0的电流方向将反转。随着输入电压Vinp继续变低，在某一时刻，流过晶体管N10的电流I_N10将等于流过晶体管N8的电流I_N8。在差分电流(I_N10-I_N8)为零时的差分输入电压ΔV₁由如下方程(X12)给定：

ΔV₁＝-0.5＊I_hy＊R₀. (X12)

如果输入电压Vinp继续变低，则输出OUT将从高切换为低(也即逻辑0)。在该情形中，晶体管P2将导通，晶体管P3将关断，以及滞后电流I_hy将注入晶体管P0的源极节点中。

当且如果输入电压Vinp再次升高并且高于互补输入电压Vinn时，流过电阻器R0的电流方向将再次最终反向，并且差分电流(I_N10-I_N8)将再次最终为零。在该情形中，在差分电流(I_N10-I_N8)为零时的差分输入电压ΔV₁由如下方程(X13)给定：

ΔV₁＝0.5＊I_hy＊R₀. (X13)

以类似方式，可以显示出方程(X12)和(X13)同样很好地适用于输入级210的N侧212(N)。同样地，对比较器200的总滞后电压为(I_hy＊R₀)，其类似于方程(X9)的跨导，仅取决于源极耦合电阻器R0的电阻值，并且与输入级210中p型和n型晶体管的工作区(例如饱和区域vs亚阈值区域)无关。

如果共模电压Vcm大于(VDD-Vthp)，其中Vthp为对于p型晶体管P0和P1的阈值电压，则电流I₂将由于受限的电压活动空间(headroom)而减小。在该情形中，输入级210的P侧212(P)的第一和第二SSF子电路214(1)和214(2)将不良好工作，并且由P侧212(P)所产生的电流将不适合注入输出级250中。提供CM检测电路230以抑制那些不合适的电流注入输出级250中。特别地，当Vcm大于(VDD-Vthp)时，Vinp和Vinn均足够高使得CM检测电路230的所有四个p型晶体管P12-P15均关断，由此防止施加在节点PA和PB处的电流到达节点PC和PD。在该情形中，比较器200的工作将依赖于输入级210的N侧212(N)的第三和第四SSF子电路214(3)和214(4)，其将在该高CM电压电平下工作良好。

另一方面，如果共模电压Vcm小于用于n型晶体管N0和N1的阈值电压Vthn，则电流I₁将由于受限的电压活动空间而减小。在该情形中，输入级210的N侧212(N)的第三和第四SSF子电路214(3)和214(4)将不良好工作，并且由N侧212(N)所产生的电流将不适合注入输出级250中。提供CM检测电路240以抑制那些不适合的电流注入输出级250中。特别地，当Vcm小于Vthn时，Vinp和Vinn均将足够低使得CM检测电路240的所有四个n型晶体管N12-N15均关断，由此防止施加在节点NA和NB处的电流到达节点NC和ND。在该情形中，比较器200的工作将依赖于输入级210的P侧212(P)的第一和第二SSF子电路214(1)和214(2)，其将在该低CM电压电平下工作良好。

如上所述，比较器200的工作与用于实施比较器200的晶体管的工作区无关。特别地，比较器200的跨导以及总滞后电压均与晶体管工作区无关。这意味着，当共模电压在比较器200的整个轨到轨范围之上变化时，比较器200将以恒定滞后电压工作，具有(i)从0至Vthn的CM电压由输入级210的P侧212(P)处理，(ii)从(VDD-Vthp)至VDD的CM电压由输入级210的N侧212(N)处理，以及(iii)在两者之间的CM电压由输入级210的侧212(P)和212(N)两者处理。

注意到，对于并非采用全轨到轨CM电压变化而工作的实施例可以省略CM检测电路230和240中的一个或两者。此外，对于一些实施例，可以省略滞后电流注入子电路222(1)和222(2)之一。

尽管已经在输入级210中具有超级源极跟随器电路的比较器200的上下文中描述了本发明，在备选实施例中，比较器可以使用替代于超级源极跟随器电路的惯常源极跟随器电路而实施。

此外为了该说明书的目的，术语“耦合”、“耦联”、“耦接”、“连接”、“联接”或“联结”涉及本领域已知或稍后研发的任何方式，其中能量允许在两个或多个元件之间传输，并且也考虑一个或多个额外元件的插入，尽管并非要求。相反地，术语“直接耦合”、“直接连接”等暗示了缺乏这些额外元件。

此外，为了该公开的目的，应该理解的是，所有栅极从固定电压电源域(或多个域)和接地供电，除非示出相反指示。因此，所有数字信号通常具有范围从近似接地电势至电源域之一并且快速转变(回转)的电压。然而除非明确给出相反指示，接地可以视作具有近似零伏电压的电源，并且具有任何所需电压的电源可以替代接地。因此，所有栅极可以由至少两个电源供电，具有由此具有范围在电源的近似电压之间电压的随属数字信号。

信号以及对应的节点、端口或路径可以涉及相同名称，并且为了在此目的而可互相交换。

晶体管通常为了示意性目的而示出为单个器件。然而，本领域技术人员应该理解的是，晶体管将具有各种尺寸(例如栅极宽度和长度)和特性(例如阈值电压、增益等)，并且可以由并联耦合的多个晶体管构成以从组合获得所需的电学特性。此外，所示晶体管可以是复合晶体管。

如在该说明书和权利要求中所使用的，术语“沟道节点”通常涉及金属氧化物半导体(MOS)晶体管器件(也称作MOSFET)的源极或者漏极，术语“沟道”涉及在源极与漏极之间通过器件的路径，以及术语“控制节点”通常涉及MOSFET的栅极。类似地，如在权利要求中所使用的，术语“源极”、“漏极”和“栅极”应该理解为涉及MOSFET的源极、漏极和栅极，或者当使用双极晶体管技术实施本发明的实施例时涉及双极器件的发射极、集电极和基极。

除非明确给出相反指示，每个数值和范围应该解释为是近似的，如同词语“大约”或“近似”在数值或范围之前。

应该进一步理解的是，可以由本领域技术人员对已经描述并且示出以便于解释本发明实施例的部分做出细节、材料或设置的改变而并非脱离由随附权利要求书所涵盖的本发明的实施例。

在包括任何权利要求的本说明书中，术语“每个”可以用于涉及之前引用的多个元件或步骤的一个或多个指定特性。当用于开放式术语“包括”时，术语“每个”的引用并非排除额外的、未引用的元件或步骤。因此，应该理解的是，设备可以具有额外的未引用的元件，以及方法可以具有额外的未引用的步骤，其中额外的未引用元件或步骤并非具有一个或多个指定特性。

在此提及“一个实施例”或“一实施例”意味着，结合实施例描述的特定特征、结构或特性可以包括在本发明至少一个实施例中。说明书中各个位置处短语“在一个实施例中”的出现并非必须均涉及相同的实施例，也并非是必须与其他实施例互斥的分立或备选实施例。同理适用于术语“实施方式”。

Claims (10)

1.一种比较器，包括：

输入级，包括电阻器耦合的源极跟随器电路，独立于用于实现所述源极跟随电路的晶体管的工作区而将差分输入电压转换为差分电流；

滞后电流注入电路，将滞后电流注入所述输入级中所产生的所述差分电流中以将滞后电压添加至所述比较器的工作，其中所述滞后电压独立于用于实现所述源极跟随器电路的所述晶体管的所述工作区；以及

输出级，处理由所述输入级所提供的所述差分电流以控制所述比较器的输出。

2.根据权利要求1所述的比较器，其中，所述比较器采用在所述比较器的共模工作范围内的恒定滞后电压与恒定跨导之一而工作。

3.根据权利要求1所述的比较器，进一步包括：

共模(CM)检测电路，如果所述差分输入电压的CM电压基本上接近所述比较器的电压轨，则抑制所述输入级中的差分电流到达所述输出级。

4.根据权利要求1所述的比较器，其中：

所述输入级包括：

P侧，包括通过第一电阻器源极耦合至第二超级源极跟随器子电路的第一超级源极跟随器子电路；以及

N侧，包括通过第二电阻器源极耦合至第四超级源极跟随器子电路的第三超级源极跟随器子电路；并且

所述滞后电流注入电路包括：

P侧滞后电流注入电路，被连接以将第一滞后电流注入所述输入级的所述P侧中；以及

N侧滞后电流注入电路，被连接以将第二滞后电流注入所述输入级的所述N侧中。

5.根据权利要求4所述的比较器，其中：

所述第一电阻器和第二电阻器具有相等的电阻水平；并且

所述第一滞后电流和第二滞后电流具有相等的电流幅度。

6.根据权利要求5所述的比较器，其中：

所述输入级的跨导基于所述第一电阻器和第二电阻器的电阻水平；以及

所述比较器的滞后电压基于所述第一电阻器和第二电阻器的电阻水平和所述滞后电流的电流幅度。

7.根据权利要求4所述的比较器，进一步包括：

第一共模(CM)检测电路，如果所述差分输入电压的CM电压基本上接近所述比较器的上部电压轨，则抑制来自所述输入级的所述P侧的差分电流到达所述输出级；以及

第二CM检测电路，如果所述差分输入电压的CM电压基本上接近所述比较器的下部电压轨，则抑制来自所述输入级的所述N侧的差分电流到达所述输出级。

8.根据权利要求7所述的比较器，其中：

如果所述差分输入电压的CM电压在所述上部电压轨的P型晶体管阈值电压内，则所述第一CM检测电路抑制来自所述输入级的所述P侧的差分电流到达所述输出级；以及

如果所述差分输入电压的CM电压在所述下部电压轨的N型晶体管阈值电压内，则所述第二CM检测电路抑制来自所述输入级的所述N侧的差分电流到达所述输出级。

9.根据权利要求1所述的比较器，进一步包括触发器电路，被连接至所述输出级，基于流过所述输出级的电流的变化而改变所述比较器的输出。

10.根据权利要求1所述的比较器，其中：

所述比较器采用在所述比较器的共模(CM)工作范围内的恒定滞后电压和恒定跨导而工作；

所述输入级包括：

P侧，包括通过第一电阻器源极耦合至第二超级源极跟随器子电路的第一超级源极跟随器子电路；以及

N侧，包括通过第二电阻器源极耦合至第四超级源极跟随器子电路的第三超级源极跟随器子电路；

所述滞后电流注入电路包括：

P侧滞后电流注入电路，被连接以将第一滞后电流注入所述输入级的所述P侧中；以及

N侧滞后电流注入电路，被连接以将第二滞后电流注入所述输入级的所述N侧中；

所述第一电阻器和第二电阻器具有相等的电阻水平；

所述第一滞后电流和第二滞后电流具有相等的电流幅度；

所述输入级的跨导基于所述第一电阻器和第二电阻器的电阻水平；

所述比较器的所述滞后电压基于所述第一电阻器和第二电阻器的电阻水平和所述滞后电流的电流幅度；并且

所述比较器进一步包括：

第一CM检测电路，如果所述差分输入电压的CM电压在所述比较器的上部电压轨的P型晶体管阈值电压内，则抑制来自所述输入级的所述P侧的差分电流到达所述输出级；

第二CM检测电路，如果所述差分输入电压的CM电压在所述比较器的下部电压轨的N型晶体管阈值电压内，则抑制来自所述输入级的所述N侧的差分电流到达所述输出级；以及

触发器电路，被连接至所述输出级，基于流过所述输出级的电流的变化而改变所述比较器的输出。