CN106257588B - 包括延迟电路的半导体器件及其操作方法 - Google Patents

Abstract

一种半导体器件包括：校准码发生电路，适用于基于参考振荡信号而通过调节短期振荡信号的时段来产生校准码，短期振荡信号在比参考时段小的时段中振荡，参考振荡信号在参考时段中振荡；以及延迟电路，适用于基于校准码来设置延迟值。

Description

包括延迟电路的半导体器件及其操作方法

相关申请的交叉引用

本申请要求于2015年6月19日提交的第10-2015-0087250号韩国专利申请的优先权，该韩国专利申请通过引用整体合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体地，涉及一种包括延迟电路的半导体器件。

背景技术

延迟电路被包括在使用反相器链或使用电阻器-电容器(RC)延迟电路的半导体器件中，在反相器链中，反相器串联耦接。反相器链通过使用形成反相器的晶体管的栅极延迟(即，传输延迟)来延迟信号。半导体器件中的晶体管的特性通过工艺/电压/温度(PVT)变化而改变。此外，布置在半导体器件中的晶体管可以由于各个晶体管的栅极图案化工艺之间的差异或用于确定阈值电压的注入工艺之间的剂量差异而表现出不期望的特性。在这种情况下，半导体产品的性能可能降低。

由于与利用栅极延迟实施的反相器链相比，RC延迟电路对PVT变化表现出更小的偏斜变化(screw variation)，因此RC延迟电路被用在各种电路中。具有大延迟量的长RC延迟电路表现出小的偏斜变化。另一方面，具有小延迟量的短RC延迟电路表现出比长RC延迟电路的偏斜变化大的偏斜变化。因此，短RC延迟电路的使用受到限制。

长RC延迟电路也被用来确定DRAM中的刷新操作时段。例如，在刷新操作期间使用的刷新周期时间tRFC可以通过具有相当大延迟量的长RC延迟电路来设置。然而，考虑到DRAM的电路面积的效率，短RC延迟电路和使用计数器的电路可以用来设置刷新周期时间tRFC。由于刷新操作的激活操作时段因PVT变化而改变，因此DRAM单元的保持时间可能改变，这使得难以管理刷新特性。

因此，需要一种短RC延迟电路，其具有较小偏斜同时表现出DRAM的电路面积的效率。

发明内容

各种实施例针对一种半导体器件，该半导体器件能够实现具有较小的偏斜和减小的电路面积的短RC延迟电路。

在一个实施例中，一种半导体器件可以包括：校准码发生电路，适用于基于参考振荡信号而通过调节短期振荡信号的时段来产生校准码，参考振荡信号在参考时段中振荡，短期振荡信号在比所述参考时段小的时段中振荡；以及延迟电路，适用于基于校准码来设置延迟值。

在一个实施例中，一种包括延迟电路的半导体器件的操作方法可以包括：产生具有参考时段的参考振荡信号；产生具有比所述参考时段小的时段的短期振荡信号；基于参考振荡信号和短期振荡信号来输出时段控制码和校准码；基于时段控制码来调节短期振荡信号的时段；以及基于校准码来设置延迟电路的延迟值。

附图说明

图1是图示根据本发明的实施例的半导体器件的框图。

图2是图1中所示的校准码发生电路的详细示图。

图3是图2中所示的校准控制单元的详细示图。

图4是图2中所示的判断信号发生单元和检测单元的详细示图。

图5是图2中所示的判断信号发生单元和检测单元的详细示图。

图6是图2中所示的计数器锁存单元的详细示图。

图7A和图7B是图2中所示的参考振荡信号发生单元的详细示图。

图8A和图8B是图2中所示的短期振荡信号发生单元的详细示图。

图9A和图9B是用于描述图2中所示的校准码发生电路的操作的波形图。

图10是图1中所示的校准码发生电路的详细示图。

图11是图10中所示的信号锁存单元的详细示图。

图12是图10中所示的计数器检测单元的详细示图。

图13A和图13B是用于描述图10中所示的校准码发生电路的操作的波形图。

具体实施方式

下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式实现，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将是彻底的和完整的，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施中始终指代相同的部分。

附图不一定按比例，在某些情况下，可能已经夸大了比例以清楚地说明实施例的特征。还要注意的是，在本说明书中，“连接/耦接”不仅指一个组件直接耦接至另一个组件，还指一个组件通过中间组件间接地耦接至另一个组件。此外，只要未具体提及，则单数形式也可以包括复数形式。

图1是图示根据本发明的实施例的半导体器件的框图。

参见图1，根据本发明的实施例的半导体器件可以包括校准码发生电路100和多个延迟电路120。

响应于校准启动信号CAL_START，校准码发生电路100可以基于参考振荡信号而通过调节短期振荡信号的时段来产生校准码CAL_CODE。参考振荡信号可以在参考时段中振荡，而短期振荡信号可以在比参考时段小的时段中振荡。延迟电路120可以响应于校准码CAL_CODE来设置内部延迟值。延迟电路120中的每个可以包括RC延迟。

图2是图1中所示的校准码发生电路100的详细示图。

参见图2，校准码发生电路100可以包括校准操作调节单元200、参考振荡信号发生单元250和短期振荡信号发生单元260。

参考振荡信号发生单元250可以产生参考振荡信号B_ROD。短期振荡信号发生单元260可以产生短期振荡信号S_ROD，并响应于时段控制码PRE_CAL_CODE来调节短期振荡信号S_ROD的时段。参考振荡信号发生单元250和短期振荡信号发生单元260中的每个可以包括环形振荡器延迟(ROD)。

校准操作调节单元200可以响应于参考振荡信号B_ROD和短期振荡信号S_ROD来输出时段控制码PRE_CAL_CODE或校准码CAL_CODE。当参考时段大于短期振荡信号S_ROD的时段的N倍时，校准操作调节单元200可以将时段控制码PRE_CAL_CODE输出给短期振荡信号发生单元260，以及当参考时段小于或等于短期振荡信号S_ROD的时段的N倍时，校准操作调节单元200可以将校准码CAL_CODE输出给图1中所示的延迟电路，其中N是正整数。

校准操作调节单元200可以包括校准控制单元210、判断信号发生单元220、检测单元230和计数器锁存单元240。

判断信号发生单元220可以产生在参考振荡信号B_ROD的每个参考时段中被激活的第一判断信号JUDGE_PRE，以及通过延迟第一判断信号JUDGE_PRE来产生第二判断信号JUDGE。

计数器锁存单元240可以通过对短期振荡信号S_ROD的时段计数来产生计数信号S_FLAG。

检测单元230可以将第一判断信号JUDGE_PRE与计数信号S_FLAG进行比较，以及输出检测信号STOP_CAL。

校准控制单元210可以响应于第二判断信号JUDGE和检测信号STOP_CAL来输出时段控制码PRE_CAL_CODE和校准码CAL_CODE。校准控制单元210可以输出用于重置计数器锁存单元240的计数重置信号RESTART。此外，校准控制单元210可以产生操作启动信号RUN_ROD以用于启动参考振荡信号发生单元250的操作和短期振荡信号发生单元260的操作。操作启动信号RUN_ROD可以用来控制判断信号发生单元220的操作和计数器锁存单元240的操作。

在下文中，参见图3至图8B，将描述校准码发生电路100的组件。在附图的描述中，省略对与整个半导体器件的操作相关的重置信号RSTB的描述。

图3是图2中所示的校准控制单元210的详细示图。

参见图3，校准控制单元210可以包括操作启动信号发生单元310、计数重置信号发生单元320、更新信号发生单元330、第一编码输出单元340和第二编码输出单元350。

操作启动信号发生单元310可以产生操作启动信号RUN_ROD以用于启动图2中所示的参考振荡信号发生单元250的操作和短期振荡信号发生单元260的操作。操作启动信号发生单元310可以响应于校准启动信号CAL_START和计数重置信号RESTART来激活操作启动信号RUN_ROD，以及响应于第二判断信号JUDGE来去激活操作启动信号RUN_ROD。在一个实施例中，操作启动信号发生单元310可以包括RS锁存器，该RS锁存器接收校准启动信号CAL_START和计数重置信号RESTART作为设置信号，以及接收第二判断信号JUDGE作为重置信号。RS锁存器可以包括交叉耦接的NAND锁存器。

在检测信号STOP_CAL被去激活的状态下，计数重置信号发生单元320可以在第二判断信号JUDGE被激活之后的预定时间处产生用于重置图2中所示的计数器锁存单元240的计数重置信号RESTART。在一个实施例中，计数重置信号发生单元320可以包括第一反相器INV1、第一与非(NAND)门NAND1和延迟单元322。第一反相器INV1可以将检测信号STOP_CAL反相，第一与非门NAND1可以对第一反相器INV1的输出和第二判断信号JUDGE执行与非运算，以及延迟单元322可以延迟第一与非门NAND1的输出，并输出计数重置信号RESTART。

在检测信号STOP_CAL被去激活的状态下，更新信号发生单元330可以在第二判断信号JUDGE被激活时输出第一更新信号UPDATE_CODE1，以及在检测信号STOP_CAL被激活的状态下，更新信号发生单元330可以在第二判断信号JUDGE被激活时输出第二更新信号UPDATE_CODE2。在一个实施例中，更新信号发生单元330可以包括第一反相器INV1、第一与非门NAND1、第二与非门NAND2和第二反相器INV2。第一反相器INV1可以将检测信号STOP_CAL反相，第一与非门NAND1可以对第一反相器INV1的输出与第二判断信号JUDGE执行与非运算，并输出第一更新信号UPDATE_CODE1，以及第二与非门NAND2和第二反相器INV2可以对检测信号STOP_CAL与第二判断信号JUDGE执行与(AND)运算，并输出第二更新信号UPDATE_CODE2。

第一编码输出单元340可以响应于第一更新信号UPDATE_CODE1来输出时段控制码PRE_CAL_CODE<0:1>。在一个实施例中，第一编码输出单元340可以包括计数器CNT，以用于每当第一更新信号UPDATE_CODE1被激活时，所述计数器CNT就将时段控制码PRE_CAL_CODE<0:1>递增计数一位。

第二编码输出单元350可以响应于第二更新信号UPDATE_CODE2来输出校准码CAL_CODE<0:1>。在一个实施例中，当第二更新信号UPDATE_CODE2被激活时，第二编码输出单元350可以输出被最终产生的时段控制码PRE_CAL_CODE<0:1>作为校准码CAL_CODE<0:1>。第二编码输出单元350可以包括多个触发器(flip-flop)。

图4是图2中所示的判断信号发生单元220和检测单元230的详细示图。

参见图4，判断信号发生单元220可以包括第一判断信号发生单元410和第二判断信号发生单元420。

第一判断信号发生单元410可以产生在参考振荡信号B_ROD的每个参考时段中被激活的第一判断信号JUDGE_PRE。第二判断信号发生单元420可以通过延迟第一判断信号JUDGE_PRE来产生第二判断信号JUDGE。

在一个实施例中，第一判断信号发生单元410可以包括逻辑电路，该逻辑电路用于在操作启动信号RUN_ROD的激活时段期间、当参考振荡信号B_ROD从逻辑高电平转变为逻辑低电平时产生第一判断信号JUDGE_PRE作为脉冲信号，以及第二判断信号发生单元420可以包括用于将第一判断信号JUDGE_PRE延迟预定时间的反相器链。

检测单元230可以使计数信号S_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在一个实施例中，检测单元230可以包括触发器和反相器，该反相器被配置为将触发器的输出反相，并输出反相信号作为检测信号STOP_CAL。

图5是图2中所示的判断信号发生单元220和检测单元230的另一个详细示图。

参见图5，判断信号发生单元220可以包括第一判断信号发生单元510和第二判断信号发生单元520。

第一判断信号发生单元510可以具有与图4中示出的第一判断信号发生单元410基本上相同的配置。第二判断信号发生单元520可以将从第一判断信号发生单元510输出的第一判断信号JUDGE_PRE顺序地延迟，并产生两个或更多个中间信号JUDGE_INT1和JUDGE_INT2。然后，第二判断信号发生单元520可以通过将中间信号之中的最终信号JUDGE_INT2延迟来产生第二判断信号JUDGE。

检测单元230可以包括彼此串联耦接的多个触发器以及反相器。例如，检测单元230可以包括第一触发器532以及两个或更多个第二触发器534和536。第一触发器532可以同步于第一判断信号JUDGE_PRE来输出计数信号S_FLAG，以及所述两个或更多个第二触发器534和536可以同步于所述两个或更多个中间信号JUDGE_INT1和JUDGE_INT2来顺序地传输第一触发器532的输出，并输出检测信号STOP_CAL。

图5中示出的检测单元230可以记录计数信号S_FLAG与第一判断信号JUDGE_PRE彼此相遇的多个点，并基于计数信号S_FLAG与第一判断信号JUDGE_PRE之间的时序差来准备亚稳态。

图6是图2中所示的计数器锁存单元240的详细示图。

参见图6，计数器锁存单元240可以包括计数器610、传输单元620和锁存单元630。

计数器610可以对短期振荡信号S_ROD的时段计数。在一个实施例中，计数器610可以包括串联耦接的多个移位寄存器SR。移位寄存器可以响应于短期振荡信号S_ROD的下沿来顺序地传输高电平信号VDD。移位寄存器可以响应于操作启动信号RUN_ROD而被重置。

传输单元620可以在计数值达到预定值时输出短期振荡信号S_ROD作为输出信号P_FLAG。在一个实施例中，传输单元620可以包括与非门NAND3，所述与非门NAND3对计数器610的输出信号与短期振荡信号S_ROD执行与非运算。

锁存单元630可以输出计数信号S_FLAG，所述计数信号S_FLAG通过输出信号P_FLAG来设置以及响应于计数重置信号RESTART来重置。在一个实施例中，锁存单元630可以包括RS锁存器，该RS锁存器接收输出信号P_FLAG作为设置信号以及接收计数重置信号RESTART作为重置信号。该RS锁存器可以包括交叉耦接的NAND锁存器。

图7A是图2中所示的参考振荡信号发生单元250的详细示图，以及图7B是图7A中所示的参考RC单元710的详细示图。

参见图7A，参考振荡信号发生单元250可以包括参考RC单元710和第一输出单元720。

参考RC单元710可以具有相对小的针对PVT变化的偏斜变化，并输出输入信号作为具有相对稳定时段的输出信号。第一输出单元720可以响应于操作启动信号RUN_ROD来选择性地输出参考RC单元710的输出信号作为参考振荡信号B_ROD。在一个实施例中，第一输出单元720可以包括与非门NAND4，所述与非门NAND4对操作启动信号RUN_ROD与参考RC单元710的输出信号执行与非运算。

参见图7B，参考RC单元710可以将输出信号IN1延迟与固定的RC延迟值相对应的时间，并输出延迟信号作为输出信号OUT1。由于参考RC单元710具有相对小的针对PVT变化的偏斜变化，因此输入信号IN1可以被输出作为具有相对小的偏斜变化的输出信号OUT1。

因此，参考振荡信号发生单元250可以输出参考振荡信号B_ROD，该参考振荡信号B_ROD具有相对小的针对PVT变化的偏斜变化并且在参考时段中振荡。

图8A是图2中所示的短期振荡信号发生单元260的详细示图，以及图8B是图8A中所示的校准RC单元810的详细示图。

参见图8A，短期振荡信号发生单元260可以包括校准RC单元810和第二输出单元820。

校准RC单元810可以响应于时段控制码PRE_CAL_CODE来校准输入信号的时段，并输出具有校准时段的输出信号。

第二输出单元820可以响应于操作启动信号RUN_ROD来选择性地输出校准RC单元810的输出信号作为短期振荡信号B_ROD。在一个实施例中，第二输出单元820可以包括与非门NAND5和反相器INV3，所述与非门NAND5和反相器INV3对操作启动信号RUN_ROD与参考RC单元810的输出信号执行与(AND)运算。

参见图8B，校准RC单元810可以包括第一校准单元812和第二校准单元814。第一校准单元812可以响应于时段控制码PRE_CAL_CODE<0:1>来校准输入信号IN2的传输节点的电阻值，以及第二校准单元814可以响应于时段控制码PRE_CAL_CODE<0:1>来校准输入信号IN2的传输节点的电容。在一个实施例中，随着校准被启动而将时段控制码PRE_CAL_CODE<0:1>顺序地产生为“00”->“01”->“10”->“11”，校准RC单元810的RC延迟值可以逐渐增大。即，随着校准RC单元810的RC延迟值逐渐增大以产生最优的校准码，可以减少校准时间。

在下文中，参见图3至图9B，将描述校准码发生电路100的操作。

图9A和图9B是用于描述图2中示出的校准码发生电路100的操作的波形图。图9A图示了参考振荡信号B_ROD的参考时段大于短期振荡信号S_ROD的时段的四倍，以及图9B图示了参考时段小于短期振荡信号S_ROD的时段的四倍。

参见图9A，当校准启动信号CAL_START被激活时，校准控制单元210的操作启动信号发生单元310可以激活操作启动信号RUN_ROD以用于启动参考振荡信号发生单元250的操作和短期振荡信号发生单元260的操作。响应于操作启动信号RUN_ROD，参考振荡信号发生单元250可以输出在参考时段中振荡的参考振荡信号B_ROD，以及短期振荡信号发生单元260可以输出在比参考时段小的时段中振荡的短期振荡信号S_ROD。

判断信号发生单元220可以产生在参考振荡信号B_ROD的每个参考时段中被激活的预判断信号JUDGE_PRE，以及通过延迟预判断信号JUDGE_PRE来产生判断信号JUDGE。此外，计数器锁存单元240可以通过对短期振荡信号S_ROD的时段计数来产生计数信号S_FLAG。例如，当通过对短期振荡信号R_ROD的时段计数而获得的值达到4时，计数器锁存单元240可以同步于变成逻辑高电平的短期振荡信号S_ROD来输出计数信号S_FLAG。

检测单元230可以使计数信号S_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在图9A中，当第一判断信号JUDGE_PRE切换至逻辑高电平时，计数信号S_FLAG可以转变为逻辑高电平。因此，检测单元230可以最终输出处于逻辑低电平的检测信号STOP_CAL。

然后，在检测信号STOP_CAL被去激活为逻辑低电平的状态下，当第二判断信号JUDGE被激活为逻辑高电平时，校准控制单元210的更新信号发生单元330可以激活第一更新信号UPDATE_CODE1。操作启动信号RUN_ROD可以响应于第二判断信号JUDGE而被去激活。因此，计数器锁存单元240可以停止计数操作。响应于第一更新信号UPDATE_CODE1，校准控制单元210的第一编码输出单元340可以输出时段控制码PRE_CAL_CODE<0:1>。因此，短期振荡信号发生单元260可以调节短期振荡信号S_ROD的时段。

当第一更新信号UPDATE_CODE1被激活之后流逝了预定时间时，校准控制单元210的计数重置信号发生单元320可以将计数重置信号RESTART激活为逻辑低电平。因此，操作启动信号RUN_ROD可以被重新激活。可以重复上述的过程，直到参考振荡信号B_ROD的参考时段变为小于或等于短期振荡信号S_ROD的时段的四倍为止。

参见图9B，响应于操作启动信号RUN_ROD，参考振荡信号发生单元250可以输出在参考时段中振荡的参考振荡信号B_ROD，以及短期振荡信号发生单元260可以输出在比参考时段小的时段中振荡的短期振荡信号S_ROD。

判断信号发生单元220可以产生在参考振荡信号B_ROD的每个参考时段中被激活的预判断信号JUDGE_PRE，以及通过延迟预判断信号JUDGE_PRE来产生判断信号JUDGE。计数器锁存单元240可以通过对短期振荡信号S_ROD的时段计数来产生计数信号S_FLAG。例如，当通过对短期振荡信号S_ROD的时段计数而获得的值达到4时，计数器锁存单元240可以同步于变为逻辑高电平的短期振荡信号S_ROD来输出计数信号S_FLAG。

检测单元230可以使计数信号S_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在图9B中，当第一判断信号JUDGE_PRE切换至逻辑高电平时，因为计数信号S_FLAG已经转变为逻辑低电平，所以检测单元230可以最终输出逻辑高电平的检测信号STOP_CAL。

然后，在检测信号STOP_CAL被激活为逻辑高电平的状态下，当第二判断信号JUDGE被激活为逻辑高电平时，校准控制单元210的更新信号发生单元330可以激活第二更新信号UPDATE_CODE2。操作启动信号RUN_ROD可以响应于第二判断信号JUDGE而被去激活。因此，计数器锁存单元240可以停止计数操作。校准控制单元210的第二编码输出单元350可以响应于第二更新信号UPDATE_CODE2来输出最终产生的时段控制码PRE_CAL_CODE<0:1>作为校准码CAL_CODE<0:1>。

延迟电路120可以使用通过上述过程输出的校准码CAL_CODE<0:1>来设置内部延迟值。

图10是校准码发生电路100的另一个详细示图。在下文中，将简要描述与图2中示出的实施例的组件相同的组件。

参见图10，校准码发生电路100可以包括校准操作调节单元1000、参考振荡信号发生单元1040和短期振荡信号发生单元1050。

参考振荡信号发生单元1040可以产生参考振荡信号B_ROD。短期振荡信号发生单元1050可以产生短期振荡信号S_ROD，并响应于时段控制码PRE_CAL_CODE来调节短期振荡信号S_ROD的时段。

校准操作调节单元1000可以响应于参考振荡信号B_ROD和短期振荡信号S_ROD来输出时段控制码PRE_CAL_CODE和校准码CAL_CODE。当参考时段大于短期振荡信号S_ROD的时段的N倍时，校准操作调节单元1000可以产生时段控制码PRE_CAL_CODE并将时段控制码PRE_CAL_CODE输出给短期振荡信号发生单元1050，以及当参考时段小于或等于短期振荡信号S_ROD的时段的N倍时，校准操作调节单元1000可以产生校准码CAL_CODE并将校准码CAL_CODE输出给图1中所示的延迟电路120。

校准操作调节单元1000可以包括校准控制单元1010、信号锁存单元1020和计数器检测单元1030。

信号锁存单元1020可以产生标志信号B_FLAG，所述标志信号B_FLAG在参考振荡信号B_ROD的每个参考时段中被激活。

计数器检测单元1030可以对短期振荡信号S_ROD的时段计数，并在计数值达到预定值时激活第一判断信号JUDGE_PRE。此外，计数器检测单元1030可以通过将第一判断信号JUDGE_PRE延迟预定时间来激活第二判断信号JUDGE，并响应于第二判断信号JUDGE和标志信号B_FLAG来输出检测信号STOP_CAL。

校准控制单元1010可以响应于第二判断信号JUDGE和检测信号STOP_CAL来输出时段控制码PRE_CAL_CODE和校准码CAL_CODE。校准控制单元1010可以输出用于重置信号锁存单元1020的信号重置信号RESTART。此外，校准控制单元1010可以产生操作启动信号RUN_ROD以用于启动参考振荡信号发生单元1040的操作和短期振荡信号发生单元1050的操作。操作启动信号RUN_ROD也可以用于控制信号锁存单元1020的操作和计数器检测单元1030的操作。

由于校准控制单元1010、参考振荡信号发生单元1040和短期振荡信号发生单元1050具有与校准控制单元210、参考振荡信号发生单元250和短期振荡信号发生单元260基本上相同的配置，因此这里省略其详细描述。

图11是图10中所示的信号锁存单元1020的详细示图。

参见图11，信号锁存单元1020可以包括第一标志信号发生单元1110和第二标志信号发生单元1120。

第一标志信号发生单元1110可以产生预标志信号P_FLAG，所述预标志信号P_FLAG在参考振荡信号B_ROD的每个参考时段中被激活。

第二标志信号发生单元1120可以输出标志信号B_FLAG，所述标志信号B_FLAG通过预标志信号P_FLAG来设置以及响应于信号重置信号RESTART来重置。在一个实施例中，第二标志信号发生单元1120可以包括RS锁存器，该RS锁存器接收预标志信号P_FLAG作为设置信号以及接收信号重置信号RESTART作为重置信号。该RS锁存器可以包括交叉耦接的NAND锁存器。

图12是图10中所示的计数器检测单元1030的详细示图。

参见图12，计数器检测单元1030可以包括计数器1210、第一判断信号发生单元1220、第二判断信号发生单元1230和检测信号发生单元1240。

计数器1210可以对短期振荡信号S_ROD的时段计数。在一个实施例中，计数器1210可以包括串联耦接的多个移位寄存器SR。移位寄存器可以响应于短期振荡信号S_ROD的下沿而顺序地传输高电平信号VDD。移位寄存器可以响应于操作启动信号RUN_ROD来重置。

当计数值达到预定值时，第一判断信号发生单元1220可以输出短期振荡信号S_ROD作为第一判断信号JUDGE_PRE。在一个实施例中，第一判断信号发生单元1220可以包括与非门和反相器，所述与非门和反相器对计数器1210的输出信号与短期振荡信号S_ROD执行与运算。

第二判断信号发生单元1230可以通过延迟第一判断信号JUDGE_PRE来产生第二判断信号JUDGE。在一个实施例中，第二判断信号发生单元1230可以包括将第一判断信号JUDGE_PRE延迟预定时间的反相器链。

检测信号发生单元1240可以使标志信号B_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在一个实施例中，检测信号发生单元1240可以包括触发器。

在下文中，参见图10至图13B，校准码发生电路100的操作将被描述如下。

图13A和图13B是用于描述图10中示出的校准码发生电路100的操作的波形图。图13A图示了参考振荡信号B_ROD的参考时段大于短期振荡信号S_ROD的时段的四倍，以及图13B图示了参考时段小于短期振荡信号S_ROD的时段的四倍。

参见图13A，当校准启动信号CAL_START被激活时，操作启动信号RUN_ROD可以被激活。响应于操作启动信号RUN_ROD，可以输出在参考时段中振荡的参考振荡信号B_ROD，以及可以输出在比参考振荡时段小的时段中振荡的短期振荡信号S_ROD。

计数器检测单元1030可以对短期振荡信号S_ROD的时段计数。当计数值达到预定值(例如，4)时，计数器检测单元1030可以同步于变为逻辑高电平的短期振荡信号S_ROD来激活第一判断信号JUDGE_PRE。此外，计数器检测单元1030可以将第一判断信号JUDGE_PRE延迟预定时间，并激活第二判断信号JUDGE。

操作启动信号RUN_ROD可以响应于第二判断信号JUDGE而被去激活。因此，由于操作启动信号RUN_ROD已经响应于第二判断信号JUDGE而被去激活，因此信号锁存单元1020可以将预标志信号P_FLAG维持在逻辑高电平，而不管参考振荡信号B_ROD的参考时段如何。因此，标志信号B_FLAG可以被维持在逻辑低电平。

计数器检测单元1030可以使标志信号B_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在图13A中，当第一判断信号JUDGE_PRE切换至逻辑高电平时，因为标志信号B_FLAG维持逻辑低电平，所以检测信号STOP_CAL可以被输出为逻辑低电平。

然后，在检测信号STOP_CAL被去激活为逻辑低电平的状态下，当第二判断信号JUDGE被激活为逻辑高电平时，第一更新信号UPDATE_CODE1可以被激活。操作启动信号RUN_ROD可以响应于第二判断信号JUDGE而被去激活。因此，计数器检测单元1030的计数器1210可以停止计数操作。时段控制码PRE_CAL_CODE<0:1>可以响应于第一更新信号UPDATE_CODE1而被输出。因此，短期振荡信号S_ROD的时段可以得到调节。

当第一更新信号UPDATE_CODE1被激活之后流逝了预定时间时，计数重置信号RESTART可以激活为逻辑低电平。因此，操作启动信号RUN_ROD可以被重新激活。可以重复上述的过程，直到参考振荡信号B_ROD的参考时段变为小于或等于短期振荡信号S_ROD的时段的四倍为止。

参见图13B，响应于操作启动信号RUN_ROD，可以输出在参考时段中振荡的参考振荡信号B_ROD以及在比参考时段小的时段中振荡的短期振荡信号S_ROD。

信号锁存单元1020可以产生在参考振荡信号B_ROD的每个参考时段中被激活的预标志信号P_FLAG，从而产生标志信号B_FLAG。

计数器检测单元1030可以对短期振荡信号S_ROD的时段计数。当计数值达到预定值(例如，4)时，计数器检测单元1030可以同步于变为逻辑高电平的短期振荡信号S_ROD来激活第一判断信号JUDGE_PRE。此外，计数器检测单元1030可以通过将第一判断信号JUDGE_PRE延迟预定时间来激活第二判断信号JUDGE。然后，计数器检测单元1030可以使标志信号B_FLAG与第一判断信号JUDGE_PRE同步，并输出同步信号作为检测信号STOP_CAL。在图13A中，当第一判断信号JUDGE_PRE切换至逻辑高电平时，因为标志信号B_FLAG已经转变为逻辑高电平，所以检测信号STOP_CAL可以被输出为逻辑高电平。

然后，在检测信号STOP_CAL被激活为逻辑高电平的状态下，当第二判断信号JUDGE被激活为逻辑高电平时，第二更新信号UPDATE_CODE2可以被激活。操作启动信号RUN_ROD可以响应于第二判断信号JUDGE而被去激活。因此，计数器检测单元1030的计数器1210可以停止计数操作。响应于第二更新信号UPDATE_CODE2，可以输出最终产生的时段控制码PRE_CAL_CODE<0:1>作为校准码CAL_CODE<0:1>。

延迟电路120可以使用通过上述过程而输出的校准码CAL_CODE<0:1>来设置内部延迟值。

根据本发明的实施例，由于短RC延迟电路基于长RC延迟电路来校准，因此短RC延迟电路可以被配置为具有与长RC延迟电路的偏斜相对应的偏斜。此外，可以使用占据相对小面积的短RC延迟电路来改善DRAM的电路面积的效率。

虽然已经出于说明的目的而描述了各种实施例，但对于本领域技术人员而言将明显的是，在不脱离如所附权利要求书中所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

Claims (20)

1.一种半导体器件，包括：

校准码发生电路，适用于基于参考振荡信号而通过调节短期振荡信号的时段来产生校准码，所述参考振荡信号在参考时段中振荡，所述短期振荡信号在比所述参考时段小的时段中振荡；以及

延迟电路，适用于基于校准码来设置延迟值。

2.如权利要求1所述的半导体器件，其中，延迟电路包括RC延迟。

3.如权利要求1所述的半导体器件，其中，校准码发生电路包括：

参考振荡信号发生单元，适用于产生参考振荡信号；

短期振荡信号发生单元，适用于：产生短期振荡信号以及响应于时段控制码来调节短期振荡信号的时段；以及

校准操作调节单元，适用于响应于参考振荡信号和短期振荡信号来输出时段控制码和校准码。

4.如权利要求3所述的半导体器件，其中，参考振荡信号发生单元和短期振荡信号发生单元包括环形振荡器延迟。

5.如权利要求3所述的半导体器件，其中，当参考时段大于短期振荡信号的时段的N倍时，校准操作调节单元将时段控制码输出给短期振荡信号发生单元，以及当参考时段小于或等于短期振荡信号的时段的N倍时，校准操作调节单元将校准码输出给延迟电路。

6.如权利要求3所述的半导体器件，其中，校准操作调节单元包括：

判断信号发生单元，适用于：产生在参考振荡信号的每个参考时段中被激活的第一判断信号以及通过延迟第一判断信号来产生第二判断信号；

计数器锁存单元，适用于通过对短期振荡信号的时段计数来产生计数信号；

检测单元，适用于通过将第一判断信号与计数信号进行比较来输出检测信号；以及

校准控制单元，适用于响应于第二判断信号和检测信号来输出时段控制码和校准码。

7.如权利要求6所述的半导体器件，其中，在检测信号被去激活的状态下，当第二判断信号被激活时，校准控制单元输出用于重置计数器锁存单元的计数重置信号。

8.如权利要求7所述的半导体器件，其中，计数器锁存单元包括：

计数器，适用于对短期振荡信号的时段计数；

传输单元，适用于在计数值达到预定值时输出短期振荡信号；以及

锁存单元，适用于输出计数信号，所述计数信号通过传输单元的输出来设置以及响应于计数重置信号来重置。

9.如权利要求6所述的半导体器件，其中，校准控制单元包括：

操作启动信号发生单元，适用于：产生操作启动信号以用于启动参考振荡信号发生单元的操作和短期振荡信号发生单元的操作，响应于校准启动信号和计数重置信号来激活操作启动信号，以及响应于第二判断信号来去激活操作启动信号；

计数重置信号发生单元，适用于：在检测信号被去激活的状态下，当第二判断信号被激活时，产生用于重置计数器锁存单元的计数重置信号；

更新信号发生单元，适用于：在检测信号被去激活的状态下，当第二判断信号被激活时，输出第一更新信号，以及在检测信号被激活的状态下，当第二判断信号被激活时，输出第二更新信号；

第一编码输出单元，适用于响应于第一更新信号来输出时段控制码；以及

第二编码输出单元，适用于响应于第二更新信号来输出校准码。

10.如权利要求9所述的半导体器件，其中，操作启动信号发生单元包括RS锁存器。

11.如权利要求6所述的半导体器件，其中，检测单元包括触发器，所述触发器使计数信号与第一判断信号同步并输出同步信号作为检测信号。

12.如权利要求6所述的半导体器件，其中，判断信号发生单元包括：

第一判断信号发生单元，适用于产生在参考振荡信号的每个参考时段中被激活的第一判断信号；以及

第二判断信号发生单元，适用于通过顺序地延迟第一判断信号来产生两个或更多个中间信号，以及通过将所述两个或更多个中间信号之中的最终信号延迟来产生第二判断信号。

13.如权利要求12所述的半导体器件，其中，检测单元包括：

第一触发器，适用于同步于第一判断信号来输出计数信号；以及

两个或更多个第二触发器，彼此串联耦接，且适用于通过同步于所述两个或更多个中间信号来顺序地传输第一触发器的输出来输出第二判断信号。

14.如权利要求3所述的半导体器件，其中，校准操作调节单元包括：

信号锁存单元，适用于产生在参考振荡信号的每个参考时段中被激活的标志信号；

计数器检测单元，适用于：对短期振荡信号的时段计数，当计数值达到预定值时产生第一判断信号，通过延迟第一判断信号来产生第二判断信号，以及响应于第二判断信号和标志信号来输出检测信号；以及

校准控制单元，适用于响应于第二判断信号和检测信号来输出时段控制码和校准码。

15.如权利要求14所述的半导体器件，其中，计数器检测单元包括：

计数器，适用于对短期振荡信号的时段计数；

第一判断信号发生单元，适用于在计数值达到预定值时输出短期振荡信号作为第一判断信号；

第二判断信号发生单元，适用于通过延迟第一判断信号来产生第二判断信号；以及

检测信号发生单元，适用于使标志信号与第一判断信号同步，并输出同步信号作为检测信号。

16.一种包括延迟电路的半导体器件的操作方法，包括：

产生具有参考时段的参考振荡信号；

产生具有比参考时段小的时段的短期振荡信号；

基于参考振荡信号和短期振荡信号来输出时段控制码和校准码；

基于时段控制码来调节短期振荡信号的时段；以及

基于校准码来设置延迟电路的延迟值。

17.如权利要求16所述的操作方法，其中，输出时段控制码和校准码的步骤包括：当参考时段大于短期振荡信号的时段的N倍时输出时段控制码，以及当参考时段小于或等于短期振荡信号的时段的N倍时输出校准码。

18.如权利要求16所述的操作方法，其中，输出时段控制码和校准码的步骤包括：

产生在参考振荡信号的每个参考时段中被激活的第一判断信号，并通过延迟第一判断信号来输出第二判断信号；

通过对短期振荡信号的时段计数来产生计数信号；

通过将第一判断信号与计数信号进行比较来输出检测信号；以及

响应于第二判断信号和检测信号来输出时段控制码和校准码。

19.如权利要求18所述的操作方法，其中，响应于第二判断信号和检测信号来输出时段控制码和校准码的步骤包括：

在检测信号被去激活的状态下，当第二判断信号被激活时输出第一更新信号，以及在检测信号被激活的状态下，当第二判断信号被激活时输出第二更新信号；

响应于第一更新信号来输出时段控制码；以及

响应于第二更新信号来输出校准码。

20.如权利要求16所述的操作方法，还包括：

产生在参考振荡信号的每个参考时段中被激活的标志信号；

对短期振荡信号的时段计数，当计数值达到预定值时产生第一判断信号，以及通过延迟第一判断信号来产生第二判断信号；

响应于第二判断信号和标志信号来输出检测信号；以及

响应于第二判断信号和检测信号来输出时段控制码和校准码。

Images