CN106227914A - 一种电路图布局的方法、装置及电子设备 - Google Patents
一种电路图布局的方法、装置及电子设备 Download PDFInfo
- Publication number
- CN106227914A CN106227914A CN201610530462.3A CN201610530462A CN106227914A CN 106227914 A CN106227914 A CN 106227914A CN 201610530462 A CN201610530462 A CN 201610530462A CN 106227914 A CN106227914 A CN 106227914A
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit diagram
- expansion
- ifq
- datum mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种电路图布局的方法、装置及电子设备,该方法包括:根据移动方向,将原始电路图中的所有元素划分为不同移动方向对应的集合;对原始电路图中的元素进行规范化设置;设定扩张基准点和扩张边界,根据扩张基准点和扩张边界对原始电路图进行扩张,得到扩张电路图;设定压缩基准点,根据压缩基准点对扩张电路图进行压缩得到压缩电路图。本发明通过自动优化原始电路图的布局,不但可以减小电路布局的时间,而且使得电路图更加的美观,规范化,有利于电路图的可读性。
Description
技术领域
本发明涉及集成电路领域,更具体地,本发明涉及一种电路图布局的方法、装置及电子设备。
背景技术
在集成电路设计领域,无论是在正向设计还是反向设计,工程师都需要对电路进行布局调整,常规的电路图绘制完成后,可能存在整体布局中,有的器件过于紧凑,有的器件过于松散,引线不简洁,不美观等问题,影响阅读质量,严重时还会影响工程师对电路的理解。
图1是绘制完成后的电路图,其中area1部分中的器件与器件之间的距离太过于紧凑,虽然节省了面板的空间,但是不利于研究电路;area2部分和area3部分中的器件与器件之间的距离太过于宽大,虽然能更好的分析电路,但是增大了面板的空间。通过图1和图2可以看出,图2不但使布局合理,节省了布局的空间,而且增加了电路的可读性,其中可读性是指通过对电路的理解通常把比较重要的电路放在重要位置,或者布局较宽松一些。现在绘制完成电路以后,如果想让电路布局更加合理化需要花费较长的时间进行电路布局,这样通常会增加很大一部分的工作量。
发明内容
本发明的一个目的是提供一种自动优化电路图布局方式的新技术方案。
根据本发明的第一方面,提供了一种电路图布局的方法,包括:
根据移动方向,将原始电路图中的所有元素划分为不同移动方向对应的集合;
对所述原始电路图中的元素进行规范化设置;
设定扩张基准点和扩张边界,根据所述扩张基准点和所述扩张边界对所述原始电路图进行扩张,得到扩张电路图;
设定压缩基准点,根据所述压缩基准点对所述扩张电路图进行压缩得到压缩电路图。
可选的是,所述元素包括元器件、端口、引线、标注、电源符号和地线符号中至少一种。
可选的是,所述对所述原始电路图中的元素的参数进行规范化设置具体为:
将所述原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;
将所述原始电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐;
将对齐的元器件所在的集合进行合并。
可选的是,所述方法还包括:
对所述压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
根据本发明的第二方面,提供了一种电路图布局的装置,包括:
划分模块,用于根据移动方向,将所述原始电路图中的所有元素划分为不同移动方向对应的集合;
规范化模块,用于对所述原始电路图中的元素进行规范化设置;
扩张模块,用于设定扩张基准点和扩张边界,根据所述扩张基准点和所述扩张边界对所述原始电路图进行扩张,得到扩张电路图;
压缩模块,用于设定压缩基准点,根据所述压缩基准点对所述扩张电路图进行压缩得到压缩电路图。
可选的是,所述元素包括元器件、端口、引线、标注、电源符号和地线符号中至少一种。
可选的是,所述规范化模块包括:
水平对齐单元,用于将所述原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;
竖直对齐单元,用于将所述原始电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐;
合并模块,用于将对齐的元器件所在的集合进行合并。
可选的是,所述装置还包括:
微调整模块,用于对所述压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
根据本发明的第三方面,提供了一种电子设备,包括前述的电路图布局的装置。
根据本发明的第四方面,提供了一种电子设备,包括处理器和存储器,所述存储器用于存储指令,所述指令控制所述处理器进行操作以执行前述的电路图布局的方法。
本发明的发明人发现,在现有技术中,存在合理化电路布局占用较多时间、降低工作效率的问题。本发明通过自动优化原始电路图的布局,不但可以减小电路布局的时间,而且使得电路图更加的美观,规范化,有利于电路图的可读性。因此,本发明所要实现的技术任务或者所要解决的技术问题是本领域技术人员从未想到的或者没有预期到的,故本发明是一种新的技术方案。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1是现有技术中原始电路图的一种实施方式的电路图;
图2是现有技术中优化图1电路图布局方式的一种实施方式的电路图;
图3是根据本发明电路图布局的方法的一种实施方式的流程图;
图4是根据本发明电路图划分集合方式的一种示意图;
图5是根据本发明两个元器件之间的相对距离示意图;
图6是本发明中原始电路图的一种实施方式的电路图;
图7是根据本发明中原始电路图经规范化之后的得到的效果图;
图8是根据本发明中图7扩张边界的效果示意图;
图9是根据本发明图8所示电路图进行处理得到的电路图;
图10是根据本发明图9所示电路图进行处理得到的电路图;
图11是根据本发明图10所示电路图进行处理得到的电路图;
图12是根据本发明图11所示电路图进行处理得到的电路图;
图13是根据本发明图12所示电路图进行处理得到的电路图;
图14是根据本发明图13所示电路图进行处理得到的电路图;
图15是根据本发明图7所示电路图中各元素坐标示意图;
图16是根据本发明电路图布局的装置的一种实施结构的方框原理图。
附图标记说明:
S1、W17、W8、W9、W20、P2、P3、S2、D3、W4、W3、W23、W24、N3、N4、D1、S3、W7、W32、W30、P2、D2、S4、W18、W21、W34、W35、W24、S5、P4、W2、I1、N1、N2、VP、W11、W12、W10、I3、I4、W19、I6、W5、W2、ENP、VM、NVB、V0、W1、P1、W13、W60、W61、R1-元素。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
为了解决现有技术中存在的合理化电路布局占用较多时间、降低工作效率的问题,提出了一种电路图布局的方法,如图3所示,包括如下步骤:
步骤S301,根据移动方向,将原始电路图中的所有元素划分为不同移动方向对应的集合。
其中,元素是指元器件、端口、引线、标注、电源符号、地线符号。其中元器件包括常见的模拟器件晶体管、电阻、电感、电容、三极管等,还包括常见的数字器件反相器,缓冲器,与非门,或非门,异或门,同或门,触发器等,以及由常见的模拟器件或数字器件构成的宏模块。
在本发明的一个具体实施例中,集合是指单个元素或者多个元素的组合,即一个元素可以视为一个集合,多个元素的任意组合也可以视为一个集合。其中不同的元素在移动方向发生变化时,其所在的集合也同样的发生变化,即任何元素都有4个(上、下、左、右)集合,集合是移动的最小单位。
在本发明的一个具体实施例中,根据移动方向,将原始电路图中的所有元素划分为不同移动方向对应的集合,如图4所示,如果向上移动,集合可以为集合1(S1),集合2(W17、W8、W9、W20、P2、P3)等;如果向下移动,其中集合可以为集合1(S5),集合2(D3、W4、W3、W23、W24、N3、N4)等;如果向左移动,其中集合可以为集合1(D1),集合2(S3、W20、W7、W32、W30、P2、N1、W60),如果向右移动,其中集合可以为集合1(D2),集合2(S4、W18、W21、W32、W35、W24、S5、P4、N4、W61);由这些集合可以看出向下移动的N4元素和向右移动的N4元素,虽然是相同的元素,但是因为移动方向不同,所以组成的集合不同,即每一个元素都有4个集合,这4个集合是随着移动方向变化而变化。
步骤S302,对原始电路图中的元素进行规范化设置。
具体为将原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;将所述电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐。
电路图的规范化调整是指将坐标在一定误差范围内的元器件对齐。对齐包括水平方向上的对齐和竖直方向上的对齐。水平方向上的对齐是对等高的元器件进行对齐,其中元器件的宽度可以相同,也可以不相同。例如元器件a的坐标为(X1a,Y1a)、(X2a,Y1a)、(X1a,Y2a)、(X2a,Y2a),元器件b的坐标为(X1b,Y1b)、(X2b,Y1b)、(X1b,Y2b)、(X2b,Y2b),当Y2a-Y1a=Y2b-Y1b,即元器件a和元器件b是等高器件,如果元器件b与元器件a对齐,元器件b对齐结果为的坐标为(X1b,Y1a)、(X2b,Y1a)、(X1b,Y2a)、(X2b,Y2a),如果元器件a与元器件b对齐,则元器件a对齐后的坐标为(X1a,Y1b)、(X2a,Y1b)、(X1a,Y2b)、(X2a,Y2b);竖直方向上的对齐是指等宽的元器件进行对齐,其中元器件的高度可以相同,也可以不相同。其中一定误差范围是指要求水平(竖直)方向上,两个元器件之间的相对距离不超过其高度(宽度)的a倍(0<a<1),其中a是用户可以设定的值。如图5所示,相对位置的距离为L,L的大小为元器件高度或者宽度的a倍(0<a<1)。对齐操作完成后,将对齐的元素所在的集合进行合并,即对集合进行移动时,合并的集合一起移动。
电路图的规范化调整还包括将对齐元器件所在的集合进行合并。为了更加清楚说明该步骤,通过水平方向的规范化进行说明。如果在对齐的过程中出现如图6所示的情况,即当移动集合1(W2、N2、引线VP、端口VP)时,会与W10所在的集合2相撞,此时会根据各个集合的坐标计算出集合2应移动的距离,然后移动集合2到相应的位置,最后移动集合1,使得集合N1和N2集合对齐。这只是一个实施例,并没有包含其他的情况,比如说集合2的上面有一个集合3,当移动集合2的时候会与集合3相撞,此时根据各个集合的坐标计算出集合2最大移动距离,如果最大移动距离大于要移动的距离,则移动集合2,然后移动集合1,达到对齐;如果最大距离小于移动的距离,计算出集合3要移动的距离,移动集合3到相应位置,再移动集合2最大移动距离到相应位置,最后移动集合1,这是一个递归的过程,这里虽然只列举了三个集合,有可能是4个集合,或者更多,通过递归的方式一次次移动集合,直到移动结束。当执行过规范化程序后,可以得到如图7所示的效果。
在一定误差范围内的元器件对齐后,将对齐的元器件所在的集合进行合并,如图7所示,将元器件N1和N2对齐后,会把元器件N1所在的集合和元器件N2做在的集合进行合并,这样在进行向上移动时,才会保证对齐元素始终处于对齐状态。同样向下向左向右移动时,也需要进行规范化设置。
步骤S303,设定扩张基准点和扩张边界,根据扩张基准点和扩张边界对原始电路图进行扩张,得到扩张电路图;
在对电路图进行整体扩张的时候,需要预先设定基准点,根据基准点判断集合要移动的方向。其中基准点是可以任意设定,例如基准点可以设置在原电路图的右下角,同样也可以设置在原电路图的中心点位置。然后根据基准点对电路图进行扩张,其中扩张包括向上边扩张,向下边扩张,向左边扩张,向右边扩张,这四个方向的扩张没有先后顺序。
本实施例中,对于集合的移动,移动的顺序由元素的坐标大小确定,移动时以整个集合为单位共同移动。集合是任何移动操作的最小单位。以向上移动为例,统计各个元素的坐标值,例如如果引线1的坐标为(x0,y0)、(x0、y1),其中y0的值是所有向上移动元素中y轴坐标的最大值,则最先移动引线1所在的集合。
进一步的说明,基准点是水平基准线和竖直基准线的交叉点,其中水平基准线是区分向上移动和向下移动的基准线,竖直基准线是区分向左移动和向右移动的基准线。
在本发明的一个具体实施例中,扩张顺序是向上扩张,向下扩张,向左扩张,向右扩张。还需预先设定扩张的最大边界,其中最大边界是根据原始电路图的大小进行放大的区域,如图8所示,这个区域是可以自行设定的,优选的扩张的最大边界是原始电路图的3倍,最外层边界区域,即元素的扩张的最大范围。在进行上下扩张时,首先确定上下扩张的元素,其中图中的水平基准线AA′是以元素的相对位置得出的,水平基准线AA′上面区域中称为向上移动的元素,水平基准线AA′线下面区域中的集合称为向下移动的元素,在移动这些元素时,实际移动的是相应元素所组成的集合,集合是移动的最小单位。
向上移动集合和向下移动集合是相互独立的,即向上的集合开始移动,每一个集合移动的过程中,不能超过与其它集合的最小相撞距离,即集合和集合之间的最小距离。其中向上移动集合时,向下移动的集合不发生变化。
在进行向上移动集合时,是以元素的相对位置进行排序移动集合的先后顺序,因为向上移动,所以会以元素的纵坐标为标准,即离上边界的距离大小,由图15可知,I1的坐标为(6835、-10280)、(6885、-10280)、(6835、-10230)、(6885、-10230);W19的坐标为(6860、-10320)、(6860、-10280);I3的坐标为(6265、-10380)、(6135、-10380)、(6265、-10330)、(6135、-10330),所以向上移动的元素从上到下的位置依次是I1、W19、I3和I4、W17和W20、I6、W18、W5、W2。第一次移动I1,其中I1就是一个集合,集合1(I1)移动完成后,结果如图9所示;移动完成后,第二次移动W19,因为W19和端口ENP、引线W1、元器件P1构成了一个集合,即集合2(W19、ENP、W1、P1),所以在移动W19时,以集合2的形式进行移动,结果如图9所示;移动完成后,第三次移动集合3(I3)和集合4(I4)合并的集合,结果如图9所示;移动完成后,第四次移动W17和W20,因为W17和W20以及P2、P3、W8、W9构成了一个集合,即集合5(W17、W20、P2、P3、W8、W9,以集合5的形式进行移动,结果如图9所示;移动完成后,第五次移动I6,其中I6就是一个集合,集合6移动完成后,结果如图9所示;移动完成后,第六次移动W18,因为W18和P4以及W12、W11、W10构成一个集合,即集合7(W18、P4、W12、W11、W10、W14、W13),以集合7的形式进行移动,其结果如图10所示;移动完成后,第七次移动W5,因为W5和W7、W6构成一个集合,即集合8(W5、W7、W6),以集合7的形式进行移动,结果如图10所示;移动结束后,第八次移动W2,因为移动W2和R1构成一个集合,即集合9(W2、R1),以集合9的形式进行移动,结果如图10所示;向上的移动的集合结束。
当向上移动集合结束后,再进行向下移动,其次进行向左移动,最后进行向右移动,扩张结束。其中向左和向右移动的方法和向上和向下移动的方法一样,其元素左右分布如图11所示,由各个元素的相对位置确定移动的顺序,其中移动顺序是以元素的X坐标大小进行确定的。然后通过相应元素组成的集合的形式进行移动,直至每一个集合都移动完成,电路图的扩张结束,其最终结果如图12所示。
步骤S304,设定压缩基准点,根据压缩基准点对扩张电路图进行压缩得到压缩电路图。
对电路图进行整体压缩的时,预先设定一个基准点,其中此处的基准点可以和步骤S303中的基准点相同,也可以和S303中的基准点不同。压缩包括电路图向下压缩,向上压缩,向左压缩,向右压缩,四个方向的压缩没有先后顺序。首先确定一个基准点,其中此基准点可以是中心点,也可以是该扩张区域中的任何一点,然后确定元素的各个方向的相对位置,进而确定移动的先后顺序。例如向下移动,确定相对于参考点的向下移动元素,然后根据向下移动元素的相对坐标,即根据Y轴的坐标确定向下移动的先后顺序,当完成向下移动后,再进行其他方向的压缩,直至完成各个方向的压缩,其结果如图13所示。
上述扩张和压缩是指元素引线的移动、伸长、缩短以及其他元素(即除元素引线之外)的移动。其中引线的移动、伸长和缩短是指上下移动时,竖直方向的引线伸长、缩短或移动,水平方向的引线移动;左右移动时,水平方向的引线伸长、缩短或移动,竖直方向的引线移动。其中其他元素(即除元素引线之外)的移动是指元素的形状大小不变,变化的只是元素的坐标位置。扩张和压缩完成后,电路图的连接形状不发生变化,变化的只是各个引线的长度。例如,如果是T型引线,通过扩张和压缩后仍是T型引线,不会变化为L型引线或者其他型状的引线。
在发明的一个具体实施例中,最小相撞距离是指没有公共端点的两个元素之间的最短距离,或引线的最小长度。
进一步的,对于具有特殊结构的电路图,本发明方法还可以包括:对压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
其中包括通过各个元素的相对坐标,确定其位置是否合适,通过递归和迭代的方式进行移动不合适的元素。其中一种情况如图13所示,其中MOS晶体管N3没有在差分对MOS晶体管N1和N2的中间位置,通过对局部特殊结构进行微调整,最终结果如图14所示。
本发明还提供了一种电路图布局的装置,图16是根据本发明的电路图布局的装置的一种实施结构的方框原理图,该装置160包括划分模块161、规范化模块162、扩张模块163和压缩模块164。
上述划分模块161用于将根据移动方向,将所述原始电路图中的所有元素划分为不同移动方向对应的集合。
上述规范化模块162用于对原始电路图中每一集合内的元素进行规范化设置。
上述扩张模块163用于设定扩张基准点和扩张边界,根据所述扩张基准点和所述扩张边界对所述原始电路图进行扩张,得到扩张电路图。
上述压缩模块164用于设定压缩基准点,根据所述压缩基准点对所述扩张电路图进行压缩得到压缩电路图。
其中,元素包括元器件、端口、引线、标注、电源符号和地线符号中至少一种。
进一步地,所述规范化模块包括水平对齐单元、竖直对齐单元和合并模块,该水平对齐单元用于将原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;该竖直对齐单元用于将原始电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐;该合并模块用于将对齐的元器件所在的集合进行合并。
具体的,该装置150还包括微调整模块,该微调整模块用于对压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
本发明还提供了一种电子设备,在一方面,该电子设备包括前述的电路图布局的装置160。
在另一方面,该电子设备包括存储器和处理器,其中,存储器用于存储指令,该指令控制处理器进行操作以执行前述的电路图布局的方法。
该处理器例如可以是中央处理器CPU、微处理器MCU等。该存储器例如包括ROM(只读存储器)、RAM(随机存取存储器)、诸如硬盘的非易失性存储器等。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言-诸如Smalltalk、C++等,以及常规的过程式编程语言-诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络-包括局域网(LAN)或广域网(WAN)-连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。对于本领域技术人员来说公知的是,通过硬件方式实现、通过软件方式实现以及通过软件和硬件结合的方式实现都是等价的。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种电路图布局的方法,其特征在于,包括:
根据移动方向,将原始电路图中的所有元素划分为不同移动方向对应的集合;
对所述原始电路图中的元素进行规范化设置;
设定扩张基准点和扩张边界,根据所述扩张基准点和所述扩张边界对所述原始电路图进行扩张,得到扩张电路图;
设定压缩基准点,根据所述压缩基准点对所述扩张电路图进行压缩得到压缩电路图。
2.根据权利要求1所述的方法,其特征在于,所述元素包括元器件、端口、引线、标注、电源符号和地线符号中至少一种。
3.根据权利要求1所述的方法,其特征在于,所述对所述原始电路图中的元素进行规范化设置具体为:
将所述原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;
将所述原始电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐;
将对齐的元器件所在的集合进行合并。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
对所述压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
5.一种电路图布局的装置,其特征在于,包括:
划分模块,用于根据移动方向,将所述原始电路图中的所有元素划分为不同移动方向对应的集合;
规范化模块,用于对所述原始电路图中的元素进行规范化设置;
扩张模块,用于设定扩张基准点和扩张边界,根据所述扩张基准点和所述扩张边界对所述原始电路图进行扩张,得到扩张电路图;
压缩模块,用于设定压缩基准点,根据所述压缩基准点对所述扩张电路图进行压缩得到压缩电路图。
6.根据权利要求5所述的装置,其特征在于,所述元素包括元器件、端口、引线、标注、电源符号和地线符号中至少一种。
7.根据权利要求5所述的装置,其特征在于,所述规范化模块包括:
水平对齐单元,用于将所述原始电路图中坐标在设定误差范围内的等高元器件在水平方向上进行对齐;
竖直对齐单元,用于将所述原始电路图中坐标在设定误差范围内的等宽元器件在竖直方向上进行对齐;
合并模块,用于将对齐的元器件所在的集合进行合并。
8.根据权利要求5所述的装置,其特征在于,所述装置还包括:
微调整模块,用于对所述压缩电路图内的局部特殊结构进行微调整,得到优化电路图。
9.一种电子设备,其特征在于,包括权利要求5-8中任一项所述的电路图布局的装置。
10.一种电子设备,其特征在于,包括处理器和存储器,所述存储器用于存储指令,所述指令控制所述处理器进行操作以执行权利要求1-4中任一项所述的电路图布局的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610530462.3A CN106227914B (zh) | 2016-07-07 | 2016-07-07 | 一种电路图布局的方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610530462.3A CN106227914B (zh) | 2016-07-07 | 2016-07-07 | 一种电路图布局的方法、装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106227914A true CN106227914A (zh) | 2016-12-14 |
CN106227914B CN106227914B (zh) | 2020-05-19 |
Family
ID=57519502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610530462.3A Active CN106227914B (zh) | 2016-07-07 | 2016-07-07 | 一种电路图布局的方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106227914B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109815535A (zh) * | 2018-12-18 | 2019-05-28 | 北京金百泽科技有限公司 | 一种pcb素材图形对象整体对齐的方法及装置 |
CN110969918A (zh) * | 2019-11-29 | 2020-04-07 | 广西师范大学 | 一种学生电学实验接线行为过程的再现方法及系统 |
CN115796108A (zh) * | 2022-11-17 | 2023-03-14 | 武汉品致汽车技术有限公司 | 一种多车型互动电路图合并开发方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101137989A (zh) * | 2005-03-08 | 2008-03-05 | 富士胶片株式会社 | 图像处理方法、图像处理器、绘图系统和程序 |
US20080127005A1 (en) * | 2006-09-07 | 2008-05-29 | Synopsys, Inc. | Method of Correlating Silicon Stress to Device Instance Parameters for Circuit Simulation |
CN101458442A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 布局、光掩模版的制作及图形化方法 |
CN102113087A (zh) * | 2008-04-14 | 2011-06-29 | 洛克企业有限公司 | 切割集成电路的系统和方法 |
-
2016
- 2016-07-07 CN CN201610530462.3A patent/CN106227914B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101137989A (zh) * | 2005-03-08 | 2008-03-05 | 富士胶片株式会社 | 图像处理方法、图像处理器、绘图系统和程序 |
US20080127005A1 (en) * | 2006-09-07 | 2008-05-29 | Synopsys, Inc. | Method of Correlating Silicon Stress to Device Instance Parameters for Circuit Simulation |
CN101458442A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 布局、光掩模版的制作及图形化方法 |
CN102113087A (zh) * | 2008-04-14 | 2011-06-29 | 洛克企业有限公司 | 切割集成电路的系统和方法 |
Non-Patent Citations (2)
Title |
---|
JEEHONG YANG 等: "A Lossless Circuit Layout Image Compression Algorithm for Maskless Lithography Systems", 《2010 DATA COMPRESSION CONFERENCE》 * |
杨峥嵘 等: "电路图的自动生成技术", 《计算机辅助设计与图形学学报》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109815535A (zh) * | 2018-12-18 | 2019-05-28 | 北京金百泽科技有限公司 | 一种pcb素材图形对象整体对齐的方法及装置 |
CN109815535B (zh) * | 2018-12-18 | 2023-08-22 | 北京金百泽科技有限公司 | 一种pcb素材图形对象整体对齐的方法及装置 |
CN110969918A (zh) * | 2019-11-29 | 2020-04-07 | 广西师范大学 | 一种学生电学实验接线行为过程的再现方法及系统 |
CN110969918B (zh) * | 2019-11-29 | 2021-07-13 | 广西师范大学 | 一种学生电学实验接线行为过程的再现方法及系统 |
CN115796108A (zh) * | 2022-11-17 | 2023-03-14 | 武汉品致汽车技术有限公司 | 一种多车型互动电路图合并开发方法 |
CN115796108B (zh) * | 2022-11-17 | 2024-02-20 | 武汉品致汽车技术有限公司 | 一种多车型互动电路图合并开发方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106227914B (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106227914A (zh) | 一种电路图布局的方法、装置及电子设备 | |
CN103366028B (zh) | 一种现场可编程门阵列芯片布局方法 | |
CN109783949A (zh) | 一种基于bim的外脚手架智能设计方法 | |
CN103329182B (zh) | 用于人工指令系统的碰撞避免系统和方法 | |
JP6254190B2 (ja) | 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示 | |
US20150138040A1 (en) | Multivision display control device and multivision system | |
CN109451532A (zh) | 一种基站位置的核查方法及装置 | |
CN110765516B (zh) | 一种铁路信号室内布线方法 | |
CN102984716A (zh) | Td-lte系统的enb配置文件制作方法 | |
CN106844840B (zh) | 一种基于bim实现地铁车站快速建模的方法 | |
CN109634253A (zh) | 一种自动化流程控制方法及系统 | |
CN107480065A (zh) | 一种缺陷管理方法及设备 | |
CN106021632A (zh) | 基于拓扑关系变电站一次接线图生成全网图方法 | |
Almusharaf et al. | A performance-based design approach for early tall building form development | |
CN105089658B (zh) | 基于不确定度的地层对比方法及装置 | |
CN104715109A (zh) | 一种基于球干涉的汽车白车身焊点自动划分方法 | |
CN108573968B (zh) | 一种基于椭圆轨道的孔内源极栅极交替布线方法 | |
CN110390703A (zh) | 场馆座位图的生成方法、装置及电子设备 | |
CN103489217A (zh) | 基于柱系统的建筑物的建模方法 | |
KR101732314B1 (ko) | 거푸집 공사 시공성 반영 기반 구조 부재 설계 제어 방법 | |
CN109684754B (zh) | 一种异形版图中基于轨道的斜端口布线方法 | |
Fukushige et al. | Computer-aided design for product upgradability under geometric constraints | |
CN110727981B (zh) | 轻型钢结构的柱拼接节点的生成方法、装置存储介质 | |
JP2002038582A (ja) | 住宅の構造設計方法及び構造設計装置 | |
KR102066846B1 (ko) | 창호 유리 사이즈 산출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200518 Address after: 100095 1, 102, 2 building, 1 High Court Road, Haidian District, Beijing. Patentee after: Beijing core vision software technology Co., Ltd Address before: 100095, No. 2, building 1, Gao Li Lu, 201-308, Beijing, Haidian District Patentee before: BEIJING XINYUANJING SOFTWARE Co.,Ltd. |
|
TR01 | Transfer of patent right |