CN106206747A - 一种ono多晶硅间介质层结构及制备方法 - Google Patents
一种ono多晶硅间介质层结构及制备方法 Download PDFInfo
- Publication number
- CN106206747A CN106206747A CN201610833495.5A CN201610833495A CN106206747A CN 106206747 A CN106206747 A CN 106206747A CN 201610833495 A CN201610833495 A CN 201610833495A CN 106206747 A CN106206747 A CN 106206747A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- sio
- silicon nitride
- bottom oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 22
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 22
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 22
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 22
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 22
- 229910001845 yogo sapphire Inorganic materials 0.000 claims abstract description 22
- 238000007667 floating Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Abstract
本发明提供了一种提供了ONO多晶硅间介质层结构，其包括：浮栅；位于浮栅上的底层氧化层；位于底层氧化层上的氮化硅层；位于氮化硅层上的顶层氧化层；位于顶层氧化层上的控制栅；其中，底层氧化层的材料为Al2O3、Ta2O5或SiO2；和/或顶层氧化层的材料为Al2O3、Ta2O5或SiO2，但底层氧化层的材料和顶层氧化层的材料不能同时为SiO2。本发明可以在不降低其它性能的基础上提高GCR，从而提升叠栅flash器件编程和擦除能力。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种ONO多晶硅间介质层结构及制备方法。
背景技术
快闪存储器(Flash memory)是当前最常用的非易失存储器，已经被广泛使用，它是一种非常重要的半导体器件。
在F1ash器件中，两层多晶硅之间的介质层IPD(inter-poly dielectric)是影响器件质量的重要因素，同时也是其制备工艺技术难点之一。
目前常用的是氧化硅/氮化硅/氧化硅(ONO)叠层的概念。ONO叠层结构能实现高的临界电场和低的缺陷密度，多晶硅表面的一些薄弱点，由于电场增强效应，初始阶段有较大的漏电流流过.由于氮化硅中具有大量的电子陷阱，电子在氮化硅中迁移率极低，这些电子被氮化硅中的电子陷阱捕获，被捕获的电子降低了底氧中电场强度，对薄弱点起到了一种保护作用。由于ONO结构具有的这种自愈效应，因此能获得较高的临界电场强度和较低的缺陷密度。正因为此，(ONO)叠层在F1ash器件中作为多晶硅层间介质方面得到了广泛的应用。
请参阅图1，为flash叠栅存储单元的示意图，浮栅电压的计算公式如下：
VF＝(CCG*VCG+CD*VDS)/CT＝GCR*VCG+(CD/CT)*VDS
其中，CT＝CCG+CFG+CS+CD，GCR＝(CCG*/CT)，CCG＝kA/d，k为IPD介质层厚度，A为电极面积，d为电极间距离，S为源极，D为漏极。
对于叠栅flash器件来说，浮栅(FG)上的电压是通过IPD电容耦合得到，GCR(GateCoupling Ratio)是个很重要的参数，在同样的控制栅(CG)电压下，GCR越大，表示加到浮栅的电压越大，因此可以更有效的实现存储单元的编程和擦除操作。
因此，如果能够改变叠栅flash器件中的ONO结构，来增加GCR参数，从而能够显著提升叠栅flash器件变成和擦除能力。
发明内容
为了克服以上问题，本发明旨在提供一种新的ONO多晶硅间介质层结构，从而提高叠栅flash器件的编程和擦除能力。
为了达到上述目的，本发明提供了ONO多晶硅间介质层结构，其包括：
一浮栅；
位于浮栅上的底层氧化层；
位于底层氧化层上的氮化硅层；
位于氮化硅层上的顶层氧化层；
位于顶层氧化层上的控制栅；其中，
所述底层氧化层的材料为Al2O3、Ta2O5或SiO2；和/或所述顶层氧化层的材料为Al2O3、Ta2O5或SiO2，但底层氧化层的材料和顶层氧化层的材料不能同时为SiO2。
优选地，所述底层氧化层、所述氮化硅层和所述顶层氧化层的厚度的比例为1:(1～1.5):(1.5～2)。
优选地，所述底层氧化层的厚度为
优选地，所述氮化硅层的厚度为
优选地，所述顶层氧化层的厚度为
为了达到上述目的，本发明还提供了一种上述的ONO多晶硅间介质层结构的制备方法，其包括：
步骤01：提供一具有浮栅的衬底；
步骤02：在浮栅上沉积底层氧化层；
步骤03：在底层氧化层上沉积氮化硅层；
步骤04：在氮化硅层上沉积顶层氧化层；
步骤05：在氧化硅层上沉积控制栅；其中，所述底层氧化层的材料为Al2O3、Ta2O5或SiO2；和/或所述顶层氧化层的材料为Al2O3、Ta2O5或SiO2，但底层氧化层的材料和顶层氧化层的材料不能同时为SiO2。
优选地，所述步骤02中，采用原子层沉积法来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
优选地，所述步骤03中，采用低压气相沉积法来沉积氮化硅层。
优选地，所述步骤04中，采用原子层沉积法来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
本发明可以在不降低其它性能的基础上提高GCR，从而提升叠栅flash器件编程和擦除能力，反过来说，在相同GCR的情况下，可以增加介电层的厚度，从而达到改善数据保存能力(Data Retention)的目的。
附图说明
图1为flash叠栅存储单元的示意图
图2为本发明的一个较佳实施例的ONO多晶硅间介质层结构的截面结构示意图
图3为本发明的一个较佳实施例的ONO多晶硅间介质层结构的制备方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1-3和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图2，ONO多晶硅间介质层结构，包括：
一浮栅FG；
位于浮栅FG上的底层氧化层1O；
位于底层氧化层1O上的氮化硅层N；
位于氮化硅层N上的顶层氧化层2O；
位于顶层氧化层2O上的控制栅CG；其中，
底层氧化层1O的材料为Al2O3、Ta2O5或SiO2；和/或顶层氧化层2O的材料为Al2O3、Ta2O5或SiO2，但底层氧化层1O的材料和顶层氧化层2O的材料不能同时为SiO2。这样，关于底层氧化层1O和顶层氧化层2O的材料的组合就有8种，也即是本实施例的ONO结构也就有8种。
本实施例中，底层氧化层1O、氮化硅层N和顶层氧化层2O的厚度的比例可以为1:(1～1.5):(1.5～2)，底层氧化层1O的厚度可以为较佳的为 氮化硅层N的厚度可以为顶层氧化层2O的厚度可以为 例如，底层氧化层1O的厚度为氮化硅层N的厚度为顶层氧化层2O的厚度为
此外，请结合图2和图3，本实施例中还提供了一种ONO多晶硅间介质层结构的制备方法，其包括：
步骤01：提供一具有浮栅的衬底；
步骤02：在浮栅上沉积底层氧化层；
具体的，可以采用原子层沉积法(ALD)来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
步骤03：在底层氧化层上沉积氮化硅层；
具体的，可以采用低压气相沉积法(LPCVD)来沉积氮化硅层。
步骤04：在氮化硅层上沉积顶层氧化层；
具体的，可以采用原子层沉积法来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
步骤05：在氧化硅层上沉积控制栅。
表一列出了热氧化SiO2，LPCVD氮化硅层、ALD Al2O3和Ta2O5的介电常数K、K的中位数和介电强度。
| 薄膜材料 | 相对介电常数k | K的中位数 | 介电强度(MV/cm) |
| 热氧化SiO2 | 3.8～3.9 | 3.9 | 1-10 |
| LPCVD Si3N4 | 7.0～7.6 | 7.3 | 3-10 |
| ALD Al2O3 | 8.7～12 | 10.3 | ～7 |
| Ta2O5 | 15～25 | 20 | 1-6 |
浮栅电压的计算公式为：
VF＝(CCG*VCG+CD*VDS)/CT＝GCR*VCG+(CD/CT)*VDS
其中，CT＝CCG+CFG+CS+CD，GCR＝(CCG*/CT)，CCG＝kA/d，k为IPD介质层厚度，A为电极面积，d为电极间距离。
根据以上浮栅电压的计算公式和表一的数据，如果将SiO2替代成Al2O3，按照厚度和相对介电系数都取中位值估算，例如底层氧化硅厚度为55A，中间氮化硅厚度为60A，顶层氧化硅厚度为70A，则CCG电容提高约27％，若以Ta2O5计算，CCG电容提高39％，忽略CCG对总电容CT的影响，即计算出前者和后者相应的GCR分别提高了27％和39％。并且，通过比较介电强度，Al2O3和Ta2O5都可以与热氧化SiO2相匹配。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (9)
1.一种ONO多晶硅间介质层结构，其特征在于，包括：
一浮栅；
位于浮栅上的底层氧化层；
位于底层氧化层上的氮化硅层；
位于氮化硅层上的顶层氧化层；
位于顶层氧化层上的控制栅；其中，
所述底层氧化层的材料为Al2O3、Ta2O5或SiO2；和/或所述顶层氧化层的材料为Al2O3、Ta2O5或SiO2，但底层氧化层的材料和顶层氧化层的材料不能同时为SiO2。
2.根据权利要求1所述的ONO多晶硅间介质层结构，其特征在于，所述底层氧化层、所述氮化硅层和所述顶层氧化层的厚度的比例为1:(1～1.5):(1.5～2)。
3.根据权利要求1所述的ONO多晶硅间介质层结构，其特征在于，所述底层氧化层的厚度为
4.根据权利要求1所述的ONO多晶硅间介质层结构，其特征在于，所述氮化硅层的厚度为
5.根据权利要求1所述的ONO多晶硅间介质层结构，其特征在于，所述顶层氧化层的厚度为
6.一种权利要求1-5任意一项所述的ONO多晶硅间介质层结构的制备方法，其特征在于，包括：
步骤01：提供一具有浮栅的衬底；
步骤02：在浮栅上沉积底层氧化层；
步骤03：在底层氧化层上沉积氮化硅层；
步骤04：在氮化硅层上沉积顶层氧化层；
步骤05：在氧化硅层上沉积控制栅；其中，所述底层氧化层的材料为Al2O3、Ta2O5或SiO2；和/或所述顶层氧化层的材料为Al2O3、Ta2O5或SiO2，但底层氧化层的材料和顶层氧化层的材料不能同时为SiO2。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤02中，采用原子层沉积法来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
8.根据权利要求6所述的制备方法，其特征在于，所述步骤03中，采用低压气相沉积法来沉积氮化硅层。
9.根据权利要求6所述的制备方法，其特征在于，所述步骤04中，采用原子层沉积法来沉积Al2O3，或采用物理气相沉积或化学气相沉积法来沉积Ta2O5，或采用炉管热氧化工艺来沉积SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610833495.5A CN106206747A (zh) | 2016-09-20 | 2016-09-20 | 一种ono多晶硅间介质层结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610833495.5A CN106206747A (zh) | 2016-09-20 | 2016-09-20 | 一种ono多晶硅间介质层结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206747A true CN106206747A (zh) | 2016-12-07 |
Family
ID=58068212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610833495.5A Pending CN106206747A (zh) | 2016-09-20 | 2016-09-20 | 一种ono多晶硅间介质层结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206747A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113862673A (zh) * | 2021-09-30 | 2021-12-31 | 中国电子科技集团公司第四十八研究所 | 发动机叶片薄膜传感器用高温绝缘层及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1426095A (zh) * | 2001-12-12 | 2003-06-25 | 旺宏电子股份有限公司 | 在单一反应室中形成氧化层－氮化层－氧化层的方法 |
| US20080128784A1 (en) * | 2006-11-30 | 2008-06-05 | Jin-Hyo Jung | Flash memory device |
| CN103165613A (zh) * | 2011-12-12 | 2013-06-19 | 中国科学院微电子研究所 | 半导体存储器及其制造方法 |
-
2016
- 2016-09-20 CN CN201610833495.5A patent/CN106206747A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1426095A (zh) * | 2001-12-12 | 2003-06-25 | 旺宏电子股份有限公司 | 在单一反应室中形成氧化层－氮化层－氧化层的方法 |
| US20080128784A1 (en) * | 2006-11-30 | 2008-06-05 | Jin-Hyo Jung | Flash memory device |
| CN103165613A (zh) * | 2011-12-12 | 2013-06-19 | 中国科学院微电子研究所 | 半导体存储器及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113862673A (zh) * | 2021-09-30 | 2021-12-31 | 中国电子科技集团公司第四十八研究所 | 发动机叶片薄膜传感器用高温绝缘层及其制备方法 |
| CN113862673B (zh) * | 2021-09-30 | 2024-04-26 | 中国电子科技集团公司第四十八研究所 | 发动机叶片薄膜传感器用高温绝缘层及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10141322B2 (en) | Metal floating gate composite 3D NAND memory devices and associated methods | |
| CN100379002C (zh) | 非易失性半导体存储器件 | |
| US9064803B2 (en) | Split-gate flash memory exhibiting reduced interference | |
| US9245897B2 (en) | Flash memory device and related manufacturing method | |
| KR101892682B1 (ko) | 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스 | |
| US8154072B2 (en) | Nonvolatile semiconductor memory apparatus | |
| US9263319B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| CN104681498A (zh) | 存储器件及其制造方法 | |
| KR20100079176A (ko) | 이이피롬 소자 및 그 제조 방법 | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| CN106206747A (zh) | 一种ono多晶硅间介质层结构及制备方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| US20060163643A1 (en) | Double gate memory cell with improved tunnel oxide | |
| CN105097919B (zh) | 半浮栅晶体管结构及其制作方法 | |
| CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
| US20100255672A1 (en) | Method of manufacturing semiconductor device | |
| CN108140564A (zh) | 在存储器单元中形成多晶硅侧壁氧化物间隔件的方法 | |
| US20110018049A1 (en) | Charge trapping device and method for manufacturing the same | |
| CN106169479A (zh) | Sonos存储器及工艺方法 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| TW200411813A (en) | Fabrication of compact cell | |
| US20130248964A1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| KR101120475B1 (ko) | ＨｆＯ2 을 삽입한 저항변화 메모리 소자 및 그 제조방법 | |
| US8435856B2 (en) | Floating gate flash cell device and method for partially etching silicon gate to form the same | |
| TWI582963B (zh) | 記憶體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |
|
| WD01 | Invention patent application deemed withdrawn after publication |