CN106206731A - 具有虚设图案的半导体设备 - Google Patents

具有虚设图案的半导体设备 Download PDF

Info

Publication number
CN106206731A
CN106206731A CN201510310482.5A CN201510310482A CN106206731A CN 106206731 A CN106206731 A CN 106206731A CN 201510310482 A CN201510310482 A CN 201510310482A CN 106206731 A CN106206731 A CN 106206731A
Authority
CN
China
Prior art keywords
dummy pattern
equipment
carborundum
region
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510310482.5A
Other languages
English (en)
Inventor
李东兴
杨明宗
黃伟哲
洪建州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106206731A publication Critical patent/CN106206731A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种具有虚设图案的半导体设备。其包括：半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；碳化硅设备，位于所述半导体基底上的所述内部区域内；多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，其中所述多个第一虚设图案中的至少一个含有碳化硅；以及多个第二虚设图案，位于所述半导体基底上的所述外部区域内，其中所述第二虚设图案不含有碳化硅。本发明实施例，通过在中间环形区域设置含有碳化硅的第一虚设图案，因此能够缓解微负载效应。

Description

具有虚设图案的半导体设备
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种具有虚设图案的半导体设备。
背景技术
如现有技术中已知的，可以在MOS(metal oxide semiconductor，金属氧化物半导体)晶体管的沟道区域引入应力(stress)来增加载子迁移率，进而增强MOS晶体管的性能。一般地，对于NMOS设备，希望在源极至漏极方向的沟道区域引起拉伸应力(tensile stress)；对于PMOS设备，希望在源极至漏极方向的沟道区域引起压缩应力(compressive stress)。为了在MOS晶体管的沟道区中引起应力，在MOS设备的源区和漏区形成外延生长的应力源(stressor)。
但是，现有技术受到微负载效应(micro-loading effect)的影响。微负载效应的产生是由于单晶粒(single die)上外延生长的应力源的图案密度不同。微负载效应导致了高密度区和低密度区之间的外延生长速率的变化。由于增长速率不同，生成的应力源薄膜(film)的厚度变为非均匀。另外，在隔离的主动区(activeregion)中的外延应力源的位置一般不同于密集封装(densely packed)的主动区中的外延应力源的位置。如此，非均匀性可能改变外延应力源的应力水平，并且不利地影响设备性能。
相应地，在半导体工业中，对于提供改进的半导体设备和方法存在强烈的需要，该半导体设备和方法可用于缓解微负载效应并且同时克服现有技术的不足。
发明内容
有鉴于此，本发明实施例提供了一种具有虚设图案的半导体设备，可以在SiC(silicon carbide，碳化硅)的外延生长期间，缓解微负载效应。
本发明实施例提供了一种具有虚设图案的半导体设备，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，其中所述多个第一虚设图案中的至少一个含有碳化硅；以及
多个第二虚设图案，位于所述半导体基底上的所述外部区域内，其中所述第二虚设图案不含有碳化硅。
本发明实施例提供了一种具有虚设图案的半导体设备，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，其中所述多个第一虚设图案中的至少一个含有碳化硅；
其中，所述多个第一虚设图案包括：虚设多晶硅图案和碳化硅嵌入虚设扩散区域；其中所述虚设多晶硅图案和所述碳化硅嵌入虚设扩散区域以交替的方式设置于所述中间环形区域内。
其中，所述虚设多晶硅图案和所述碳化硅嵌入虚设扩散区域不发生重叠。
本发明实施例提供了一种具有虚设图案的半导体设备，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，并且所述多个第一虚设图案中的至少一个含有碳化硅；
其中，所述碳化硅设备为N沟道金属氧化物半导体晶体管。
本发明实施例提供了一种具有虚设图案的半导体设备，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，并且所述多个第一虚设图案中的至少一个含有碳化硅；
其中所述碳化硅设备作为混合信号电路、射频电路或模拟电路的电路组成部分。
本发明实施例提供了一种具有虚设图案的半导体设备，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；
多个胞状碳化硅嵌入虚设图案，位于所述半导体基底上的所述中间环形区域内；其中每个胞状碳化硅嵌入虚设图案除了没有接点以外，具有与所述碳化硅设备相同的结构；以及
多个胞状无碳化硅虚设图案，位于所述外部区域内。
其中，所述碳化硅设备被浅沟槽隔离进行电性隔离。
其中，所述碳化硅设备为N沟道金属氧化物半导体晶体管。
其中，所述碳化硅设备包括：栅极堆叠、N+源极扩散区域、N+漏极扩散区域和位于所述N+源极扩散区域和所述N+漏极扩散区域之间的N沟道。
其中，还包括：形成于所述N+源极扩散区域和所述N+漏极扩散区域之上的碳化硅应力源层。
其中，所述每个胞状碳化硅嵌入虚设图案包括：虚设栅极、虚设N+扩散区域、虚设N+扩散区域、以及碳化硅层，所述碳化硅层形成于所述虚设N+扩散区域和虚设N+扩散区域之上。
其中，所述碳化硅设备作为混合信号电路、射频电路或模拟电路的电路组成部分。
本发明实施例的有益效果是：
本发明实施例通过在中间环形区域添加SiC虚设图案，从而缓解SiC生长的微负载效应。
附图说明
图1是根据本发明第一实施例的SiC设备和SiC虚设图案的布局的俯视示意图；
图2是根据本发明第二实施例的SiC设备和SiC嵌入(SiC-embedded)虚设图案的布局的俯视示意图；
图3是沿图2的线I-I的横截面示意图；
图4是根据本发明第三实施例的SiC设备和SiC嵌入虚设图案的布局的俯视示意图；
图5是沿图4的线II-II的横截面示意图；
图6是根据本发明第四实施例的SiC设备和SiC嵌入虚设图案的布局的俯视示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明说明书和实施例中“SiC嵌入(SiC-embedded)虚设图案”是指虚设图案中嵌入了SiC。其中“胞状SiC嵌入虚设图案”是胞状的嵌入了SiC的虚设图案。
本发明关于具有SiC嵌入虚设图案(dummy pattern)围绕的改进的SiC设备。该SiC设备能够抵消或中和SiC的外延生长期间的微负载效应。该SiC设备可以作为混合信号电路、RF(radio frequency，射频)电路或模拟电路的电路组成部分。
图1是根据本发明第一实施例的SiC设备和SiC虚设图案的布局的俯视示意图。如图1所示，SiC设备100形成于基底1中的独立区域(isolated region)10内。基底1可以是硅基底、SOI(silicon-on-insulator，绝缘层上覆硅)基底或者其它适合的半导体基底。该SiC设备100可以包括但不限制于NMOS(N-channel metal-oxide-semiconductor，N沟道金属氧化物半导体)晶体管或者双极型晶体管。例如，该SiC设备100可以是NMOS晶体管，该SiC设备100包括栅极堆叠(gate stack)101，N+源极扩散区域(N+source diffusion region)102和N+漏极扩散区域(N+drain diffusion region)103。
P井12形成于基底1中的独立区域10中。其中SiC设备100是在P井12中制造的。N+源极扩散区域102和N+漏极扩散区域103均包括外延生成的SiC应力源层(SiC stressor layer)。STI(shallow trench isolation，浅沟槽隔离)14形成于基底1中并且电性隔离SiC设备100。
一般地，在源极区域和漏极区域中生长SiC应力源层之前的步骤包括：在半导体基底上形成栅极堆叠，在栅极堆叠的边墙(side wall)上形成衬垫(spacer)，以及在硅基底中沿栅极衬垫形成凹陷(recess)。然后，可以在凹陷外延生长SiC应力源层并退火。可以采用现有中已知的任何合适的方法形成SiC应力源层，例如选择性外延生长(Selective epitaxial growth，选择性外延生长)方法。
为了有效抵消SiC生长的微负载效应，添加多个SiC虚设图案20至中间环形区域300。中间环形区域300位于内部区域200和外部区域400之间，其中SiC设备100置于内部区域200中。SiC虚设图案20围绕SiC设备100。SiC虚设图案20为主动区域(active area)，该SiC虚设图案20与该SiC设备100的主动区域或者OD(oxide define，氧化物限定)区域一起定义。在这些主动区域中生长SiC的同时，在SiC设备的N+源极扩散区域102和N+漏极扩散区域103中生长SiC应力源层。
请参考图2和图3，图2是根据本发明第二实施例的SiC设备和SiC嵌入虚设图案的布局的俯视示意图；图3是沿图2的线I-I的横截面示意图。其中，相同的数字号码指示相同的区域、元件或者层。
如图2和图3所示，SiC设备100形成于基底1的P井12中。基底1可以是硅基底、SOI基底或者其它适合的半导体基底。根据第二实施例，SiC设备100可以包括但不限制于NMOS晶体管，该SiC设备100包括栅极堆叠101、N+源极扩散区域102和N+漏极扩散区域103。SiC应力源层102a形成于N+源极扩散区域102之上并且SiC应力源层103a形成于N+漏极扩散区域103之上。STI14形成于基底1中，以电性隔离SiC设备100。
在这个实施例中，在SiC设备100的周围，提供了多个SiC嵌入虚设扩散区域(SiC-embedded dummy fiffusion region)32和多个虚设多晶硅图案34。如图2所示，该多个SiC嵌入虚设扩散区域32和该多个虚设多晶硅图案34一起围绕该SiC设备100，并且以交替的方式布置该多个SiC嵌入虚设扩散区域32和该多个虚设多晶硅图案34，该布置类似于棋盘图案。但是，其它任何使得SiC嵌入虚设扩散区域32出现在SiC设备100的周围的布置也是可以使用的。
参考图3，为了有效抵消SiC生长的微负载效应，在每个SiC嵌入虚设扩散区域32中生长虚设SiC层32a。该虚设SiC层32a与SiC应力源层102a和103a同时生长。如图3所示，虚设多晶硅图案34是直接位于STI14的上面并且与SiC嵌入虚设扩散区域32不重叠。
如图2和3所示，多个SiC嵌入虚设扩散区域32和多个虚设多晶硅图案34是置于中间环形区域300中。该中间环形区域300位于内部区域200和外部区域400之间，其中SiC设备100置于内部区域200中。
在外部区域400中，提供了多个虚设多晶硅图案34和多个无SiC(SiC-free)虚设扩散区域36。术语“无SiC(SiC-free)”是指其中不包含SiC。在无SiC虚设扩散区域36中没有生长SiC。相似地，以交替的方式(但不是限制)布置虚设多晶硅图案34和无SiC虚设扩散区域36。每个虚设多晶硅图案形成于STI14上。类似地，在外部区域400中，虚设多晶硅图案34与无SiC虚设扩散区域36不发生重叠。
请参考图4和图5，图4是根据本发明第三实施例的SiC设备和SiC嵌入虚设图案的布局的俯视示意图；图5是沿图4的线II-II的横截面示意图。如图4所示，SiC设备100形成于基底1的P井12之中。基底1可以是硅基底、SOI基底或者其它合适的半导体基底。根据第三实施例，SiC设备100可以包括但不限制于NMOS晶体管，该SiC设备100包括栅极堆叠101，N+源极扩散区域102和N+漏极扩散区域103，以及N+源极扩散区域102和N+漏极扩散区域103之间的N沟道。SiC应力源层102a和103a分别形成于N+源极扩散区域102和N+漏极扩散区域103之上。STI14形成在基底1中并且电性隔离SiC设备100。
根据第三实施例，多个胞状(cell-like)SiC嵌入虚设图案332置于中间环形区域300中。其中，中间环形区域300位于内部区域200和外部区域400之间。SiC设备100可以置于内部区域200中。多个胞状无SiC虚设图案432置于外层区域400中。
在这个实施例中，同时制造胞状SiC嵌入虚设图案332和SiC设备100。因此，除了没有接点(contact)形成于胞状SiC嵌入虚设图案332之上外，每个胞状SiC嵌入虚设图案332可以具有与SiC设备100相同的结构。也就是说，每个胞状SiC嵌入虚设图案332具有虚设栅极301、虚设N+扩散区域302和虚设N+扩散区域303。SiC层302a和303a分别形成于虚设N+扩散区域302和虚设N+扩散区域303之上。
每个胞状无SiC虚设图案432置于外部区域400中，每个胞状无SiC虚设图案432除了没有接点和SiC层以外，具有和SiC设备100相同的结构。如图5所示，每个胞状无SiC虚设图案432具有虚设栅极401、虚设N+扩散区域402和虚设N+扩散区域403。在虚设N+扩散区域402和虚设N+扩散区域403之上并不形成SiC层。
图6是根据本发明第四实施例的SiC设备和SiC嵌入虚设图案的布局的俯视示意图。如图6所示，SiC设备100a形成于内部区域200中。多个胞状SiC嵌入虚设图案332a形成于环绕内部区域200的中间环形区域300中。多个胞状无SiC虚设图案432a形成于外部区域400中。
胞状SiC嵌入虚设图案332a可以与SiC设备100a同时制造。因此，除了胞状SiC嵌入虚设图案332a之上没有接点之外，每个胞状SiC嵌入虚设图案332a可以具有与SiC设备100a相同的结构。置于外部区域400中的每个胞状无SiC虚设图案432a除了没有接点和SiC层之外，可以具有与SiC设备100a相同的结构。
第四实施例体现在图6中的一个恰当的特性是：添加多个多晶硅虚设图案502至中间环形区域300中。在这个实施例中，这些多晶硅虚设图案502是置于STI14上并且位于胞状SiC嵌入虚设图案332a之间。通过添加这些多晶硅虚设图案502，可以改善多晶硅临界尺寸(critical dimension，CD)。
本发明实施例NMOS的周围的虚设图案中添加SiC，可以改进SiC设备的非均匀性，从而缓解微负载效应。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种具有虚设图案的半导体设备，其特征在于，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，其中所述多个第一虚设图案中的至少一个含有碳化硅；以及
多个第二虚设图案，位于所述半导体基底上的所述外部区域内，其中所述第二虚设图案不含有碳化硅。
2.一种具有虚设图案的半导体设备，其特征在于，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，其中所述多个第一虚设图案中的至少一个含有碳化硅；
其中，所述多个第一虚设图案包括：虚设多晶硅图案和碳化硅嵌入虚设扩散区域；其中所述虚设多晶硅图案和所述碳化硅嵌入虚设扩散区域以交替的方式设置于所述中间环形区域内。
3.如权利要求2所述的具有虚设图案的半导体设备，其特征在于，所述虚设多晶硅图案和所述碳化硅嵌入虚设扩散区域不发生重叠。
4.一种具有虚设图案的半导体设备，其特征在于，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，并且所述多个第一虚设图案中的至少一个含有碳化硅；
其中，所述碳化硅设备为N沟道金属氧化物半导体晶体管。
5.一种具有虚设图案的半导体设备，其特征在于，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；以及
多个第一虚设图案，位于所述半导体基底上的所述中间环形区域内，并且所述多个第一虚设图案中的至少一个含有碳化硅；
其中所述碳化硅设备作为混合信号电路、射频电路或模拟电路的电路组成部分。
6.一种具有虚设图案的半导体设备，其特征在于，包括：
半导体基底，所述半导体基底上具有位于内部区域和外部区域之间的中间环形区域；
碳化硅设备，位于所述半导体基底上的所述内部区域内；
多个胞状碳化硅嵌入虚设图案，位于所述半导体基底上的所述中间环形区域内；其中每个胞状碳化硅嵌入虚设图案除了没有接点以外，具有与所述碳化硅设备相同的结构；以及
多个胞状无碳化硅虚设图案，位于所述外部区域内。
7.如权利要求6所述的具有虚设图案的半导体设备，其特征在于，所述碳化硅设备被浅沟槽隔离进行电性隔离。
8.如权利要求6所述的具有虚设图案的半导体设备，其特征在于，所述碳化硅设备为N沟道金属氧化物半导体晶体管。
9.如权利要求8所述的具有虚设图案的半导体设备，其特征在于，所述碳化硅设备包括：栅极堆叠、N+源极扩散区域、N+漏极扩散区域和位于所述N+源极扩散区域和所述N+漏极扩散区域之间的N沟道。
10.如权利要求9所述的具有虚设图案的半导体设备，其特征在于，还包括：形成于所述N+源极扩散区域和所述N+漏极扩散区域之上的碳化硅应力源层。
11.如权利要求6所述的具有虚设图案的半导体设备，其特征在于，所述每个胞状碳化硅嵌入虚设图案包括：虚设栅极、虚设N+扩散区域、虚设N+扩散区域、以及碳化硅层，所述碳化硅层形成于所述虚设N+扩散区域和虚设N+扩散区域之上。
12.如权利要求6所述的具有虚设图案的半导体设备，其特征在于，所述碳化硅设备作为混合信号电路、射频电路或模拟电路的电路组成部分。
CN201510310482.5A 2014-06-11 2015-06-08 具有虚设图案的半导体设备 Withdrawn CN106206731A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/301,348 US20150364549A1 (en) 2014-06-11 2014-06-11 Semiconductor device with silicon carbide embedded dummy pattern
US14/301,348 2014-06-11

Publications (1)

Publication Number Publication Date
CN106206731A true CN106206731A (zh) 2016-12-07

Family

ID=52146118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510310482.5A Withdrawn CN106206731A (zh) 2014-06-11 2015-06-08 具有虚设图案的半导体设备

Country Status (3)

Country Link
US (1) US20150364549A1 (zh)
EP (1) EP2955756A1 (zh)
CN (1) CN106206731A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701810B (zh) * 2017-11-13 2020-08-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN113224160A (zh) * 2020-02-05 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
US10153265B1 (en) * 2017-08-21 2018-12-11 United Microelectronics Corp. Dummy cell arrangement and method of arranging dummy cells
CN111373847B (zh) * 2017-11-29 2024-05-14 大日本印刷株式会社 布线基板及布线基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477984A (zh) * 2007-12-31 2009-07-08 联发科技股份有限公司 用于减少微负载效应的半导体装置
US20110070701A1 (en) * 2009-09-18 2011-03-24 Semiconductor Manufacturing International (Shanghai) Corporation Integration scheme for strained source/drain cmos using oxide hard mask
US20110227188A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including dummy structures and methods of forming the same
US20140080296A1 (en) * 2012-09-18 2014-03-20 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477984A (zh) * 2007-12-31 2009-07-08 联发科技股份有限公司 用于减少微负载效应的半导体装置
US20110070701A1 (en) * 2009-09-18 2011-03-24 Semiconductor Manufacturing International (Shanghai) Corporation Integration scheme for strained source/drain cmos using oxide hard mask
US20110227188A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including dummy structures and methods of forming the same
US20140080296A1 (en) * 2012-09-18 2014-03-20 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701810B (zh) * 2017-11-13 2020-08-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN113224160A (zh) * 2020-02-05 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
EP2955756A1 (en) 2015-12-16
US20150364549A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
CN101477984B (zh) 用于减少微负载效应的半导体装置
CN106206731A (zh) 具有虚设图案的半导体设备
CN101217143B (zh) 半导体器件以及制造方法
TW201032312A (en) Method for forming integrated circuit structure
US8823132B2 (en) Two-portion shallow-trench isolation
TW200505018A (en) Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP2007509503A5 (zh)
KR100825809B1 (ko) 스트레인층을 갖는 반도체 소자의 구조 및 그 제조 방법
US9419104B2 (en) Semiconductor device and method of manufacturing the same
TW200515474A (en) Semiconductor device and fabrication method thereof
TW200620489A (en) Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
ATE455370T1 (de) Siliziumeinrichtung auf si:c-oi und sgoi und herstellungsverfahren
JP2008511169A (ja) 非対称半導体装置の性能を向上させる方法及び装置
TW201612958A (en) Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
TW200603244A (en) Semiconductor device
US8987082B2 (en) Method of making a semiconductor device using sacrificial fins
CN107425057A (zh) 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法
US20130095619A1 (en) Performance and reducing variation of narrow channel devices
TW200614506A (en) Semiconductor device and production methods therefor
CN106257633A (zh) 具有结泄漏减少的半导体结构
CN109300789A (zh) 半导体结构及其形成方法
CN106910713A (zh) 半导体装置及其制造方法
US8975700B2 (en) Semiconductor device having a trench isolation structure
US9570584B2 (en) Semiconductor structure and manufacturing method thereof
CN103311246B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20161207

WW01 Invention patent application withdrawn after publication