CN106206680A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN106206680A
CN106206680A CN201510245423.4A CN201510245423A CN106206680A CN 106206680 A CN106206680 A CN 106206680A CN 201510245423 A CN201510245423 A CN 201510245423A CN 106206680 A CN106206680 A CN 106206680A
Authority
CN
China
Prior art keywords
active area
graphene
certain embodiments
semiconductor device
inner grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510245423.4A
Other languages
English (en)
Other versions
CN106206680B (zh
Inventor
林孟佑
林时彦
李嗣涔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106206680A publication Critical patent/CN106206680A/zh
Application granted granted Critical
Publication of CN106206680B publication Critical patent/CN106206680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13088—Graphene Nanoribbon Field-Effect Transistor [GNRFET]

Abstract

本发明提供了半导体器件及其形成方法。该半导体器件包括：衬底；第一有源区，位于衬底上方；第二有源区，位于衬底上方；石墨烯沟道，位于第一有源区和第二有源区之间；以及第一面内栅极。在一些实施例中，石墨烯沟道、第一面内栅极、第一有源区和第二有源区包括石墨烯。本发明还提供了由单个石墨烯层形成第一面内栅极、第一有源区、第二有源区和石墨烯沟道的方法。

Description

半导体器件及其形成方法
技术领域
本发明涉及集成电路器件，更具体地，涉及半导体器件及其形成方法。
背景技术
在诸如晶体管的半导体器件中，在对器件的栅极施加足够的电压或偏压后，电流流过源极区和漏极区之间的沟道区。当电流流过沟道区时，通常认为晶体管处于“导通”状态，并且当电流未流过沟道区时，通常认为晶体管处于“断开”状态。
发明内容
为了解决现有技术中存在的问题，本发明提供了一种半导体器件，包括：衬底；第一有源区，位于所述衬底上方；第二有源区，位于所述衬底上方；石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；以及第一面内栅极，接近所述第一侧。
在上述半导体器件中，所述半导体器件包括：第二面内栅极，接近所述第二侧。
在上述半导体器件中，其中，所述第一面内栅极包括石墨烯。
在上述半导体器件中，其中，所述第一有源区和所述第二有源区中的至少一种包括石墨烯。
在上述半导体器件中，其中，所述第一有源区、所述第二有源区和所述第一面内栅极中的至少一种包括：金、铜和镍中的至少一种。
在上述半导体器件中，所述半导体器件包括：底栅极，位于所述衬底下方。
在上述半导体器件中，其中，所述石墨烯沟道具有约5微米至约75微米的沟道长度。
在上述半导体器件中，其中，所述石墨烯沟道具有约1微米至约25微米的沟道宽度。
在上述半导体器件中，其中，所述石墨烯沟道具有约1埃至约500埃的沟道高度。
在上述半导体器件中，所述半导体器件包括：介电层，位于所述衬底和所述石墨烯沟道之间。
在上述半导体器件中，其中，所述衬底包括硅，并且所述介电层包括氧化硅。
根据本发明的另一方面，提供了一种半导体器件，包括：衬底；第一有源区，位于所述衬底上方；第二有源区，位于所述衬底上方；石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；以及第一面内栅极，接近所述第一侧，所述第一面内栅极包括石墨烯。
在上述半导体器件中，所述半导体器件包括：第二面内栅极，接近所述第二侧，所述第二面内栅极包括石墨烯。
在上述半导体器件中，所述半导体器件包括：底栅极，位于所述衬底下方。
在上述半导体器件中，其中，所述石墨烯沟道具有约5微米至约75微米的沟道长度。
在上述半导体器件中，其中，所述石墨烯沟道具有约1微米至约25微米的沟道宽度。
在上述半导体器件中，其中，所述石墨烯沟道具有约1埃至约500埃的沟道高度。
在上述半导体器件中，其中，所述第一有源区和所述第二有源区中的至少一种包括石墨烯。
根据本发明的又一方面，提供了一种半导体器件，包括：衬底；第一有源区，位于所述衬底上方，所述第一有源区包括石墨烯；第二有源区，位于所述衬底上方，所述第二有源区包括石墨烯；石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；第一面内栅极，接近所述第一侧，所述第一面内栅极包括石墨烯；以及第二面内栅极，接近所述第二侧，所述第二面内栅极包括石墨烯。
在上述半导体器件中，其中，所述第一有源区、所述第二有源区、所述石墨烯沟道、所述第一面内栅极和所述第二面内栅极中的至少一种具有约1埃至约500埃的厚度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的半导体器件的自顶向下视图。
图2示出了根据一些实施例的半导体器件的截面图。
图3示出了根据一些实施例的半导体器件的自顶向下视图。
图4示出了根据一些实施例的半导体器件的截面图。
图5是根据一些实施例的示出制造半导体器件的方法的流程图。
图6示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图7示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图8示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图9示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图10示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图11示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图12示出了根据一些实施例的处于制造阶段的半导体器件的截面图。
图13示出了根据一些实施例的处于制造阶段的半导体器件的自顶向下视图。
图14是根据一些实施例的示出制造半导体器件的方法的流程图。
图15是根据一些实施例的示出制造半导体器件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
本文中提供了用于形成半导体器件的一种或多种技术以及由此形成的产生的结构。本发明的一些实施例具有以下特征和/或优势的一个或组合。
根据一些实施例，半导体器件包括位于第一有源区和第二有源区之间的石墨烯沟道。在一些实施例中，石墨烯沟道包括接近第一面内栅极的第一侧和接近第二面内栅极的第二侧。在一些实施例中，第一面内栅极和第二面内栅极中的至少一种包括镍、铜、金等的至少一种。在另一实施例中，第一面内栅极、第二面内栅极、第一有源区和第二有源区中的至少一种包括石墨烯。在一些实施例中，通过由石墨烯形成第一面内栅极、第二面内栅极、第一有源区和第二有源区中的至少一种，石墨烯沟道与第一面内栅极、第二面内栅极、第一有源区和第二有源区中的至少一种之间的高度差减小。在一些实施例中，用石墨烯代替第一面内栅极、第二面内栅极、第一有源区和第二有源区中的至少一种简化了用于半导体器件的制造工艺。
图1和图3是根据一些实施例的半导体器件100的自顶向下视图，而图2和图4是根据一些实施例的半导体器件100的截面图。转到图1和图2，其中，图2示出了根据一些实施例的沿着图1中的线1-1截取的半导体器件100的截面图。如图2所示，在一些实施例中，在衬底102上方形成介电层104。在一些实施例中，衬底102包括硅、锗、碳等的至少一种。在一些实施例中，衬底102包括硅。在一些实施例中，衬底102包括外延层、绝缘体上硅(SOI)结构、晶圆和由晶圆形成的管芯中的至少一种。在一些实施例中，衬底102具有第一厚度130。在一些实施例中，第一厚度130介于约350微米至约525微米之间。在一些实施例中，介电层104包括氧化物、氮化物等的至少一种。在一些实施例中，介电层104包括诸如SiO2的氧化硅。在一些实施例中，介电层104包括外延层、绝缘体上硅(SOI)结构、晶圆和由晶圆形成的管芯中的至少一种。在一些实施例中，介电层104具有第二厚度132。在一些实施例中，第二厚度132介于约10纳米至约300纳米之间。
在一些实施例中，半导体器件100包括第一有源区106和第二有源区108。在一些实施例中，第一有源区106和第二有源区108中的至少一种包括源极和漏极中的至少一种。在一些实施例中，第一有源区106包括第一导电类型和第二导电类型中的至少一种。在一些实施例中，第二有源区108包括第一导电类型和第二导电类型中的至少一种。在一些实施例中，第一导电类型包括n型和p型中的至少一种。在一些实施例中，当第二导电类型包括p型时，第一导电类型包括n型，而当第一导电类型包括p型时，第二导电类型包括n型。在一些实施例中，第一有源区106和第二有源区108中的至少一种具有第三厚度134。在一些实施例中，第三厚度134介于约50纳米至约100纳米之间。
在一些实施例中，在衬底102上方形成石墨烯沟道110。在一些实施例中，在介电层104上方形成石墨烯沟道110。在一些实施例中，石墨烯沟道110包括石墨烯。在一些实施例中，石墨烯沟道110包括约70％的石墨烯至约90％的石墨烯。在一些实施例中，石墨烯沟道110位于第一有源区106和第二有源区108之间。在一些实施例中，石墨烯沟道110具有第一侧112和第二侧114。如图1所示，在一些实施例中，石墨烯沟道110具有沟道长度136。在一些实施例中，沟道长度136介于约5微米至约75微米之间。在一些实施例中，沟道长度136介于约25微米至约35微米之间。如图2所示，在一些实施例中，石墨烯沟道110具有沟道宽度138。在一些实施例中，沟道宽度138介于约1微米至约25微米之间。在一些实施例中，沟道宽度138介于约5微米至约15微米之间。在一些实施例中，石墨烯沟道110具有沟道高度140。在一些实施例中，沟道高度140介于约1埃至约500埃之间。
在一些实施例中，半导体器件100包括第一面内栅极116和第二面内栅极118中的至少一种。在一些实施例中，面内栅极116、118的至少一种作为栅极的电极位于相同的平面或层内，其执行诸如施加偏压的选通(gating)功能。在一些实施例中，面内栅极116、118的至少一种对半导体器件100施加第一偏压和第二偏压中的至少一种。在一些实施例中，面内栅极116、118的至少一种与石墨烯沟道110、第一有源区106和第二有源区108中的至少一种位于相同的平面内。在一些实施例中，面内栅极116、118的至少一种接近石墨烯沟道110的第一侧112和第二侧114中的至少一个。在一些实施例中，第一面内栅极116接近石墨烯沟道110的第一侧112，而第二面内栅极118接近石墨烯沟道110的第二侧114。在一些实施例中，第一面内栅极116连接至第二面内栅极118。在一些实施例中，面内栅极116、118的至少一种包括镍、铜、石墨烯、金等的至少一种。在一些实施例中，通过将面内栅极116、118的至少一种设置在与石墨烯沟道110、第一有源区106和第二有源区108中的至少一种相同的平面内，利用面内栅极116、118的至少一种改进了半导体器件100的电子迁移率。在一些实施例中，面内栅极116、118的至少一种用于调节石墨烯沟道110的费米能级。在一些实施例中，通过施加面内栅极116、118，调节漏电流特性的底栅极112将产生不同的掺杂结果。
如图2所示，在一些实施例中，半导体器件100包括底栅极112。在一些实施例中，底栅极112位于衬底102下方。在一些实施例中，底栅极112向半导体器件100施加第三偏压。在一些实施例中，底栅极包括镍、铜、金等的至少一种。
转到图3和图4，其中，图4示出了根据一些实施例的沿着图3中的线3-3截取的半导体器件100的截面图。在一些实施例中，第一面内栅极116、第二面内栅极118、第一有源区106、第二有源区108和石墨烯沟道110中的至少一种包括石墨烯。在一些实施例中，第一面内栅极116、第二面内栅极118、第一有源区106、第二有源区108和石墨烯沟道110中的至少一种由石墨烯层形成。在一些实施例中，通过蚀刻石墨烯层形成第一面内栅极116、第二面内栅极118、第一有源区106、第二有源区108和石墨烯沟道110中的至少一种。在一些实施例中，第一面内栅极116、第二面内栅极118、第一有源区106、第二有源区108和石墨烯沟道110中的至少一种由堆叠在第二石墨烯层上方的第一石墨烯层形成(未示出)。在一些实施例中，第一面内栅极116、第二面内栅极118、第一有源区106和第二有源区108中的至少一种具有第四厚度402。在一些实施例中，第四厚度402介于约1埃至约500埃之间。在一些实施例中，第四厚度402与沟道高度140基本相同。在一些实施例中，由单个石墨烯层形成第一面内栅极116、第二面内栅极118、第一有源区106和第二有源区108中的至少一种减小了石墨烯沟道110与第一面内栅极116、第二面内栅极118、第一有源区106和第二有源区108中的至少一种之间的高度差。在一些实施例中，由相同石墨烯层形成第一面内栅极116、第二面内栅极118、第一有源区106和第二有源区108中的至少一种简化了用于半导体器件100的制造工艺。
转到图5，根据一些实施例，提供了形成半导体器件100的方法500。在步骤502中，如图6所示，在衬底102上方形成介电层104。在一些实施例中，衬底102和介电层104中的至少一种包括硅和氧化硅中的至少一种。在步骤504中，如图7所示，诸如通过沉积在介电层104上方形成碳层520。在一些实施例中，碳层520是非晶碳层。在一些实施例中，通过溅射工艺沉积碳层520。在一些实施例中，溅射工艺包括射频(RF)溅射工艺。在一些实施例中，通过约50瓦至约150瓦的等离子体功率沉积碳层520，并且持续时间为约5分钟至约20分钟。在一些实施例中，通过90瓦的等离子体功率沉积碳层520，并且持续时间为11分钟。在一些实施例中，碳层520具有第五厚度524。在一些实施例中，第五厚度524介于约10纳米至约500纳米之间。
在步骤506中，如图8所示，诸如通过沉积形成金属层522。在一些实施例中，金属层522包括镍、铜等的至少一种。在一些实施例中，金属层522具有第六厚度526。在一些实施例中，第六厚度526介于约50纳米至约500纳米之间。在一些实施例中，通过介于约20瓦至约80瓦之间的等离子体功率沉积金属层522。在一些实施例中，在将形成石墨烯的碳层520上沉积金属层522。在步骤508中，如图9所示，实施退火工艺530。在一些实施例中，在介于约750℃至约1200℃之间的温度下实施退火工艺530。在一些实施例中，实施退火工艺530约10分钟至约20分钟。在一些实施例中，实施第二退火工艺。在一些实施例中，在退火工艺期间，将碳层520转变为石墨烯层532、534的至少一种。如图10所示，在一些实施例中，第一石墨烯层532形成在金属层522的底面536上，而第二石墨烯层534形成在金属层522的顶面538上。在一些实施例中，第一石墨烯层532具有第七厚度540。在一些实施例中，第二石墨烯层534具有第八厚度542。在一些实施例中，第七厚度540和第八厚度542中的至少一个介于约1埃至约500埃之间。
在步骤510中，如图11所示，去除金属层522和第二石墨烯层534中的至少一种。在一些实施例中，通过用酸溶液处理金属层522来去除金属层522。在一些实施例中，酸溶液包括约10％的盐酸。在一些实施例中，通过氧等离子体工艺去除位于金属层522的顶面538上的第二石墨烯层534。如图12所示，在一些实施例中，在已经去除金属层522之后，第二石墨烯层534沉积在第一石墨烯层532上。在一些实施例中，第二石墨烯层534被舍弃。在步骤512中，形成第一有源区106、第二有源区108、第一面内栅极116、第二面内栅极118和石墨烯沟道110中的至少一种。如图13的半导体器件100的自顶向下视图所示，在一些实施例中，蚀刻石墨烯层532、534的至少一种以限定第一有源区106、第二有源区108、第一面内栅极116、第二面内栅极118和石墨烯沟道110中的至少一种。
转到图14，根据一些实施例，提供了形成半导体器件100的方法1400。在步骤1402中，诸如通过沉积，在衬底102和介电层104中的至少一种上方形成碳层520。在一些实施例中，碳层520是非晶碳层。在步骤1404中，在碳层520上形成图案。在一些实施例中，通过光刻工艺形成图案。在一些实施例中，通过光刻胶限定图案。在步骤1406中，在图案上方沉积金属层522。在一些实施例中，通过溅射工艺形成金属层522。在一些实施例中，金属层522包括铜、镍、金等的至少一种。
在步骤1408中，对金属层522实施剥离工艺。在一些实施例中，去除金属层522下方的光刻胶以及光刻胶下方的金属层522。在一些实施例中，通过溶剂去除光刻胶。在一些实施例中，溶剂是盐酸和硝酸铁中的至少一种。在步骤1410中，形成第一石墨烯层532和第二石墨烯层534中的至少一种。在一些实施例中，通过退火工艺形成第一石墨烯层532和第二石墨烯层534中的至少一种。在一些实施例中，在介于约750℃至约1200℃之间的温度下实施退火工艺。在一些实施例中，实施退火工艺约10分钟至约20分钟。在一些实施例中，第一石墨烯层532位于介电层104和金属层522之间。在一些实施例中，通过来自碳层520的碳物质的分离和沉淀中的至少一种来产生第一石墨烯层532和第二石墨烯层534中的至少一种。在步骤1412中，去除第二石墨烯层534和金属层522中的至少一种。在一些实施例中，通过蚀刻工艺和浸没在诸如盐酸或硝酸铁的溶剂中的至少一种去除金属层522。在一些实施例中，通过氧等离子体工艺去除第二石墨烯层534。在步骤1414中，形成第一有源区106、第二有源区108、第一面内栅极116、第二面内栅极118和石墨烯沟道110中的至少一种。
转到图15，根据一些实施例，提供了形成半导体器件100的方法1500。在步骤1502中，诸如通过沉积，在衬底102和介电层104中的至少一种上方形成金属层522。在一些实施例中，通过溅射工艺沉积金属层522。在一些实施例中，在图案中或模板上方沉积金属层522。在一些实施例中，金属层522包括铜、镍、金等的至少一种。在一些实施例中，金属层522的厚度为约300纳米。在步骤1504中，提供了碳源。在一些实施例中，碳源包括甲烷、乙烷、丙烷、丁烷等的至少一种。在一些实施例中，碳源包括诸如从甲烷、乙烷、丙烷、丁烷等离解的碳原子。在一些实施例中，碳源在金属层522上离解。在步骤1506中，形成第一石墨烯层532和第二石墨烯层534中的至少一种。在一些实施例中，通过化学汽相沉积(CVD)工艺和分子束外延(MBE)中的至少一种形成石墨烯层532、534中的至少一种。在一些实施例中，通过将半导体器件100放置在具有气体混合物的烤箱中来形成石墨烯层532、534中的至少一种。在一些实施例中，气体混合物包括甲烷、乙烷、丙烷、氮气、氢气等的至少一种的混合物。在一些实施例中，将半导体器件100放置在烤箱中持续约2分钟至约15分钟。在一些实施例中，将烤箱保持在约850℃至约1200℃的温度下。在一些实施例中，将烤箱保持在约900℃的温度下。
在步骤1508中，去除第二石墨烯层534和金属层522中的至少一种。在一些实施例中，通过氧等离子体工艺去除第二石墨烯层534。在一些实施例中，通过蚀刻工艺去除金属层522。在一些实施例中，蚀刻工艺利用诸如硝酸铁、盐酸、磷酸等的湿蚀刻剂。在一些实施例中，第二石墨烯层534沉积在第一石墨烯层532上。在步骤1510中，形成第一有源区106、第二有源区108、第一面内栅极116、第二面内栅极118和石墨烯沟道110中的至少一种。在一些实施例中，由石墨烯层532、534的至少一种形成第一有源区106、第二有源区108、第一面内栅极116、第二面内栅极118和石墨烯沟道110中的至少一种。在一些实施例中，第一有源区106、第二有源区108、第一面内栅极116和第二面内栅极118中的至少一种由金、铜、镍等的至少一种形成。
根据一些实施例，一种半导体器件包括：衬底；第一有源区，位于衬底上方；第二有源区，位于衬底上方；石墨烯沟道，位于第一有源区和第二有源区之间；以及第一面内栅极。在一些实施例中，石墨烯沟道具有第一侧和第二侧。在一些实施例中，第一面内栅极接近石墨烯沟道的第一侧。
根据一些实施例，一种半导体器件包括：衬底；第一有源区，位于衬底上方；第二有源区，位于衬底上方；石墨烯沟道，位于第一有源区和第二有源区之间；以及第一面内栅极。在一些实施例中，石墨烯沟道具有第一侧和第二侧。在一些实施例中，第一面内栅极接近石墨烯沟道的第一侧。在一些实施例中，第一面内栅极包括石墨烯。
根据一些实施例，一种半导体器件包括：衬底；第一有源区，位于衬底上方；第二有源区，位于衬底上方；石墨烯沟道，位于第一有源区和第二有源区之间；第一面内栅极；以及第二面内栅极。在一些实施例中，石墨烯沟道具有第一侧和第二侧。在一些实施例中，第一面内栅极接近石墨烯沟道的第一侧，而第二面内栅极接近石墨烯沟道的第二侧。在一些实施例中，第一面内栅极和第二面内栅极均包括石墨烯。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。
尽管已经以针对结构特征或方法步骤的语言描述了主题，但是应该理解，所附权利要求的主题不必限于以上描述的特定特征或步骤。相反，公开以上描述的特定特征或步骤作为实现至少一些权利要求的示例形式。
本文中提供了实施例的各个操作。描述的一些或所有操作的顺序不应解释为暗示着这些操作必须是顺序依赖的。将理解，可选顺序具有该描述的有益效果。而且，将理解，不是所有操作都必须存在于本文中提供的每个实施例中。而且，将理解，在一些实施例中，不是所有操作都是必需的。
将理解，本文中示出的层、部件、元件等示出为具有相对于彼此的特定尺寸，诸如结构尺寸和/或方位，例如，在一些实施例中，为了简单和易于理解的目的，相同物质的实际尺寸与本文中示出的显著不同。此外，例如，存在用于形成本文中提到的层、区域、部件、元件等的多种技术，诸如蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术和沉积技术(诸如化学汽相沉积(CVD))中的至少一种。
此外，本文中使用的“示例性”意思是用作实例、例子、例证等，并且不必是有利的。如在该申请中使用的，“或”旨在意指包括的“或”，而不是排他的“或”。此外，除非另有说明或从上下文中清楚地指向单数形式，如在该申请和所附权利要求中使用的“一”和“一个”通常解释为意指“一个或多个”。而且，A和B等的至少一个通常意指A或者B或者A和B。此外，在某种程度上，使用了术语“包括”、“具有”、“有”、“带有”和/或其变化，这些术语旨在以类似术语“包括”的意义是包括的。而且，除非另有说明，“第一”、“第二”等不旨在暗示着时间方面、空间方面、顺序等。相反，这些术语仅用作用于部件、元件、物品等的标识符、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或者两个不同的元件或者两个相同的元件或者同一个元件。
而且，尽管已经关于一种或多种实施方式示出和描述了本发明，但是基于阅读和理解该说明书和附图，本领域技术人员将想到等同改变和更改。本发明包括所有这些更改和改变，并且仅由以下权利要求的范围限制。特别地，关于由以上描述的部件(例如，元件、资源等)实施的各种功能，除非另有说明，用于描述这些部件的术语旨在对应于实施所述部件的特定功能的任何部件(例如，功能等同)，即使与公开的结构不是结构等同。此外，虽然可能仅关于若干实施方式的一个公开了本发明的特定特征，但是这些特征可以根据需要和用于任何给定或特定应用的优势而与其他实施方式的一个或多个其他特征结合。

Claims (10)

1.一种半导体器件，包括：
衬底；
第一有源区，位于所述衬底上方；
第二有源区，位于所述衬底上方；
石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；以及
第一面内栅极，接近所述第一侧。
2.根据权利要求1所述的半导体器件，包括：
第二面内栅极，接近所述第二侧。
3.根据权利要求1所述的半导体器件，所述第一面内栅极包括石墨烯。
4.根据权利要求1所述的半导体器件，所述第一有源区和所述第二有源区中的至少一种包括石墨烯。
5.根据权利要求1所述的半导体器件，所述第一有源区、所述第二有源区和所述第一面内栅极中的至少一种包括：
金、铜和镍中的至少一种。
6.根据权利要求1所述的半导体器件，包括：
底栅极，位于所述衬底下方。
7.根据权利要求1所述的半导体器件，其中，所述石墨烯沟道具有约5微米至约75微米的沟道长度。
8.根据权利要求1所述的半导体器件，其中，所述石墨烯沟道具有约1微米至约25微米的沟道宽度。
9.一种半导体器件，包括：
衬底；
第一有源区，位于所述衬底上方；
第二有源区，位于所述衬底上方；
石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；以及
第一面内栅极，接近所述第一侧，所述第一面内栅极包括石墨烯。
10.一种半导体器件，包括：
衬底；
第一有源区，位于所述衬底上方，所述第一有源区包括石墨烯；
第二有源区，位于所述衬底上方，所述第二有源区包括石墨烯；
石墨烯沟道，位于所述第一有源区和所述第二有源区之间，所述石墨烯沟道具有第一侧和第二侧；
第一面内栅极，接近所述第一侧，所述第一面内栅极包括石墨烯；以及
第二面内栅极，接近所述第二侧，所述第二面内栅极包括石墨烯。
CN201510245423.4A 2014-08-11 2015-05-14 半导体器件及其形成方法 Active CN106206680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/455,992 2014-08-11
US14/455,992 US9525072B2 (en) 2014-08-11 2014-08-11 Semiconductor device and method of formation

Publications (2)

Publication Number Publication Date
CN106206680A true CN106206680A (zh) 2016-12-07
CN106206680B CN106206680B (zh) 2020-01-14

Family

ID=55268050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245423.4A Active CN106206680B (zh) 2014-08-11 2015-05-14 半导体器件及其形成方法

Country Status (3)

Country Link
US (4) US9525072B2 (zh)
KR (1) KR101716938B1 (zh)
CN (1) CN106206680B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525072B2 (en) * 2014-08-11 2016-12-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US10128357B2 (en) * 2016-02-18 2018-11-13 The United States Of America, As Represented By The Secretary Of The Navy Process for forming homoepitaxial tunnel barriers with hydrogenated graphene-on-graphene for room temperature electronic device applications
US11257962B2 (en) 2019-05-02 2022-02-22 Micron Technology, Inc. Transistors comprising an electrolyte, semiconductor devices, electronic systems, and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630099A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 薄膜晶体管及其制造方法
US20100102292A1 (en) * 2007-03-02 2010-04-29 Nec Corporation Semiconductor device using graphene and method of manufacturing the same
CN102576730A (zh) * 2009-09-02 2012-07-11 高通股份有限公司 鳍型装置系统和方法
US20130330885A1 (en) * 2012-06-12 2013-12-12 International Business Machines Corporation Side-gate defined tunable nanoconstriction in double-gated graphene multilayers
CN103811556A (zh) * 2014-02-21 2014-05-21 西安电子科技大学 硅衬底的三氧化二铝栅介质双栅石墨烯晶体管及制备方法
CN103956383A (zh) * 2014-04-28 2014-07-30 中国科学院宁波材料技术与工程研究所 一种基于多顶栅结构的晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573204B (en) 2001-09-12 2004-01-21 Sipix Imaging Inc An improved electrophoretic display with gating electrodes
US6611029B1 (en) 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US8241976B2 (en) * 2008-02-15 2012-08-14 Unisantis Electronics Singapore Pte Ltd. Semiconductor surrounding gate transistor device and production method therefor
TWI428387B (zh) 2008-05-12 2014-03-01 Toray Industries 碳奈米管複合體、有機半導體複合物，及電場效果型電晶體
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
JP5513955B2 (ja) 2010-03-31 2014-06-04 株式会社東芝 半導体装置およびその製造方法
US9029836B2 (en) * 2010-09-08 2015-05-12 President And Fellows Of Harvard College Controlled synthesis of monolithically-integrated graphene structure
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US20130200459A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
US8932673B2 (en) * 2012-04-26 2015-01-13 Vikram Patil Methods of fabricating large-area graphene
US8816787B2 (en) * 2012-07-18 2014-08-26 International Business Machines Corporation High frequency oscillator circuit and method to operate same
TWI467767B (zh) 2012-12-07 2015-01-01 Univ Nat Taiwan 石墨烯電晶體
US9899480B2 (en) * 2013-03-15 2018-02-20 University Of Notre Dame Du Lac Single transistor random access memory using ion storage in two-dimensional crystals
CN103922321B (zh) * 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
US9525072B2 (en) * 2014-08-11 2016-12-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630099A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 薄膜晶体管及其制造方法
US20100102292A1 (en) * 2007-03-02 2010-04-29 Nec Corporation Semiconductor device using graphene and method of manufacturing the same
CN102576730A (zh) * 2009-09-02 2012-07-11 高通股份有限公司 鳍型装置系统和方法
US20130330885A1 (en) * 2012-06-12 2013-12-12 International Business Machines Corporation Side-gate defined tunable nanoconstriction in double-gated graphene multilayers
CN103811556A (zh) * 2014-02-21 2014-05-21 西安电子科技大学 硅衬底的三氧化二铝栅介质双栅石墨烯晶体管及制备方法
CN103956383A (zh) * 2014-04-28 2014-07-30 中国科学院宁波材料技术与工程研究所 一种基于多顶栅结构的晶体管

Also Published As

Publication number Publication date
US10269902B2 (en) 2019-04-23
US20160043235A1 (en) 2016-02-11
CN106206680B (zh) 2020-01-14
US20180122909A1 (en) 2018-05-03
US20170098693A1 (en) 2017-04-06
KR101716938B1 (ko) 2017-03-15
KR20160019345A (ko) 2016-02-19
US9853105B2 (en) 2017-12-26
US11171212B2 (en) 2021-11-09
US20190319101A1 (en) 2019-10-17
US9525072B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US9305837B2 (en) Semiconductor arrangement and formation thereof
CN105097682B (zh) 半导体器件
US9870949B2 (en) Semiconductor device and formation thereof
US11171212B2 (en) Semiconductor device and method of formation
US9620422B2 (en) Semiconductor arrangement
US9257559B2 (en) Semiconductor device and formation thereof
US9412815B2 (en) Solution-assisted carbon nanotube placement with graphene electrodes
CN110400774A (zh) 用于形成薄的绝缘体上半导体soi衬底的方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN106952949B (zh) 石墨烯场效应晶体管及其形成方法
Milanovic et al. Micromachining technology for lateral field emission devices
CN103779182B (zh) 纳米线的制造方法
CN105321803B (zh) 形成半导体布置的方法
CN110085674A (zh) 一种垂直功率器件及其制作方法
CN206332034U (zh) GaN基肖特基二极管结构
Karbasian et al. Fabrication of nanodamascene metallic single electron transistors with atomic layer deposition of tunnel barrier
CN108417635A (zh) 量子点器件及其制作方法
CN111192927B (zh) 氧化镓肖特基二极管及其制作方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
US9991169B2 (en) Semiconductor device and formation thereof
CN106558536A (zh) 半导体装置的制造方法
CN106531788B (zh) GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法
CN108242466A (zh) 场发射器件及其制作方法
US11121335B2 (en) Carbon nanotube transistor and logic with end-bonded metal contacts
CN103985741A (zh) 一种基于ald的石墨烯基热电子晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant