CN106206616B - 一种tft阵列基板及其制备方法 - Google Patents
一种tft阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN106206616B CN106206616B CN201610749717.5A CN201610749717A CN106206616B CN 106206616 B CN106206616 B CN 106206616B CN 201610749717 A CN201610749717 A CN 201610749717A CN 106206616 B CN106206616 B CN 106206616B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- unit
- tft
- array substrate
- tft structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 41
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000005678 Seebeck effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种TFT阵列基板及其制备方法，解决了显示屏长时间使用后表面过热，从而影响产品性能的问题。在该TFT阵列基板中，包括TFT结构单元，还包括N型半导体单元，所述N型半导体单元与所述TFT结构单元中的P型半导体层通过金属线串联形成热电单元。
Description
技术领域
本发明涉及TFT显示技术领域，具体涉及TFT阵列基板及其制备方法。
背景技术
随着互联网技术的飞速发展，与之相对应的移动终端产品，如手机、平板电脑、笔记本电脑等已成为人们日常生活当中的必需品。薄膜晶体管(TFT)式显示屏是各类笔记本电脑和台式机上的主流显示设备，该类显示屏上的每个像素点都是由集成在像素点后面的TFT来驱动，其具有高响应度、高亮度、高对比度等优点，显示效果接近CRT式显示器。
图1a所示为现有技术中TFT阵列基板的结构示意图。从图中可以看出，该TFT阵列基板包括衬底10，以及沉积在衬底10之上的TFT结构层11。其中TFT结构层包括至少一个TFT结构单元110。图1b所示为图1a中一个TFT结构单元的放大图。从图中可以看出，对于每一个TFT结构单元110而言，从下到上依次包括绝缘层111、P型半导体层112、栅极绝缘层113、栅极114、源极115、漏极116、钝化层117。
然而，具备上述TFT阵列基板的移动终端设备在实际应用过程中，如果长时间连续使用，会导致机身发热，随之而来的可能是产品使用性能降低，耗电量增加，硬件老化加快等，这些问题无一不制约着产品性能的发挥。
发明内容
有鉴于此，本发明实施例提供了一种TFT阵列基板，解决了移动终端产品长时间使用导致机身发热，进而降低产品性能的问题。本发明实施例还提供了一种TFT阵列基板的制备方法，使TFT阵列基板同时具备了薄膜温差电池的功能。
本发明一实施例提供的一种TFT阵列基板，包括TFT结构单元，还包括N型半导体单元，N型半导体单元与所述TFT结构单元中的P型半导体层通过金属线串联形成热电单元，P型半导体层和N型半导体单元位于不同层。
本发明还提供了一种TFT阵列基板的制备方法，包括逐层制备TFT结构层，进一步包括，制备N型半导体单元，并将N型半导体单元与TFT结构单元中的P型半导体层通过金属线串联形成热电单元，P型半导体层和N型半导体单元位于不同层。
本发明实施例提供的一种TFT阵列基板及其制备方法，通过在现有TFT结构层的基础上增加一个N型半导体层，然后借助TFT结构层中的P型半导体层形成了热电单元结构，方法简单，同时扩展了现有TFT阵列基板的功能。在制备显示屏时，可以利用显示屏工作时产生的热量来发电，一方面绿色节能，另一方面可以为显示屏表面降温，降低了显示屏使用过程中表面过热带来的一系列不良后果。
附图说明
图1a所示为现有技术中TFT阵列基板的结构示意图。
图1b所示为图1a中一个TFT结构单元的放大图。
图2a所示为本发明一实施例提供的TFT阵列基板的局部截面示意图。
图2b所示为图2a中热电单元的电流回路示意图。
图3所示为本发明一实施例提供的热电单元串并联形成薄膜电池阵列的电路连接关系示意图。
图4所示为本发明一实施例提供的TFT阵列基板的制备方法流程图。
图5a-图5d所示为本发明一实施例提供的TFT阵列基板制备过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的TFT阵列基板，与现有技术相比进一步包括N型半导体层，该N型半导体层又包括至少一个N型半导体单元，每一个N型半导体单元对应一个TFT结构单元，N型半导体单元的一端与与之对应的TFT结构单元中的P型半导体层的一端通过金属线相连形成热电单元。
图2a所示为本发明一实施例提供的TFT阵列基板的局部截面示意图。从图中可以看出，该阵列基板相比于现有技术而言，在TFT结构层11中位于最底层的绝缘层111与衬底10之间进一步包括一个N型半导体层12，该N型半导体层12包括至少一个N型半导体单元120，每一个N型半导体单元120对应一个TFT结构单元110。每一个N型半导体单元120的两端分别包括第一金属引线121和第二金属引线122，其中第一金属引线121与TFT结构单元110的源极115(或漏极116)相连形成串联结构的电路单元，即热电单元，则第二金属引线122和TFT结构单元110的漏极116(或源极115)分别为热电单元的正、负电极，该热电单元中的电流回路如图2b中虚箭头线所示。本领域技术人员可以理解，图2a和图2b示出的热电单元的具体结构只是示例性的，也可以不借助TFT结构单元110的源极115和漏极116，而是在TFT结构单元110中的P型半导体层两端单独设置两条金属线，专门用于形成热电单元，此时可以设置其中的一条金属线与第一金属引线121电连接，另一条金属线作为热电单元的负极。
在一个实施例中，N型半导体层12也可以设置在TFT结构层11之上。
根据本发明实施方式的TFT阵列基板，通过在现有TFT结构层11的基础上增加一个N型半导体层12，然后借助TFT结构层中的P型半导体层形成了热电单元结构。方法简单，同时扩展了现有TFT阵列基板的功能。
当将如图2a所示TFT阵列基板用于制造显示屏时，可以将所有的热电单元通过串联和/或并联的方式组成薄膜电池阵列。图3所示为本发明一实施例提供的热电单元串并联形成薄膜电池阵列的电路连接关系示意图。从图中可以看出，热电单元1-1到1-6、热电单元2-1到2-6、热电单元3-1到3-6分别串联组成三个串联行，三个串联行再相互并联组成薄膜电池阵列。这种情况下，薄膜电池阵列可以进一步包括储电单元，储电单元的两端分别连接薄膜电池阵列的正、负极，用于将薄膜电池阵列产生的电能储存起来。
本领域技术人员可以理解，这里给出的热电单元的数量、连接关系只是示例性的，对于连接关系可以是所有热电单元串联组成薄膜电池阵列，也可以是所有热电单元并联组成薄膜电池阵列。
根据本发明实施方式的TFT阵列基板，可以用于制备显示屏，当显示屏工作时，会产生大量热量，而由于TFT阵列基板的层级结构中每一层的材质是不同的，使得每一层的导热效果不同，这样就会在层与层之间形成温度差，这种情况下，将位于TFT阵列基板的不同层的P型半导体层112和N型半导体单元120串联起来，就可以根据塞贝克效应，在P型半导体层112和N型半导体单元120所构成的回路中产生电流，从而形成可发电的热电单元结构。这种发电形式一方面绿色节能，另一方面可以为显示屏表面降温，降低了显示屏使用过程中表面过热带来的一系列不良后果。
本发明还提供了一种TFT阵列基板的制备方法，在现有技术中的逐层制备TFT结构层的基础上，还包括，制备与TFT结构层中的每一个TFT结构单元一一对应的N型半导体单元，并将TFT结构单元中的P型半导体的一端与与之对应的N型半导体单元的一端电连接。下面通过一个具体实施例详述本发明中TFT阵列基板的制备过程。
图4所示为本发明一实施例提供的TFT阵列基板的制备方法流程图。从图中可以看出，该方法包括：
步骤301，在衬底上形成N型半导体层，该N型半导体层包括至少一个与TFT结构单元一一对应并且彼此绝缘的N型半导体单元。
参考图5a，具体为，在衬底10上沉积N型半导体层12，通过光刻掩模技术形成彼此绝缘的N型半导体单元120，该N型半导体单元120与后续形成的TFT结构层11中的TFT结构单元110一一对应。
步骤302，参考图5b，在N型半导体层12上沉积第一金属层，并通过一道光刻制程图案化该第一金属层，形成分别位于每一个N型半导体单元120一端的第一金属引线121和第二金属引线122。
步骤303，参考图5c，在衬底10、N型半导体层12，以及第一金属引线121和第二金属引线122之上形成TFT结构层11。该形成TFT结构层的过程为现有技术，对此不作限定。
步骤304，参考图5d，将每一个N型半导体单元120一端的第一金属引线121(或第二金属引线122)与与之对应的TFT结构单元110中的源极115(或漏极116)通过金属线连接，即得到如图2a所示TFT阵列基板。
在一个实施例中，采用过孔的形式将N型半导体单元120一端的第一金属引线121(或第二金属引线122)与与之对应的TFT结构单元110中的源极115(或漏极116)电连接。
本领域技术人员可以理解，一个热电单元中的TFT结构单元与N型半导体单元的数量并不一定是相等的，本发明实施例中给出的一一对应的关系只是示例性的。例如，也可以设置多个N型半导体单元120与一个TFT结构单元110中的P型半导体层112串联形成一个热电单元，或者一个N型半导体单元120与多个TFT结构单元110中的P型半导体层112串联形成一个热电单元。当然，也可以实施成有的TFT结构单元110中的P型半导体层112与N型半导体单元120形成热电单元，而有的TFT结构单元110中的P型半导体层112没有与N型半导体单元120形成热电单元。这需要结合实际TFT阵列基板产生的热量以及一个热电单元的发电量合理设置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种TFT阵列基板，包括TFT结构单元，其特征在于，还包括N型半导体单元，N型半导体单元与所述TFT结构单元中的P型半导体层通过金属线串联形成热电单元，所述P型半导体层和所述N型半导体单元位于不同层。
2.根据权利要求1所述的TFT阵列基板，其特征在于，所述N型半导体单元与所述TFT结构单元一一对应。
3.根据权利要求2所述的TFT阵列基板，其特征在于，所述N型半导体单元与所述TFT结构单元中的P型半导体层通过金属线串联形成热电单元具体为：
N型半导体单元的两端分别包括一条金属引线和TFT结构单元中的P型半导体层的两端分别包括一条金属引线，其中，位于N型半导体单元一端的金属引线与位于TFT结构单元中的P型半导体层的一端的金属引线串联形成热电单元；位于N型半导体单元另一端的金属引线和位于TFT结构单元中的P型半导体层的另一端的金属引线分别为热电单元的正、负电极。
4.根据权利要求3所述的TFT阵列基板，其特征在于，TFT结构单元中的P型半导体层两端的金属引线分别为TFT结构单元的源极和漏极。
5.根据权利要求1至4中任一项所述的TFT阵列基板，其特征在于，所述N型半导体单元位于衬底与所述TFT结构单元之间。
6.根据权利要求5所述的TFT阵列基板，其特征在于，所有热电单元通过串联和/或并联的方式组成薄膜电池阵列。
7.根据权利要求6所述的TFT阵列基板，其特征在于，进一步包括储电单元，所述储电单元的两端分别连接薄膜电池阵列的正、负极。
8.一种TFT阵列基板的制备方法，包括逐层制备TFT结构层，其特征在于，进一步包括：制备N型半导体单元，并将N型半导体单元与TFT结构单元中的P型半导体层通过金属线串联形成热电单元,所述P型半导体层和所述N型半导体单元位于不同层。
9.根据权利要求8所述的TFT阵列基板的制备方法，其特征在于，所述制备N型半导体单元包括：
对应每一个TFT结构单元制备一个N型半导体单元。
10.根据权利要求9所述的TFT阵列基板的制备方法，其特征在于，所述制备N型半导体单元，并将N型半导体单元与TFT结构单元中的P型半导体层通过金属线串联形成热电单元，具体包括：
在衬底上沉积N型半导体层，通过光刻形成N型半导体单元；
在N型半导体单元以及衬底上沉积第一金属层，并通过一道光刻制程图案化所述第一金属层，形成位于每一个N型半导体单元两端的金属引线；制备TFT结构层；
将N型半导体单元一端的金属引线与与之对应的TFT结构单元中的P型半导体层的一端电连接。
11.根据权利要求10所述的TFT阵列基板的制备方法，其特征在于，所述将N型半导体单元一端的金属引线与与之对应的TFT结构单元中的P型半导体层的一端电连接包括：
将N型半导体单元一端的金属引线与与之对应的TFT结构单元的源/漏极电连接。
12.根据权利要求10或11所述的TFT阵列基板的制备方法，其特征在于，采用过孔的形式将N型半导体单元一端的金属引线与与之对应的TFT结构单元中的P型半导体层的一端电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610749717.5A CN106206616B (zh) | 2016-08-29 | 2016-08-29 | 一种tft阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610749717.5A CN106206616B (zh) | 2016-08-29 | 2016-08-29 | 一种tft阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206616A CN106206616A (zh) | 2016-12-07 |
| CN106206616B true CN106206616B (zh) | 2019-01-29 |
Family
ID=57526459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610749717.5A Active CN106206616B (zh) | 2016-08-29 | 2016-08-29 | 一种tft阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206616B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115359736B (zh) * | 2022-09-23 | 2023-11-21 | 武汉天马微电子有限公司 | 显示组件和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195198A (zh) * | 1997-03-28 | 1998-10-07 | 日本电气株式会社 | 有相互接触的n型和P型导电区的半导体集成电路器件 |
| US6031249A (en) * | 1996-07-11 | 2000-02-29 | Semiconductor Energy Laboratory Co., Ltd. | CMOS semiconductor device having boron doped channel |
| JP2001298196A (ja) * | 2000-04-17 | 2001-10-26 | Seiko Epson Corp | トランジスタアレイ基板および電気光学装置 |
| CN102760749A (zh) * | 2012-07-13 | 2012-10-31 | 京东方科技集团股份有限公司 | 发光器件及其制作方法 |
| CN104882074A (zh) * | 2015-04-17 | 2015-09-02 | 友达光电股份有限公司 | 显示面板 |
| KR20170024203A (ko) * | 2015-08-24 | 2017-03-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016418A (ja) * | 2007-07-02 | 2009-01-22 | Nec Electronics Corp | 半導体装置 |
-
2016
- 2016-08-29 CN CN201610749717.5A patent/CN106206616B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031249A (en) * | 1996-07-11 | 2000-02-29 | Semiconductor Energy Laboratory Co., Ltd. | CMOS semiconductor device having boron doped channel |
| CN1195198A (zh) * | 1997-03-28 | 1998-10-07 | 日本电气株式会社 | 有相互接触的n型和P型导电区的半导体集成电路器件 |
| JP2001298196A (ja) * | 2000-04-17 | 2001-10-26 | Seiko Epson Corp | トランジスタアレイ基板および電気光学装置 |
| CN102760749A (zh) * | 2012-07-13 | 2012-10-31 | 京东方科技集团股份有限公司 | 发光器件及其制作方法 |
| CN104882074A (zh) * | 2015-04-17 | 2015-09-02 | 友达光电股份有限公司 | 显示面板 |
| KR20170024203A (ko) * | 2015-08-24 | 2017-03-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206616A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206811B (zh) | 太阳能电池组件及其制备方法 | |
| CN105051804B (zh) | 使用半导体发光器件的显示装置 | |
| MY180307A (en) | Solar cell and method for producing thereof | |
| TW201431104A (zh) | 太陽能電池 | |
| CN110326118A (zh) | 单电池光伏模块 | |
| CN104124348A (zh) | 颜色可调的石墨烯基薄膜电致发光器件及其制备方法 | |
| TW200849624A (en) | Integrated package having solar cell and thermoelectric element and method of fabricating the same | |
| CN106206616B (zh) | 一种tft阵列基板及其制备方法 | |
| CN106206899A (zh) | 微型发光二极管、其操作方法与制造方法 | |
| CN107146843A (zh) | 热电产生器 | |
| WO2021135733A1 (zh) | 光伏组件 | |
| CN104979464A (zh) | 一种基于石墨烯异质结的柔性热电转换器件 | |
| CN102495505A (zh) | 一种用于液晶显示器组装时的静电防护方法 | |
| CN103730519B (zh) | 一种柔性薄膜太阳能电池组件及其制作方法 | |
| CN206789556U (zh) | 点虚线型太阳电池的背面结构 | |
| CN209375219U (zh) | 一种led灯热能转化电能的充电装置 | |
| TWM431443U (en) | Solar module having thermal module | |
| CN103066158A (zh) | 一种背电场区域接触晶体硅太阳电池的制备方法 | |
| CN107425083A (zh) | 一种叠层背钝化太阳能电池及其制备方法 | |
| CN203311140U (zh) | 一种阵列基板及显示装置 | |
| TWI489636B (zh) | 具有金屬堆疊電極之太陽能電池及其製造方法 | |
| CN208298839U (zh) | 一种电池片、电池片矩阵及太阳能电池 | |
| TWI472044B (zh) | 太陽能電池 | |
| CN102969307B (zh) | 发光二极管结构及其制造方法 | |
| CN207009456U (zh) | 一种新型光伏温差发电一体化芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201208 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 215300, 188, Feng Feng Road, Kunshan hi tech Zone, Suzhou, Jiangsu, Kunshan Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. |
|
| TR01 | Transfer of patent right |