CN106170869B - 用于电子装置中的金属化的蚀刻化学成份 - Google Patents

用于电子装置中的金属化的蚀刻化学成份 Download PDF

Info

Publication number
CN106170869B
CN106170869B CN201580011722.XA CN201580011722A CN106170869B CN 106170869 B CN106170869 B CN 106170869B CN 201580011722 A CN201580011722 A CN 201580011722A CN 106170869 B CN106170869 B CN 106170869B
Authority
CN
China
Prior art keywords
etchant
acid
layer
weight
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580011722.XA
Other languages
English (en)
Other versions
CN106170869A (zh
Inventor
帕特里克·霍根
约翰·摩尔
亚历克斯·布鲁尔
杰瑞德·佩蒂特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie RuidePeidite
Pa TelikeHuogen
Ya LikesiBuluer
Materion Newton Inc
Original Assignee
Jie RuidePeidite
Pa TelikeHuogen
Ya LikesiBuluer
HC Starck Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie RuidePeidite, Pa TelikeHuogen, Ya LikesiBuluer, HC Starck Inc filed Critical Jie RuidePeidite
Publication of CN106170869A publication Critical patent/CN106170869A/zh
Application granted granted Critical
Publication of CN106170869B publication Critical patent/CN106170869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在各种实施例中，利用特征在于(i)盐酸、甲基磺酸、和硝酸的混合物，或(ii)磷酸、甲基磺酸、和硝酸的混合物的蚀刻剂来蚀刻金属双层，同时最小化双层的层之间的所产生的蚀刻间断。

Description

用于电子装置中的金属化的蚀刻化学成份
相关申请
本申请要求在2014年3月7日提交的美国临时专利申请No.61/949,641的权益和优先权，其全部内容通过引用包含于此。
技术领域
在各种实施例中，本发明涉及诸如平板显示器的电子装置的金属化，特别地涉及用于处理这种金属化的蚀刻化学成份。
背景技术
平板显示器已经迅速地普遍存在于各种市场中，并且现在普遍地在各种各样的电器、电视、计算机、移动电话和其他电子装置中使用。通常使用的平板显示器的一个示例是薄膜晶体管(TFT)液晶显示器(LCD)或TFT-LCD。典型的TFT-LCD包含TFT的阵列，每个阵列控制从LCD的像素或子像素的光的发射。图1示出可能在TFT-LCD中找到的传统的TFT100的理想化的横截面。如示出的，TFT 100包括形成在玻璃基底110上的栅电极105。栅绝缘层115将栅电极105与上覆的导电结构电绝缘。通常由非晶硅组成的活性层120在栅电极105的电气控制下在源电极125和漏电极130之间传导电荷，并且所传导的电荷控制连接至其的像素或子像素(未示出)的操作。源/漏绝缘层132将源电极125与漏电极130电隔离，并且保护性地密封TFT 100。如示出的，栅电极105、源电极125以及漏电极130各自通常包括屏障金属层135和在其上的金属导体层140。屏障135提供在导体140和下面的玻璃和/或硅之间的良好的粘附，并减少或防止它们之间的扩散。
随着时间推移，LCD面板尺寸增大，并且基于TFT的像素尺寸减小，这对TFT-LCD结构内的导体提出了越来越高的要求。为了减小导体中的电阻并由此增大TFT-LCD中的电信号传播速度，制造商现在利用诸如铜(Cu)的低电阻率金属来用于显示器内的导体140。诸如钼(Mo)、钛(Ti)或钼-钛合金(Mo-Ti)的金属已经被用于Cu导体140下面的屏障135。然而，特别地随着特征尺寸继续缩小，这种金属的处理在TFT-LCD的制造期间存在困难。例如，如图2所示，在利用传统的湿蚀刻化学成份对诸如栅电极105的电极的蚀刻期间，可能产生(一种或两种电极材料的)蚀刻残余物200或蚀刻间断210，例如，(由两种不同电极材料的不均匀蚀刻速率导致的)台阶式或非线性轮廓。
考虑到前述内容，需要可以在诸如TFT-LCD的电子装置的金属双层的处理期间使用的改进的蚀刻化学成份，其能够使得以仅蚀刻速率的最小的(若有的话)不均匀性并且在不产生有害的蚀刻残余物的情况下进行这种蚀刻。
发明内容
根据本发明的各种实施例，利用改进的蚀刻剂蚀刻特征在于两种或多种不同金属材料的分层堆叠的图案化的金属结构(例如，用于LCD的TFT的部分)，该改进的蚀刻剂提供在要蚀刻的金属材料与其上设置金属材料的任何基层或基底(例如，玻璃或Si基底)之间的高蚀刻选择性。此外，蚀刻化学成分基本上非选择性地蚀刻要蚀刻的结构的各种金属材料(即，金属材料以基本相同的速率被蚀刻)，由此最小化或基本上消除在不同的金属材料之间的交界处的任何间断或“台阶”。此外，根据本发明的实施例的蚀刻化学成分蚀刻金属材料，而在蚀刻结构的侧壁附近留下很少的蚀刻残余物(如果有的话)(例如，正在蚀刻的一种或多种金属材料的残余物)；侧壁本身也基本上是笔直的。(如这里用于应用至侧壁的，当在平面图中观察时，“笔直”意味着基本上线性的，和/或基本上符合用于蚀刻图案化结构的覆盖掩模材料的轮廓。笔直的侧壁可以与“波浪形”侧壁形成对照，“波浪形”侧壁可能由在蚀刻期间掩模材料的底切或部分移除造成。)
在本发明的各种实施例中，蚀刻剂包括、主要由或由盐酸、甲基磺酸、硝酸、和可选地、柠檬酸和/或非酸性稀释剂的混合物组成。在各种实施例中，稀释剂是水(例如，去离子(DI)水)。此外，在各种实施例中，蚀刻剂包含按重量多于48％(例如，至少49％)的稀释剂，并由此包含少于52％的酸。蚀刻剂甚至可以包含50％的酸、49％的酸、45％的酸或更少。这种完全稀释的蚀刻剂合成物通常更容易处理和处置，并且由于其中的较少量的酸而更便宜。在各种实施例中，蚀刻剂包括、主要由或由按重量(这里提供的所有百分数都按重量，除非以其他方式指出)5％-10％的硝酸、5％-15％的盐酸、以及20％-40％的甲基磺酸、0％-7％的柠檬酸(或2％-7％的柠檬酸)、以及水(例如，去离子水)的混合物组成。在特定实施中，蚀刻剂可以包括、主要由或由7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水的混合物组成，或者蚀刻剂可以包括、主要由或由9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水的混合物组成。
在本发明的其他实施例中，蚀刻剂包括、主要由或由磷酸、甲基磺酸、硝酸、和可选地、非酸性稀释剂的混合物组成。在各种实施例中，稀释剂是水(例如，去离子(DI)水)。此外，在各种实施例中，蚀刻剂包含按重量多于15％的稀释剂，并由此包含少于85％的酸。蚀刻剂甚至可以包含80％的酸或更少(例如，大约74％-78％的酸)。在各种实施例中，蚀刻剂包括、主要由或由2％-5％的硝酸、40％-75％的磷酸以及5％-30％的甲基磺酸、以及水的混合物组成。在特定实施中，蚀刻剂可以包括、主要由或由3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成，或者蚀刻剂可以包括、主要由或由3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成，或者蚀刻剂可以包括、主要由或由3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成。
根据本发明的实施例利用的蚀刻剂特别地很好地适于包括或主要由以下双层组成的金属结构的蚀刻：(i)一种或多种难熔金属(例如，Mo和/或钨(W))或者一种或多种难熔金属与一种或多种另外的金属组分的合金，以及(ii)在其之上的高导电金属或合金，其包括、主要由或由例如Cu、银(Ag)、金(Au)或铝(Al)组成。这种金属双层可以特别有用地用作TFT的部分(例如，电极)，如下详细描述的。另外的金属组分可以包括诸如以下金属：钽(Ta)、铌(Nb)、Mo、钨(W)、锆(Zr)、铪(Hf)、铼(Re)、锇(Os)、钌(Ru)、铑(Rh)、Ti、钒(V)、铬(Cr)、和/或镍(Ni)，并且另外的金属组分可以以百分之1-50的重量浓度(即，重量％)(单独地或共同地)存在于合金中，如在2014年6月5日提交的序列号为14/296,796的美国专利申请以及在2014年6月5日提交的序列号为14/296,800的美国专利申请中描述，它们中的每一个的全部内容通过引用包含于此。在优选实施例中，要蚀刻的双层包括、主要由或由上方具有Cu层的Mo和/或W的层组成。金属结构的多个(例如，两个)层优选地以这里所述的蚀刻剂呈现了大致相同的蚀刻速率。由此，蚀刻相关的残余物和间断通过使用这种蚀刻剂而被最小化或消除。
在一个方面，本发明的实施例的特征在于形成薄膜晶体管的电极的方法。提供包括、主要由或由硅和/或玻璃组成的基层。屏障层沉积在基层上。屏障层包括、主要由或由一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金组成。导体层沉积在屏障层上。导体层包括、主要由或由Cu、Ag、Au和/或Al组成。掩模层形成在屏障层上。掩模层被图案化以露出导体层的一部分，掩模层的剩余部分至少部分地限定电极的形状。之后，施加蚀刻剂以移除导体层和屏障层的未被图案化的掩模层掩蔽的部分，由此形成电极的侧壁，包括(a)屏障层的暴露部分，(b)导体层的暴露部分，以及(c)屏障层的暴露部分与导体层的暴露部分之间的交界。蚀刻剂包括、主要由或由(i)盐酸、甲基磺酸、硝酸和水的混合物，或(ii)磷酸、甲基磺酸、硝酸和水的混合物组成。
本发明的实施例可以以各种组合中的任一个包括以下中的一个或多个。电极的侧壁可以基本没有间断，尽管存在屏障层的暴露部分和导体层的暴露部分之间的交界。在屏障层的暴露部分和导体层的暴露部分之间的交界附近，屏障层的暴露部分可以从导体层的暴露部分突出大约6μm或更少。屏障层的暴露部分可以突出大约1μm至大约5μm之间。屏障层的暴露部分可以突出大约1μm至大约3μm之间。在施加蚀刻剂之后，电极可以在(i)屏障层的暴露部分和导体层的暴露部分之间的交界和/或(ii)屏障层的暴露部分和基层之间的交界处基本没有蚀刻残余物。蚀刻剂可以包含按重量至少49％或至少51％的水。蚀刻剂可以包括柠檬酸。
蚀刻剂可以包括、主要由或由按重量5％-10％的硝酸、5％-15％的盐酸、20％-40％的甲基磺酸、以及0％-7％的柠檬酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成。
蚀刻剂可以包括、主要由或由按重量2％-5％的硝酸、40％-75％的磷酸以及5％-30％的甲基磺酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成。
屏障层可以包括、主要由或由Mo、W、或Mo和W的合金组成。屏障层可以包括、主要由或由Mo和/或W与一种或多种另外的金属组分的合金组成。导体层可以包括、主要由或由Cu组成。屏障层可以包括、主要由或由Mo组成，和/或导体层可以包括、主要由或由Cu组成。掩模层可以包括、主要由或由光刻胶组成。图案化的掩模层的剩余部分可以被移除。基层可以包括、主要由或由玻璃组成。基层可以包括、主要由或由硅组成。基层可以包括、主要由或由非晶硅组成。
在另一方面，本发明的实施例的特征在于一种蚀刻金属双层的方法。提供一结构，该结构包括、主要由或由以下组成：(i)基层，(ii)设置在基层上的第一金属层，以及(iii)设置在第一金属层上的第二金属层。第二金属层不同于第一金属层(即，第二金属层包括、主要由、或由与第一金属层的一种或多种金属不同的一种或多种金属组成)。掩模层形成在第二金属层上。掩模层被图案化以露出第二金属层的一部分，掩模层的剩余部分限定预定形状。此后，施加蚀刻剂以移除第二金属层和第一金属层的未被图案化的掩模层掩蔽的部分，由此形成具有侧壁的金属双层，侧壁包括(a)第一金属层的暴露部分，(b)第二金属层的暴露部分，以及(c)第一金属层的暴露部分与第二金属层的暴露部分之间的交界。蚀刻剂包括、主要由或由以下组成：(i)盐酸、甲基磺酸、硝酸和水的混合物，或(ii)磷酸、甲基磺酸、硝酸和水的混合物。
本发明的实施例可以以各种组合中的任一个包括以下中的一个或多个。基层可以包括、主要由或由硅和/或玻璃组成。第一金属层可以包括、主要由或由一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金组成。第二金属层可以包括、主要由或由Cu、Ag、Au和/或Al组成。金属双层的侧壁可以基本没有间断，尽管存在第一金属层的暴露部分和第二金属层的暴露部分之间的交界。在第一金属层的暴露部分和第二金属层的暴露部分之间的交界附近，第一金属层的暴露部分可以从第二金属层的暴露部分突出大约6μm或更少。第一金属层的暴露部分可以突出大约1μm至大约5μm之间。第一金属层的暴露部分可以突出大约1μm至大约3μm之间。在施加蚀刻剂之后，金属双层可以在(i)第一金属层的暴露部分和第二金属层的暴露部分之间的交界和/或(ii)第一金属层的暴露部分和基层之间的交界处基本没有蚀刻残余物。蚀刻剂可以包含按重量至少49％或至少51％的水。蚀刻剂可以包括柠檬酸。
蚀刻剂可以包括、主要由或由按重量5％-10％的硝酸、5％-15％的盐酸、20％-40％的甲基磺酸、以及0％-7％的柠檬酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成。
蚀刻剂可以包括、主要由或由按重量2％-5％的硝酸、40％-75％的磷酸以及5％-30％的甲基磺酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成。
第一金属层可以包括、主要由或由Mo、W、或Mo和W的合金组成。第一金属层可以包括、主要由或由Mo和/或W与一种或多种另外的金属组分的合金组成。第二金属层可以包括、主要由或由Cu组成。第一金属层可以包括、主要由或由Mo组成，以及第二金属层可以包括、主要由或由Cu组成。掩模层可以包括、主要由或由光刻胶组成。图案化的掩模层的剩余部分可以被移除。基层可以包括、主要由或由玻璃组成。基层可以包括、主要由或由硅组成。基层可以包括、主要由或由非晶硅组成。
在另一方面，本发明的实施例的特征在于一种用于在不蚀刻基层的情况下基本上非选择性地蚀刻设置在基层上的金属双层的部分的蚀刻剂。金属双层包括、主要由或由以下组成：(i)第一金属层以及(ii)第二金属层，该第二金属层(a)不同于第一金属层并(b)设置在第一金属层上。蚀刻剂包括、主要由或由以下组成：(i)盐酸、甲基磺酸、硝酸和水的混合物，或(ii)磷酸、甲基磺酸、硝酸和水的混合物。
本发明的实施例可以以各种组合中的任一个包括以下中的一个或多个。基层可以包括、主要由或由硅和/或玻璃组成。第一金属层可以包括、主要由或由一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金组成。第二金属层可以包括、主要由或由Cu、Ag、Au和/或Al组成。蚀刻剂可以被配置为蚀刻金属双层并由此形成金属双层的侧壁，侧壁基本没有间断，尽管存在第一金属层的暴露部分和第二金属层的暴露部分之间的交界。在第一金属层的暴露部分和第二金属层的暴露部分之间的交界附近，第一金属层的暴露部分可以从第二金属层的暴露部分突出大约6μm或更少。第一金属层的暴露部分可以突出大约1μm至大约5μm之间。第一金属层的暴露部分可以突出大约1μm至大约3μm之间。在金属双层被蚀刻之后，蚀刻剂可以被配置为在(i)第一金属层的暴露部分和第二金属层的暴露部分之间的交界和/或(ii)第一金属层的暴露部分和基层之间的交界处基本没有留下蚀刻残余物。蚀刻剂可以包含按重量至少49％的水或至少51％的水。蚀刻剂可以包括柠檬酸。
蚀刻剂可以包括、主要由或由按重量5％-10％的硝酸、5％-15％的盐酸、20％-40％的甲基磺酸、以及0％-7％的柠檬酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成。
蚀刻剂可以包括、主要由或由按重量2％-5％的硝酸、40％-75％的磷酸以及5％-30％的甲基磺酸组成，余量是水。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成。蚀刻剂可以包括、主要由或由以下混合物组成，该混合物由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成。
第一金属层可以包括、主要由或由Mo、W、或Mo和W的合金组成。第一金属层可以包括、主要由或由Mo和/或W与一种或多种另外的金属组分的合金组成。第二金属层可以包括、主要由或由Cu组成。第一金属层可以包括、主要由或由Mo组成，以及第二金属层可以包括、主要由或由Cu组成。蚀刻剂可以被配置为不蚀刻施加在第二金属层的一部分上的掩模层。掩模层可以包括、主要由或由光刻胶组成。基层可以包括、主要由或由玻璃组成。基层可以包括、主要由或由硅组成。基层可以包括、主要由或由非晶硅组成。
通过参考以下说明书、附图和权利要求书，这里所公开的本发明的这些和其他目标以及优点和特征将变得更加显而易见。此外，应该理解，这里描述的各种实施例的特征不相互排斥并且可以以各种组合和排列存在。如这里使用的，术语“大约”和“基本上”意味着±10％，以及在一些实施例中为±5％。术语“主要由…组成”意味着排除对功能有贡献的其他材料，除非以其他方式在此定义。然而，这样的其他材料可以以微量共同地或单独地存在。例如，主要由多种金属组成的结构一般仅包括这些金属以及仅非故意的杂质(其可以是金属的或非金属的)，该杂质可以经由化学分析检测到但对功能无贡献。如这里使用的，“主要由至少一种金属组成”是指金属或两种或更多种金属的混合物，而不是金属和非金属元素或化学物质(诸如氧气或氮气)之间的化合物(例如，金属氮化物或金属氧化物)；这种非金属元素或化学物质可以共同地或单独地例如作为杂质以微量存在。如这里所使用的，“基底”或“基层”是指具有或没有设置在其上的一个或多个附加层的支撑构件(例如，诸如硅、GaAs、GaN、SiC、蓝宝石或InP的半导体基底，或者包括或主要由另一材料(例如，诸如玻璃的绝缘材料)组成的平台)，或一个或多个附加层本身。
附图说明
在附图中，相同的附图标记通常在不同的视图中指示相同的部件。而且，附图不必须按比例，而是一般地将重点放在示出本发明的原理。在以下描述中，参考以下附图描述本发明的各种实施例，其中：
图1是用于液晶显示器的薄膜晶体管的示意横截面；
图2是蚀刻的传统的TFT电极的示意横截面；
图3和4是根据本发明的各种实施例的在制造期间的TFT电极的示意横截面；
图5A是利用传统的蚀刻化学成份蚀刻的金属结构的俯视光学显微图；以及
图5B是利用根据本发明的实施例的蚀刻化学成份蚀刻的金属结构的俯视光学显微图。
具体实施方式
图3示出根据本发明实施例的TFT栅电极的制造中的初始步骤。如所示出的，屏障层300通过例如溅射或其他物理沉积过程沉积在基底310(例如，玻璃或硅基底)上。导体层320随后通过例如溅射或其他物理沉积过程沉积在屏障层300上。典型地，屏障层300的厚度将为导体层320的厚度的大约5％至大约25％之间(例如，大约10％)。例如，屏障层300的厚度可以是大约50nm，以及导体层320的厚度可以是大约500nm。掩模层330(例如，光刻胶)形成在导体层320上并通过传统的光刻法图案化。
如图4所示，之后通过优选地在单步湿蚀刻中蚀刻导体层320和屏障层300的未被掩模层330覆盖的部分来制造电极400(例如，栅电极)。利用湿蚀刻剂以大致相同的速率蚀刻掉金属层，从而产生大致平滑和/或线性的侧壁410，其在导体层320和屏障层300之间的交界420处基本没有任何间断(例如，台阶或非线性轮廓)。
湿蚀刻剂可以包括、主要由或由例如盐酸、甲基磺酸、硝酸、和可选地、柠檬酸和/或非酸性稀释剂的混合物组成。在各种实施例中，稀释剂是水(例如，去离子(DI)水)。此外，在各种实施例中，蚀刻剂包含按重量多于48％(例如，至少49％)的稀释剂，并由此包含少于52％的酸。蚀刻剂甚至可以包含50％的酸、49％的酸、45％的酸或更少。这种完全稀释的蚀刻剂合成物通常更容易处理和处置，并且由于其中的较少量的酸而更便宜。在各种实施例中，蚀刻剂包括、主要由或由按重量(这里提供的所有百分数都按重量，除非以其他方式指出)5％-10％的硝酸、5％-15％的盐酸、以及20％-40％的甲基磺酸、0％-7％的柠檬酸(或2％-7％的柠檬酸)、以及水(例如，去离子水)的混合物组成。在特定实施中，蚀刻剂可以包括、主要由或由7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水的混合物组成，或者蚀刻剂可以包括、主要由或由7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水的混合物组成，或者蚀刻剂可以包括、主要由或由9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水的混合物组成。
在其他实施例中，湿蚀刻剂可以包括、主要由或由磷酸、甲基磺酸、硝酸、和可选地、非酸性稀释剂的混合物组成。在各种实施例中，稀释剂是水(例如，去离子(DI)水)。此外，在各种实施例中，蚀刻剂包含按重量多于15％的稀释剂，并由此包含少于85％的酸。蚀刻剂甚至可以包含80％的酸或更少(例如，大约74％-78％的酸)。在各种实施例中，蚀刻剂包括、主要由或由2％-5％的硝酸、40％-75％的磷酸以及5％-30％的甲基磺酸、以及水的混合物组成。在特定实施中，蚀刻剂可以包括、主要由或由3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成，或者蚀刻剂可以包括、主要由或由3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成，或者蚀刻剂可以包括、主要由或由3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成。
在蚀刻处理之后，基底310(以及电极400)可以利用例如DI水漂洗并(例如通过旋转或高速气流)被干燥。在蚀刻之后，基底310(以及电极400)优选地在靠近电极400的区域中基本没有导体层320和屏障层300中的一者或两者的蚀刻残余物。根据本发明的各种实施例，在室温下进行湿蚀刻处理。在其他实施例中，蚀刻剂被加热至40℃和60℃之间的温度。湿蚀刻剂可以被喷在基底310上，或者基底310可以被部分地或完全地浸在湿蚀刻剂中。湿蚀刻处理可以作为分批(即，多基底)处理或作为单基底处理执行。蚀刻时间(即，基底和/或其上的层被暴露于蚀刻剂的时间的量)可以是例如240秒或更少，或甚至180秒或更少，尽管较多的时间可以用于移除较厚的层。在优选实施例中，在蚀刻侧壁410之后，与下面的基底310的表面形成大约50°和大约70°之间，例如大约60°的角度430。在蚀刻之后，掩模层330可以通过传统的方式(例如，丙酮、光刻胶剥离剂、和/或暴露至氧等离子体)移除。
图5A是利用传统的蚀刻化学成份蚀刻的金属结构500的俯视光学显微图，在该情况下为PAN蚀刻，即，磷酸、醋酸和硝酸的混合物。金属结构500的特征在于在50nm的Mo层510的顶上的500nm的Cu层505，两者都设置在硅基底515上。(尽管未在图5A中示出，但Cu层505在蚀刻期间被光刻胶层掩蔽。)如所示出的，蚀刻的金属结构500的特征在于在Cu层505和Mo层510的边缘之间的相当大的间断520。间断520可以在例如10μm和20μm之间，或甚至更大。此外，蚀刻的金属结构500呈现了相当粗糙的锯齿状的侧壁525。
图5B是利用根据本发明的优选实施例的蚀刻剂蚀刻的金属结构550的俯视光学显微图。金属结构550的特征在于在50nm的Mo层560的顶上的500nm的Cu层555，两者都设置在硅基底565上。(尽管未在图5B中示出，但Cu层555在蚀刻期间被光刻胶层掩蔽。)如所示出的，蚀刻的金属结构550的特征在于在Cu层555和Mo层560的边缘之间的小得多的间断570。间断570可以在例如1μm和5μm之间，1μm和3μm之间，或甚至更小。此外，蚀刻的金属结构550呈现了平滑的大致笔直的侧壁575。另外，蚀刻的金属结构在基底565和Mo层560之间的交界处，以及在Cu层555和Mo层560之间的交界处基本上没有蚀刻残余物。
示例
一系列样本被制造用于将传统的蚀刻化学成份与根据本发明的实施例的蚀刻化学成份进行比较的蚀刻研究。每个样本由硅基底、设置在基底上的50nm的Mo层、和设置在Mo层上的500nm的Cu层组成。光刻胶用于掩蔽基底上的金属结构的一部分，如图3所示那样多。如图4中示意性示出的，样本被蚀刻直到Mo和Cu层的未掩蔽部分被移除为止。(由于每种蚀刻剂中的不同量的酸，针对每个样本的蚀刻速率以及由此蚀刻时间通常变化。)样本被分析以确定(1)蚀刻的结构附近的金属残余物的存在或不存在(如图2中示意性示出的)，以及(2)Mo和Cu层之间的蚀刻间断(如果有的话)的台阶尺寸(如图2中示意性示出的)。台阶尺寸与基底的平面平行地被测量。结果在以下表中被总结。
蚀刻剂 蚀刻间断尺寸(微米)
控制 15
1 1-2
2 1-2
3 1-3
4 2-4
5 3-4
6 3-4
7 3
8 3-5
9 4-6
在实验中利用的各种蚀刻剂的化学成份如下，其中，所有的浓度按重量计算。首先，控制蚀刻剂(传统的PAN蚀刻剂)是50％的磷酸、10％的醋酸、5％的硝酸以及35％的水的混合物。蚀刻剂1是7％的硝酸、9％的盐酸、33％的甲基磺酸以及51％的水的混合物。蚀刻剂2是7％的硝酸、12％的盐酸、30％的甲基磺酸以及51％的水的混合物。蚀刻剂3是60％的磷酸、3.5％的硝酸、15％的甲基磺酸以及21.5％的水的混合物。蚀刻剂4是7％的硝酸、12％的盐酸、25％的甲基磺酸以及56％的水的混合物。蚀刻剂5是7％的硝酸、5％的盐酸、37％的甲基磺酸以及51％的水的混合物。蚀刻剂6是7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸以及46％的水的混合物。蚀刻剂7是50％的磷酸、3.5％的硝酸、20％的甲基磺酸以及26.5％的水的混合物。蚀刻剂8是68.6％的磷酸、3.5％的硝酸、10％的甲基磺酸以及17.9％的水的混合物。蚀刻剂9是9％的硝酸、12％的盐酸、30％的甲基磺酸以及49％的水的混合物。
如蚀刻结果显示，根据本发明的实施例的蚀刻剂1-10成功蚀刻了Mo和Cu层，仅具有非常小的产生的蚀刻间断。通过比较，控制蚀刻剂蚀刻的层形成了蚀刻间断，大约比根据本发明的实施例的最好执行的蚀刻剂大一个数量级，由此显示了根据本发明实施例的蚀刻化学成份的优越性。
这里所使用的术语和表达用作说明书的术语和表达，并且没有限制，并且在使用这些术语和表达时不意图排除所示出和描述的特征的任何等价物或其部分。另外，在描述了本发明的特定实施例之后，对于本领域普通技术人员显而易见的是，包括这里所公开的概念的其他实施例可以在不背离本发明的精神和范围的情况下使用。因此，所描述的实施例将在所有方面被视为仅示意性的而非限制性的。

Claims (85)

1.一种形成薄膜晶体管的电极的方法，所述方法包括：
提供包括硅或玻璃中至少之一的基层；
在所述基层上沉积屏障层，所述屏障层包括一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金；
在所述屏障层上沉积导体层，所述导体层包括Cu、Ag、Au或Al中至少之一；
在所述屏障层上形成掩模层；
图案化所述掩模层以露出所述导体层的一部分，所述掩模层的剩余部分至少部分地限定所述电极的形状；
此后，施加蚀刻剂以移除所述导体层和所述屏障层的未被图案化的掩模层掩蔽的部分，由此形成所述电极的侧壁，所述侧壁包括(a)所述屏障层的暴露部分，(b)所述导体层的暴露部分，以及(c)所述屏障层的暴露部分与所述导体层的暴露部分之间的交界，
其中，所述蚀刻剂包括(i)按重量5％-15％的盐酸、20％-40％的甲基磺酸、7％-10％的硝酸以及余量为水的混合物，或(ii)按重量40％-75％的磷酸、5％-30％的甲基磺酸、2％-5％的硝酸以及余量为水的混合物。
2.根据权利要求1所述的方法，其中，所述电极的侧壁基本没有间断，尽管存在所述屏障层的暴露部分和所述导体层的暴露部分之间的交界。
3.根据权利要求1所述的方法，其中，在所述屏障层的暴露部分和所述导体层的暴露部分之间的交界附近，所述屏障层的暴露部分从所述导体层的暴露部分突出6μm或更少。
4.根据权利要求3所述的方法，其中，所述屏障层的暴露部分突出1μm至5μm之间。
5.根据权利要求3所述的方法，其中，所述屏障层的暴露部分突出1μm至3μm之间。
6.根据权利要求1所述的方法，其中，在施加所述蚀刻剂之后，所述电极在(i)所述屏障层的暴露部分和所述导体层的暴露部分之间的交界和(ii)所述屏障层的暴露部分和所述基层之间的交界处基本没有蚀刻残余物。
7.根据权利要求1所述的方法，其中，所述蚀刻剂包含按重量至少49％的水。
8.根据权利要求1所述的方法，其中，所述蚀刻剂包含按重量至少51％的水。
9.根据权利要求1所述的方法，其中，所述蚀刻剂包括柠檬酸。
10.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成的混合物。
11.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成的混合物。
12.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成的混合物。
13.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成的混合物。
14.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成的混合物。
15.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成的混合物。
16.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成的混合物。
17.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成的混合物。
18.根据权利要求1所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成的混合物。
19.根据权利要求1所述的方法，其中，所述屏障层包括Mo、W、或Mo和W的合金。
20.根据权利要求1所述的方法，其中，所述屏障层包括Mo和/或W与一种或多种另外的金属组分的合金。
21.根据权利要求1所述的方法，其中，所述导体层包括Cu。
22.根据权利要求1所述的方法，其中，所述屏障层包括Mo，以及所述导体层包括Cu。
23.根据权利要求1所述的方法，其中，所述掩模层包括光刻胶。
24.根据权利要求1所述的方法，还包括移除图案化的掩模层的剩余部分。
25.根据权利要求1所述的方法，其中，所述基层包括玻璃。
26.根据权利要求1所述的方法，其中，所述基层包括硅。
27.根据权利要求26所述的方法，其中，所述基层包括非晶硅。
28.一种蚀刻金属双层的方法，所述方法包括：
提供一结构，该结构包括(i)基层，(ii)设置在所述基层上的第一金属层，以及(iii)设置在所述第一金属层上的第二金属层，所述第二金属层不同于所述第一金属层；
在所述第二金属层上形成掩模层；
图案化所述掩模层以露出所述第二金属层的一部分，所述掩模层的剩余部分限定预定形状；
此后，施加蚀刻剂以移除所述第二金属层和所述第一金属层的未被图案化的掩模层掩蔽的部分，由此形成具有侧壁的金属双层，所述侧壁包括(a)所述第一金属层的暴露部分，(b)所述第二金属层的暴露部分，以及(c)所述第一金属层的暴露部分与所述第二金属层的暴露部分之间的交界，
其中，所述蚀刻剂包括(i)按重量5％-15％的盐酸、20％-40％的甲基磺酸、7％-10％的硝酸以及余量为水的混合物，或(ii)按重量40％-75％的磷酸、5％-30％的甲基磺酸、2％-5％的硝酸以及余量为水的混合物。
29.根据权利要求28所述的方法，其中，所述基层包括硅或玻璃中至少之一。
30.根据权利要求28所述的方法，其中，所述第一金属层包括一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金。
31.根据权利要求28所述的方法，其中，所述第二金属层包括Cu、Ag、Au或Al中至少之一。
32.根据权利要求28所述的方法，其中，所述金属双层的侧壁基本没有间断，尽管存在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界。
33.根据权利要求28所述的方法，其中，在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界附近，所述第一金属层的暴露部分从所述第二金属层的暴露部分突出6μm或更少。
34.根据权利要求33所述的方法，其中，所述第一金属层的暴露部分突出1μm至5μm之间。
35.根据权利要求33所述的方法，其中，所述第一金属层的暴露部分突出1μm至3μm之间。
36.根据权利要求28所述的方法，其中，在施加所述蚀刻剂之后，所述金属双层在(i)所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界和(ii)所述第一金属层的暴露部分和所述基层之间的交界处基本没有蚀刻残余物。
37.根据权利要求28所述的方法，其中，所述蚀刻剂包含按重量至少49％的水。
38.根据权利要求28所述的方法，其中，所述蚀刻剂包含按重量至少51％的水。
39.根据权利要求28所述的方法，其中，所述蚀刻剂包括柠檬酸。
40.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成的混合物。
41.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成的混合物。
42.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成的混合物。
43.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成的混合物。
44.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成的混合物。
45.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成的混合物。
46.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成的混合物。
47.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成的混合物。
48.根据权利要求28所述的方法，其中，所述蚀刻剂包括由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成的混合物。
49.根据权利要求28所述的方法，其中，所述第一金属层包括Mo、W、或Mo和W的合金。
50.根据权利要求28所述的方法，其中，所述第一金属层包括Mo和/或W与一种或多种另外的金属组分的合金。
51.根据权利要求28所述的方法，其中，所述第二金属层包括Cu。
52.根据权利要求28所述的方法，其中，所述第一金属层包括Mo，以及所述第二金属层包括Cu。
53.根据权利要求28所述的方法，其中，所述掩模层包括光刻胶。
54.根据权利要求28所述的方法，还包括移除图案化的掩模层的剩余部分。
55.根据权利要求28所述的方法，其中，所述基层包括玻璃。
56.根据权利要求28所述的方法，其中，所述基层包括硅。
57.根据权利要求56所述的方法，其中，所述基层包括非晶硅。
58.一种蚀刻剂，其用于在不蚀刻基层的情况下基本上非选择性地蚀刻设置在所述基层上的金属双层的部分，所述金属双层包括(i)第一金属层以及(ii)第二金属层，所述第二金属层(a)不同于所述第一金属层并(b)设置在所述第一金属层上，所述蚀刻剂包括(i)按重量5％-15％的盐酸、20％-40％的甲基磺酸、7％-10％的硝酸以及余量为水的混合物，或(ii)按重量40％-75％的磷酸、5％-30％的甲基磺酸、2％-5％的硝酸以及余量为水的混合物。
59.根据权利要求58所述的蚀刻剂，其中，所述基层包括硅或玻璃中至少之一。
60.根据权利要求58所述的蚀刻剂，其中，所述第一金属层包括一种或多种难熔金属或者一种或多种难熔金属与一种或多种另外的金属组分的合金。
61.根据权利要求58所述的蚀刻剂，其中，所述第二金属层包括Cu、Ag、Au或Al中至少之一。
62.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂被配置为蚀刻所述金属双层并由此形成所述金属双层的侧壁，所述侧壁基本没有间断，尽管存在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界。
63.根据权利要求58所述的蚀刻剂，其中，(i)所述蚀刻剂被配置为蚀刻所述金属双层并由此形成所述金属双层的侧壁，所述侧壁具有在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界，以及(ii)在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界附近，所述第一金属层的暴露部分从所述第二金属层的暴露部分突出6μm或更少。
64.根据权利要求63所述的蚀刻剂，其中，所述第一金属层的暴露部分突出1μm至5μm之间。
65.根据权利要求63所述的蚀刻剂，其中，所述第一金属层的暴露部分突出1μm至3μm之间。
66.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂被配置为(i)蚀刻所述金属双层并由此形成所述金属双层的侧壁，所述侧壁具有在所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界，以及(ii)在所述金属双层被蚀刻之后，在(a)所述第一金属层的暴露部分和所述第二金属层的暴露部分之间的交界和(b)所述第一金属层的暴露部分和所述基层之间的交界处基本没有留下蚀刻残余物。
67.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包含按重量至少49％的水。
68.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包含按重量至少51％的水。
69.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括柠檬酸。
70.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量7％的硝酸、9％的盐酸、33％的甲基磺酸、以及51％的水组成的混合物。
71.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、以及51％的水组成的混合物。
72.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、25％的甲基磺酸、以及56％的水组成的混合物。
73.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量7％的硝酸、5％的盐酸、37％的甲基磺酸、以及51％的水组成的混合物。
74.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量7％的硝酸、12％的盐酸、30％的甲基磺酸、5％的柠檬酸、以及46％的水组成的混合物。
75.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量9％的硝酸、12％的盐酸、30％的甲基磺酸、以及49％的水组成的混合物。
76.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量3.5％的硝酸、60％的磷酸、15％的甲基磺酸、以及21.5％的水组成的混合物。
77.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量3.5％的硝酸、50％的磷酸、20％的甲基磺酸、以及26.5％的水组成的混合物。
78.根据权利要求58所述的蚀刻剂，其中，所述蚀刻剂包括由按重量3.5％的硝酸、68.6％的磷酸、10％的甲基磺酸、以及17.9％的水组成的混合物。
79.根据权利要求58所述的蚀刻剂，其中，所述第一金属层包括Mo、W、或Mo和W的合金。
80.根据权利要求58所述的蚀刻剂，其中，所述第一金属层包括Mo和/或W与一种或多种另外的金属组分的合金。
81.根据权利要求58所述的蚀刻剂，其中，所述第二金属层包括Cu。
82.根据权利要求58所述的蚀刻剂，其中，所述第一金属层包括Mo，以及所述第二金属层包括Cu。
83.根据权利要求58所述的蚀刻剂，其中，所述基层包括玻璃。
84.根据权利要求58所述的蚀刻剂，其中，所述基层包括硅。
85.根据权利要求84所述的蚀刻剂，其中，所述基层包括非晶硅。
CN201580011722.XA 2014-03-07 2015-03-03 用于电子装置中的金属化的蚀刻化学成份 Active CN106170869B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461949641P 2014-03-07 2014-03-07
US61/949,641 2014-03-07
PCT/US2015/018434 WO2015134456A1 (en) 2014-03-07 2015-03-03 Etch chemistries for metallization in electronic devices

Publications (2)

Publication Number Publication Date
CN106170869A CN106170869A (zh) 2016-11-30
CN106170869B true CN106170869B (zh) 2020-01-10

Family

ID=54018163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011722.XA Active CN106170869B (zh) 2014-03-07 2015-03-03 用于电子装置中的金属化的蚀刻化学成份

Country Status (6)

Country Link
US (3) US9455283B2 (zh)
JP (1) JP2017510090A (zh)
KR (1) KR102287017B1 (zh)
CN (1) CN106170869B (zh)
TW (2) TWI608128B (zh)
WO (1) WO2015134456A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015134456A1 (en) * 2014-03-07 2015-09-11 H.C. Starck Inc. Etch chemistries for metallization in electronic devices
DE102016105056A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
KR102368027B1 (ko) * 2017-05-22 2022-02-25 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
CN108930037B (zh) * 2017-05-22 2021-02-26 东友精细化工有限公司 金属膜蚀刻液组合物及利用其的导电图案形成方法
KR102388085B1 (ko) * 2017-05-29 2022-04-18 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR101926274B1 (ko) * 2017-11-17 2018-12-06 동우 화인켐 주식회사 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190058758A (ko) * 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR20190111724A (ko) * 2018-03-23 2019-10-02 동우 화인켐 주식회사 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR102650435B1 (ko) 2019-06-14 2024-03-26 삼성디스플레이 주식회사 표시 패널
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법
CN112680229A (zh) * 2021-01-29 2021-04-20 深圳市百通达科技有限公司 一种湿电子化学的硅基材料蚀刻液及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
CN103572292A (zh) * 2012-07-24 2014-02-12 攀时欧洲公司 蚀刻剂组合物以及用于蚀刻多层金属膜的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4093147B2 (ja) 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
TW200616071A (en) * 2004-11-05 2006-05-16 Mitsubishi Chem Corp Etchant and method of etching
TWI405875B (zh) * 2006-08-22 2013-08-21 Kanto Kagaku 鈦、鋁金屬層積膜之蝕刻液組成物
TWI351765B (en) 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101845083B1 (ko) * 2010-12-10 2018-04-04 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
KR20140013310A (ko) * 2012-07-23 2014-02-05 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 표시판 제조 방법
KR102002131B1 (ko) 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
CN105264669A (zh) * 2013-06-06 2016-01-20 H·C·施塔克公司 用于在电子装置中金属化的铜合金阻挡层和覆盖层
WO2015134456A1 (en) * 2014-03-07 2015-09-11 H.C. Starck Inc. Etch chemistries for metallization in electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
CN103572292A (zh) * 2012-07-24 2014-02-12 攀时欧洲公司 蚀刻剂组合物以及用于蚀刻多层金属膜的方法

Also Published As

Publication number Publication date
US10923514B2 (en) 2021-02-16
TW201538797A (zh) 2015-10-16
US10186530B2 (en) 2019-01-22
KR20160130808A (ko) 2016-11-14
US20150255494A1 (en) 2015-09-10
KR102287017B1 (ko) 2021-08-05
US20160372500A1 (en) 2016-12-22
TWI608128B (zh) 2017-12-11
TW201700791A (zh) 2017-01-01
CN106170869A (zh) 2016-11-30
TWI564433B (zh) 2017-01-01
JP2017510090A (ja) 2017-04-06
US9455283B2 (en) 2016-09-27
US20190148420A1 (en) 2019-05-16
WO2015134456A1 (en) 2015-09-11

Similar Documents

Publication Publication Date Title
CN106170869B (zh) 用于电子装置中的金属化的蚀刻化学成份
US11392257B2 (en) Copper-alloy capping layers for metallization in touch-panel displays
US6582982B2 (en) Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6445004B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
KR101729090B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US10739879B2 (en) Current-induced dark layer formation for metallization in electronic devices
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
CN1953140A (zh) 膜图案化法、薄膜晶体管制法、薄膜晶体管衬底及其制法
US20170194366A1 (en) Method for manufacturing thin-film transistor
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
KR19980069950A (ko) 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법
KR100796483B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant