CN106170859B - 用于多个压紧接触式半导体器件的改良型盘形单元 - Google Patents

用于多个压紧接触式半导体器件的改良型盘形单元 Download PDF

Info

Publication number
CN106170859B
CN106170859B CN201580020447.8A CN201580020447A CN106170859B CN 106170859 B CN106170859 B CN 106170859B CN 201580020447 A CN201580020447 A CN 201580020447A CN 106170859 B CN106170859 B CN 106170859B
Authority
CN
China
Prior art keywords
semiconductor devices
disc
shaped units
pressing plate
clamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580020447.8A
Other languages
English (en)
Other versions
CN106170859A (zh
Inventor
M·申克
J·普日比拉
R·巴特尔梅斯
J·多恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon technology bipolar Co.,Ltd.
Original Assignee
Siemens AG
Infineon Technologies Bipolar GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Infineon Technologies Bipolar GmbH and Co KG filed Critical Siemens AG
Publication of CN106170859A publication Critical patent/CN106170859A/zh
Application granted granted Critical
Publication of CN106170859B publication Critical patent/CN106170859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及一种盘形单元(1)，其作用是借助产生夹紧力(F)的夹紧装置(4、13)，使多个半导体器件实现压紧接触，所述盘形单元包括：壳体(2、3、7、8)；至少一个安装在壳体中的第一类型的第一半导体器件(6)；至少一个安装在壳体中的第二类型(不同于第一类型)的第二半导体器件(5)；其中壳体(2、3、7、8)至少包含一块覆盖第一半导体器件(6)和第二半导体器件(5)的、与夹紧力(F)基本垂直的金属压板(2)，用于夹紧第一和第二半导体器件，夹紧力(F)以局部限制的方式(9)施加到压板(2)上，以便通过压板(2)夹紧第一半导体器件(6)和第二半导体器件(5)，其中第一半导体器件(6)设置在夹紧力(F)的局部作用区(9)下方，第二半导体器件(5)至少部分设置在局部作用区(9)之外。

Description

用于多个压紧接触式半导体器件的改良型盘形单元
背景技术
本发明涉及一种用于多个半导体器件(尤其是多个功率半导体器件)的盘形单元。这些盘形单元一般用于容纳和安装至少一个半导体器件，并通常与一个散热体存在导热接触。上述盘形单元的主要功能是：对半导体器件进行密封，并同时借助半导体器件的压紧接触(从外部)实现电连接和热连接。已知盘形单元主要包括一壳体和至少一个半导体器件。这种盘形单元可以从市场上买到。除此之外还存在容纳有多个半导体器件的盘形单元，这些半导体器件在几何尺寸方面具有相同类型。此种设计没有什么缺陷，因为当结构类型一致时器件的机械负荷极限相同。如果多个器件由于几何尺寸不同而存在不同的承荷能力，则这些器件的夹紧就会出现问题。尽管单纯将半导体器件安装到壳体内部时一般不存在问题，但如果最终买主为了实现电接触和热接触对盘形单元进行夹紧，机械强度最弱的器件就可能在夹紧时出现轻微损坏。到目前为止，因为负荷极限不同，类型不同的半导体器件必须事先在单独的盘形单元中夹紧，以便能够为每种器件单独调节夹紧作用，以允许器件具有不同机械负荷极限。这种设计具有以下缺点：部件数量增加、盘形单元结构体积变大、设计和/或可能需要的夹紧作用的具体调节相对复杂。
为此，一般组件包括具有夹紧装置的盘形单元，比如拉紧螺栓或者压紧螺栓机构，其作用是固定半导体器件并使本发明所述的多个半导体器件实现电和热的压力接触。鉴于功率半导体电子器件中在热交变负荷方面出现的问题，人们为了实现耐高电压和耐大电流器件的接触连接开发了这种压力接触。作为大功率变流器核心器件的高压晶闸管，就属于上述耐高电压半导体器件。尤其对于这些系统来说，器件可靠性要求很高。因为器件带有相对较脆的半导体材料层，所以始终面临着因压力接触所致机械过载而损坏的危险。
在这种情形中，电子器件接触区和导电触点之间机械接触、电接触和热接触的产生和保持，同样主要靠机械力实现。这种设计具有以下优点：通过对机械力进行相应调节(比如借助夹紧装置或者弹簧装置)，可以充分考虑与这种机械固定相关的机械公差所导致热交变负荷。
发明内容
鉴于以上所述缺点，本发明的任务是：提供一种用于多个半导体器件的盘形单元和一种由盘形单元组成的组件(带有夹紧装置)，其中可在采用不同半导体器件的情况下实现高集成密度，减少部件数量并减少所需盘形单元数量，缩小结构空间，可通过简单方式调节夹紧作用和/或更充分考虑器件的不同机械负荷极限。根据本发明，上述任务通过具有根据权利要求1所述特征的盘形单元完成。从属权利要求包含本发明其它的、特别有利的实施例。需要说明的是：权利要求中列出的各个特征可以通过技术上合理的任意方式相互组合，从而产生本发明的其它实施例。说明书，尤其是结合附图对本发明进行了额外的特征描述和详细解释。
本发明涉及一种用于多个半导体器件的盘形单元。本发明所指盘形单元包含一壳体。优选地，所述壳体带有采用不导电材料(比如陶瓷)制成的侧壁。侧壁的形状(比如)为环形。优选地，所述半导体器件以密封形式容纳在壳体内部。进一步地，所述盘形单元包含至少一个容纳在壳体中的第一类型的第一半导体器件以及至少一个容纳在壳体中的第二类型的第二半导体器件。
术语“盘形单元”定义了一种由壳体和多个半导体器件(以下简称为“器件”)组成的单元。优选地，即使盘形单元没有夹紧和/或固定在散热体上，器件也能以防丢失形式容纳在壳体中。术语“不同类型”应做广义解释，可以指不同的外部尺寸和/或几何形状，也可以指外部尺寸相同时存在层结构方面的差别，还可以指压紧接触时采用不同接触力。优选地，其至少为不同类型的机械负荷极限(平行于夹紧方向)方面的差别。
根据本发明，所述壳体包括至少一块金属压板，所述金属压板覆盖第一半导体器件和第二半导体器件且与夹紧力基本垂直，用于夹紧第一和第二半导体器件。在这种情形中，所述压板配置为，夹紧力以局部限制的方式施加到压板上，以便通过压板夹紧第一半导体器件和第二半导体器件，其中所述第一半导体器件设置在夹紧力的局部作用区下方，所述第二半导体器件至少部分(即一部分至全部)(优选全部)设置在局部作用区之外。
本发明还涉及一种由上述盘形单元和夹紧装置组成的组件，夹紧装置的作用是：第一和第二半导体器件在夹紧装置所产生夹紧力的作用下被夹紧，并使第一和第二半导体器件实现电接触。夹紧力可以(比如)通过弹簧或者螺栓、优选通过拉紧螺栓或者压紧螺栓结构产生。
在一个实施例中，第一和第二类型的器件被夹紧在上述压板和承受压力的配合板之间，其中所述配合板可以(比如)全面贴靠在散热体上。根据优选实施例，第一和第二类型的器件被夹紧在根据本发明配置的两块压板之间。优选地，压板和配合板配置为，或者设置高度调整盘件，使得配合板和压板在夹紧之前的合拢期间，与第一半导体器件和第二半导体器件同时接触。
换句话说，作用区之外的压板凸起提供力作用线的分解。第一半导体器件设置在夹紧力的力作用线上，而设置在压板凸起部分下方的第二半导体器件位于通过压板分支的力作用线上。优选地，圆形金属压板起到弹性悬臂梁的作用，并缓冲施加在第二半导体器件上的作用力。相对于第一半导体器件，第二半导体器件承受的接触力和机械应力得以降低。这种设计可以(比如)用于以下目的：将接触电阻与夹紧力关联性较小的半导体器件，作为第二半导体器件设置在分支后的力作用线上。
优选地，第二半导体器件采用以下类型：它在夹紧方向上的机械负荷极限，小于第一半导体器件的相应负荷极限。根据本发明，第二半导体器件位于分支后的力作用线区域内。第一和第二器件之间的负荷极限差别，可能源于通常垂直于夹紧力的半导体层的不同厚度。根据本发明所述盘形单元设计，即使在第一器件承受最大夹紧力时，也能确保第二器件所承受负荷得到“缓冲”，从而能够在因第一器件夹紧力而产生最大应力的情况下，确保第二器件上的应力较低。这样就可以将机械承荷能力较小的器件和具有较高机械承荷能力的器件搭配在一个盘形单元中。尤其是，给定相应的设置，即如果第二器件为机械承荷能力与第一器件相同或者较小的器件，可以确保夹紧第一器件而不存在第二器件遭受机械损坏的危险。因此，可以在第一器件承受最大负荷(出于电接触和热接触原因而力求实现)的情况下，可靠防止第二半导体器件遭到损坏。
优选地，所述压板贴靠在半导体器件的相应接触面上，以便同时用于半导体器件的直接电接触和热接触。
根据本发明的另一个实施例，第一半导体器件的至少一个接触面、至少在未夹紧状态下不处于全面贴放状态。换句话说，半导体器件与贴靠它的配合件、比如根据本发明所述的压板或者承受压力的配合板形成一个空腔。通过这一措施，第一半导体器件可以在夹紧作用下产生形状改变，随着夹紧力的提高，半导体器件接触面通过器件的弹性或者塑性变形得以增大。这样半导体器件就可以“缓冲”夹紧力。因此，由于存在第一半导体器件的反作用力，可以更好调节第二半导体器件的夹紧作用。优选地，上述结构可以通过半导体器件侧面的弯曲形接触面实现。优选地，由半导体材料(比如硅)构成的第一半导体器件外层具有背向接触面弯曲的表面。
根据本发明的另一个实施例，第一半导体器件(即整个层结构)在未夹紧状态下以弯曲方式配置。
根据本发明的另一个实施例，在未夹紧状态下接触面和相关配合面之间的最大净距离位于5μm至150μm范围内，优选位于10μm至100μm范围内。术语“净距离”是指全面贴靠和无负荷贴靠状态之间的最大高度差。
根据本发明的一个优选实施例，第一半导体器件的外周位于夹紧力作用区之外或者与作用区的外周一致。结合仅在外周贴放、在接触面内部区域中(未夹紧状态下)高出的第一半导体器件，可以在盘形半导体器件中实现第一半导体器件的高柔性。
根据本发明所述盘形单元的优选实施例，设置一个第一半导体器件以及多个第二半导体器件，其中第二半导体器件以相同距离或者按照不同距离(其中包含一个不同间距)，围绕第一半导体器件进行分布设置。通过这种实施例可以提高集成密度，而不必放弃上文所述优点(比如在径向方向上进行机械负荷分级)。优选地，压板的局部作用区包含其几何中心点。
优选地，将第一半导体器件配置为圆形扁平结构，并设置多个第二半导体器件，第二半导体器件沿着一个或者多个同心圆围绕第一半导体器件的径向圆周均匀分布设置。
根据本发明的优选实施例，将流体导流通道集成进压板中，以便能够使冷却介质流过压板以实现有效冷却。
例如，第一半导体器件配置为圆形扁平结构。例如，其直径位于10至100mm的范围内，优选20至80mm，更优选50至70mm，如60mm。在一个实施例中设置的且围绕第一半导体器件设置的第二半导体器件，可以(比如)呈环形围绕第一半导体器件设置，这个环的内直径/外直径位于10/20至100/200mm的范围内，优选20/40至80/160mm，更优选50/100至70/140mm，如60/120mm。
根据本发明的另一个实施例，用于实现电接触的最大表面(又被称为有效表面)之间彼此存在一定比例。其中为了达到更高表面覆盖密度，第一器件和第二器件有效表面之比位于1:1至1:4的范围内，优选1:1.5至1:2.5，如1:2。为了使本发明所述盘形单元实现特别高的表面覆盖密度和集成密度，至少一个第二半导体器件配置为矩形(优选正方形)或者梯形扁平结构。
优选地，所述第一半导体器件为单片式半导体器件，比如二极管或者晶闸管。
优选地，所述至少一个第二半导体器件是绝缘栅双极型晶体管(IGBT)。
所述第一和第二类型的半导体器件，在垂直于夹紧力的方向上相互存在一定间隔，间距可以是2mm至10mm。
进一步地，本发明涉及一种由其中一个前述实施例中且具有上述技术优点的散热体和盘形单元组成的组件。
附图说明
下面根据附图进一步阐述本发明。附图只作为示例来理解且仅表示优选的实施例。其中：
图1：根据本发明第一实施例由盘形单元和夹紧装置组成的组件的截面图；
图2：根据本发明第二实施例由盘形单元和夹紧装置组成的组件的截面图；
图3为关于图1和图2的详细视图。
具体实施方式
图1以截面和示意的方式示出了根据本发明所述的第一组件，其由盘形单元1和夹紧装置4、13组成。盘形单元1带有密封壳体2、3、7、8。壳体2、3、7、8包括由陶瓷材料制成的电绝缘环8，电绝缘环的端面上设置有金属涂层。电绝缘环借助该涂层在两个端面与铜材料制成的环形盘7焊接在一起。环形盘7末端以密封形式与压板2或者承受压力的配合板3相连接。一个圆盘状的、属于第一类型的第一半导体器件6以及多个属于第二类型的第二半导体器件5(这里是绝缘栅双极型晶体管)，夹紧在压板2和承受压力的配合板3之间，其中第二半导体器件5绕第一半导体器件6的外圆周均匀分布。半导体器件5、6具有分别垂直于夹紧方向延伸的半导体层10、10'。此外，在半导体器件5、6与压板2和配合板3相接触的每一侧面，设置用于半导体器件5、6的电接触的金属涂层14。电接触以及所需的散热通过压板2以及配合板3实现。为了散热，压板2和配合板3被一个或者多个流体导流通道11、12穿过。压板2的通道11和配合板3的通道12设置在垂直于夹紧方向的假想平面中。在图1所示的组件中，配合板3全面贴放在散热体13上。夹紧装置包含压力活塞4、18，图中未展示的(比如)压紧螺栓所产生夹紧力F通过压力活塞作用于圆形压板2。作用面9通过压板2的平台状凸起18确定。凸起18可以配置为与压板2成一体，也可以配置为压板2的单独部分。当将第一半导体器件6直接设置在作用面9下方时，则将第二半导体器件5设置在伸出作用面的压板2外部的下方。因为压板2在穿过第二半导体器件5的分支力作用线上具有弹性，所以相对于第一半导体器件6，第二半导体器件承受的机械负荷得以减小。如果(比如)第一半导体器件6和第二半导体器件5具有不同的最大机械负荷极限，则通过压板2的创造性配置，可以在第一半导体器件6达到最大负荷(出于电接触和热接触原因力求实现这一负荷)之前，防止第二半导体器件5出现机械损坏。
图2示出了根据本发明的组件的第二实施例，该实施例与图1中示出的组件的不同点在于：夹紧装置4、13的配置；以及设置不止一个压板2，而是分别具有凸起16、18的两个压板。因此，可以在半导体器件5、6的两侧产生上述有利效果。
图3中示出了与图1和图2均有关的详细视图。图3示出了位于压板2之间或者位于压板2和配合板3之间的第一半导体器件6的层结构，其中层结构处在尚未夹紧的、仅与压板2或者配合板3存在接触的状态。第一器件6的整个层结构呈弯曲状，图中所示弯曲形状并非按比例绘出。背向半导体层10并朝向金属钼层17弯曲的层结构，用于使半导体器件6按照长度X在第一器件6两侧的接触面15和15'范围内产生“拱形/凸起”。随着夹紧力的增大，第一器件6的层结构沿着与上述预先弯曲相反的方向产生弯曲。由预先弯曲产生的弹性弯曲力矩反作用于夹紧力，并简化将夹紧力F调节和确定到第一半导体器件6最大负荷极限的操作。因此，夹紧时第二半导体器件5产生机械损坏的危险将实现最小化。

Claims (19)

1.一种盘形单元(1)，用于借助产生夹紧力(F)的夹紧装置(4、13)，使多个半导体器件实现压紧接触，所述盘形单元包括：
壳体(2、3、7、8)；
至少一个安装在所述壳体中的第一类型的第一半导体器件(6)；
至少一个安装在所述壳体中的第二类型的第二半导体器件(5)，所述第二类型与第一类型不同；
其中所述壳体(2、3、7、8)包括至少一块金属压板(2)，所述至少一块金属压板(2)覆盖第一半导体器件(6)和第二半导体器件(5)，且与夹紧力(F)基本垂直，用于夹紧第一半导体器件和第二半导体器件，其中所述压板(2)配置为，所述夹紧力(F)以局部限制的方式施加到压板(2)上，以便通过所述压板(2)夹紧第一半导体器件(6)和第二半导体器件(5)，其中所述第一半导体器件(6)设置在夹紧力(F)的局部作用区(9)下方，所述第二半导体器件(5)至少部分设置在局部作用区(9)之外。
2.根据权利要求1所述的盘形单元(1)，其中所述第一半导体器件(6)的至少一个接触面(15、15')至少在未夹紧状态下不全面贴靠在比如压板(2)的相关配合面上。
3.根据权利要求2所述的盘形单元(1)，其中所述第一半导体器件(6)在未夹紧状态下以弯曲的方式配置。
4.根据权利要求2所述的盘形单元(1)，其中在未夹紧状态下接触面和相关配合面之间的最大净距离位于5μm至150μm的范围内。
5.根据权利要求4所述的盘形单元(1)，其中在未夹紧状态下接触面和相关配合面之间的最大净距离位于10μm至100μm的范围内。
6.根据权利要求2所述的盘形单元(1)，其中所述接触面(15、15')通过第一半导体器件(6)的半导体材料层(10)限定。
7.根据权利要求1所述的盘形单元(1)，其中所述夹紧力在压板(2)上的局部限制作用区(9)，通过压板(2)背向半导体器件(5、6)的侧面上的凸起(18)限定。
8.根据权利要求1所述的盘形单元(1)，其中所述第一半导体器件(6)的外周，位于夹紧力作用区(9)之外或者与该作用区的外周一致。
9.根据权利要求1所述的盘形单元(1)，其中所述压板(2)配置为圆形。
10.根据权利要求1所述的盘形单元(1)，其中至少所述第一半导体器件(6)直接设置在靠近压板(2)的位置。
11.根据权利要求1所述的盘形单元(1)，其中至少一个用于流体冷却的通道(11)集成在压板(2)中。
12.根据权利要求1所述的盘形单元(1)，其中设置有一个第一半导体器件(6)和多个第二半导体器件(5)，其中所述第二半导体器件(5)按照一种距离或者不同距离围绕第一半导体器件(6)分布设置。
13.根据权利要求12所述的盘形单元(1)，其中所述第一半导体器件(6)配置为圆形扁平结构，所述多个第二半导体器件(5)沿着一个或者多个同心圆围绕第一半导体器件(6)的径向外周均匀分布设置。
14.根据权利要求1所述的盘形单元(1)，其中所述至少一个第二半导体器件(5)配置为矩形、圆形或者梯形的扁平结构。
15.根据权利要求1所述的盘形单元(1)，其中所述第一半导体器件(6)为单片式半导体器件。
16.根据权利要求15所述的盘形单元(1)，其中所述第一半导体器件(6)为二极管或者晶闸管。
17.根据权利要求1所述的盘形单元(1)，其中所述至少一个第二半导体器件(5)为绝缘栅双极型晶体管。
18.根据权利要求1所述的盘形单元(1)，包括两块压板(2)，其中所述半导体器件(5、6)被夹紧在压板(2)之间。
19.一种包括根据权利要求1所述的夹紧装置(4、13)和盘形单元(1)的组件。
CN201580020447.8A 2014-02-26 2015-02-17 用于多个压紧接触式半导体器件的改良型盘形单元 Active CN106170859B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014102493.1A DE102014102493A1 (de) 2014-02-26 2014-02-26 Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente
DE102014102493.1 2014-02-26
PCT/EP2015/053289 WO2015128220A1 (de) 2014-02-26 2015-02-17 Verbesserte scheibenzelle für mehrere druckkontaktierte halbleiterbauelemente

Publications (2)

Publication Number Publication Date
CN106170859A CN106170859A (zh) 2016-11-30
CN106170859B true CN106170859B (zh) 2018-12-11

Family

ID=52577844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580020447.8A Active CN106170859B (zh) 2014-02-26 2015-02-17 用于多个压紧接触式半导体器件的改良型盘形单元

Country Status (11)

Country Link
US (1) US10008486B2 (zh)
EP (1) EP3111476B1 (zh)
JP (1) JP6211215B2 (zh)
KR (1) KR101855028B1 (zh)
CN (1) CN106170859B (zh)
CA (1) CA2940087C (zh)
DE (1) DE102014102493A1 (zh)
ES (1) ES2669495T3 (zh)
PL (1) PL3111476T3 (zh)
RU (1) RU2642117C1 (zh)
WO (1) WO2015128220A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018107094B4 (de) * 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
RU2758577C1 (ru) * 2021-03-17 2021-10-29 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) Способ изготовления контактов к тонким трёхмерным чешуйкам слоистых кристаллов

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3223532A1 (de) * 1982-06-24 1983-12-29 Brown, Boveri & Cie Ag, 6800 Mannheim Anordnung zum verspannen mehrerer scheibenfoermiger halbleiterbauelemente
US5866944A (en) * 1995-06-20 1999-02-02 Kabushiki Kaisha Toshiba Multichip press-contact type semiconductor device
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
CN101794742A (zh) * 2009-01-23 2010-08-04 赛米控电子股份有限公司 按照压力接触方式实施的功率半导体模块
CN202142521U (zh) * 2011-06-03 2012-02-08 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719862A (en) * 1972-03-15 1973-03-06 Motorola Inc Flexible contact members for use in high power electrical devices including a plurality of semiconductor units
JPS5737256U (zh) * 1980-08-11 1982-02-27
EP0064383A3 (en) * 1981-05-06 1984-06-27 LUCAS INDUSTRIES public limited company A semi-conductor package
JPS61134068A (ja) * 1984-12-05 1986-06-21 Fuji Electric Co Ltd 半導体装置
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP3507834B2 (ja) * 1998-01-29 2004-03-15 富士電機システムズ株式会社 パワー半導体デバイスの冷却装置
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP2004335777A (ja) * 2003-05-08 2004-11-25 Toshiba Mitsubishi-Electric Industrial System Corp 平型半導体素子用スタック
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
RU2384915C1 (ru) * 2008-10-01 2010-03-20 Федеральное государственное унитарное предприятие "Всероссийский Электротехнический институт им. В.И. Ленина" (ФГУП ВЭИ) Силовой полупроводниковый прибор с полностью прижимными контактами

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3223532A1 (de) * 1982-06-24 1983-12-29 Brown, Boveri & Cie Ag, 6800 Mannheim Anordnung zum verspannen mehrerer scheibenfoermiger halbleiterbauelemente
US5866944A (en) * 1995-06-20 1999-02-02 Kabushiki Kaisha Toshiba Multichip press-contact type semiconductor device
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
CN101794742A (zh) * 2009-01-23 2010-08-04 赛米控电子股份有限公司 按照压力接触方式实施的功率半导体模块
CN202142521U (zh) * 2011-06-03 2012-02-08 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块

Also Published As

Publication number Publication date
EP3111476A1 (de) 2017-01-04
WO2015128220A1 (de) 2015-09-03
US10008486B2 (en) 2018-06-26
EP3111476B1 (de) 2018-04-04
CA2940087C (en) 2019-07-23
ES2669495T3 (es) 2018-05-28
CN106170859A (zh) 2016-11-30
JP2017510998A (ja) 2017-04-13
DE102014102493A1 (de) 2015-08-27
KR101855028B1 (ko) 2018-05-04
PL3111476T3 (pl) 2018-09-28
RU2642117C1 (ru) 2018-01-24
US20170033091A1 (en) 2017-02-02
JP6211215B2 (ja) 2017-10-11
KR20160127051A (ko) 2016-11-02
CA2940087A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
CN106170859B (zh) 用于多个压紧接触式半导体器件的改良型盘形单元
EP3472864B1 (en) Semiconductor device sub-assembly and manufacturing method thereof
CN105097716A (zh) 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
KR20170139597A (ko) 열 절연 전기 접촉 프로브
EP3460840B1 (en) Devices for attaching and sealing a semiconductor cooling structure
Gersh et al. Evaluation of low-pressure-sintered multi-layer substrates for medium-voltage SiC power modules
Gonzalez et al. An initial consideration of silicon carbide devices in pressure-packages
CN109103155B (zh) 用于发热装置的热传递组件
JP2021028921A (ja) 圧接型半導体装置及び圧接型半導体装置の製造方法
CN109427709B (zh) 电气器件以及电气装置
US7285852B2 (en) Semiconductor device capsule
JP6743439B2 (ja) 半導体装置および半導体装置の製造方法
CN114207817B (zh) 功率半导体器件
US10186607B2 (en) Power semiconductor device including a semiconductor switching element
CN110383463B (zh) 半导体开关器件
US9853009B2 (en) Semiconductor module having a conductor member for reducing thermal stress
US10770420B2 (en) Semiconductor device
Xinling et al. Electric Field Analysis of Press-Pack IGBTs
TW202331279A (zh) 用於測試移動應用處理器的測試裝置
WO2017056144A1 (ja) 半導体装置
CN110581384A (zh) 一种热绝缘电接触探针
JP2017188622A (ja) 半導体装置
CN106269454A (zh) 一种超声换能器的压电陶瓷环银层保护装置
KR20170077541A (ko) 전력모듈 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220316

Address after: Wansheng City, Germany

Patentee after: INFINEON TECHNOLOGIES BIPOLAR GmbH & Co.KG

Address before: Wansheng City, Germany

Patentee before: INFINEON TECHNOLOGIES BIPOLAR GmbH & Co.KG

Patentee before: Siemens AG

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Wansheng City, Germany

Patentee after: Infineon technology bipolar Co.,Ltd.

Address before: Wansheng City, Germany

Patentee before: INFINEON TECHNOLOGIES BIPOLAR GmbH & Co.KG