CN106170739A - 带有具有可调整电阻的电阻器开关的管芯 - Google Patents

带有具有可调整电阻的电阻器开关的管芯 Download PDF

Info

Publication number
CN106170739A
CN106170739A CN201580018580.XA CN201580018580A CN106170739A CN 106170739 A CN106170739 A CN 106170739A CN 201580018580 A CN201580018580 A CN 201580018580A CN 106170739 A CN106170739 A CN 106170739A
Authority
CN
China
Prior art keywords
resistance
circuit
tube core
resistance value
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580018580.XA
Other languages
English (en)
Other versions
CN106170739B (zh
Inventor
R·M·库茨
M·波波维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106170739A publication Critical patent/CN106170739A/zh
Application granted granted Critical
Publication of CN106170739B publication Critical patent/CN106170739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在一个实施例中，一种装置包括电容器和管芯。该管芯包括耦合在电源线与电容器之间的电阻器开关，其中该电阻器开关具有可调整电阻，且该电源线和电容器两者都在管芯外部。该管芯还包括配置成从电源线接收功率的电路。

Description

带有具有可调整电阻的电阻器开关的管芯
背景
领域
本公开的各方面一般涉及封装电容器，并且尤其涉及可切换封装电容器。
背景技术
功率分配网络(PDN)可被用于从电源(例如，电池)向管芯上的各种电路分配功率。PDN中的电感和电容可导致该PDN的阻抗(如由管芯上的电路所见的)在该PDN的谐振频率处达到峰值。当电路激发PDN的谐振频率时，该峰值阻抗可导致在管芯的电源轨上出现大的电压纹波。该纹波可导致管芯上的电路元件发生故障。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
根据第一方面，本文中描述了一种装置。该装置包括电容器和管芯。该管芯包括耦合在电源线与电容器之间的电阻器开关，其中该电阻器开关具有可调整电阻，且该电源线和电容器两者都在管芯外部。该管芯还包括配置成从电源线接收功率的电路。
第二方面涉及一种用于调整管芯上的电阻的方法，其中该电阻在外部电源线与外部电容器之间。该方法包括如果管芯上的第一电路活跃而该管芯上的第二电路不活跃则将该电阻设为第一电阻值，以及如果第一电路不活跃而第二电路活跃则将该电阻设为第二电阻值。
第三方面涉及一种用于调整管芯上的电阻的装备，其中该电阻在外部电源线与外部电容器之间。该装备包括用于如果管芯上的第一电路活跃而该管芯上的第二电路不活跃则将该电阻设为第一电阻值的装置，以及用于如果第一电路不活跃而第二电路活跃则将该电阻设为第二电阻值的装置。
第四方面涉及一种用于调谐管芯上的电阻器开关的电阻的方法，其中该电阻器开关耦合在外部电源线与外部电容器之间。该方法包括将电阻器开关的电阻顺序地设为多个电阻值中的每个电阻值，并且对于每个电阻值，确定针对该电阻值的峰值阻抗。该方法还包括基于所确定的峰值阻抗来选择电阻值之一。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1示出了根据本公开的实施例的用于向管芯上的一个或多个电路分配功率的功率分配网络(PDN)的示例。
图2示出了根据本公开的实施例的管芯和封装的示例。
图3示出了根据本公开的实施例的多层封装电容器的示例。
图4是示出根据本公开的实施例的因变于频率的阻抗的标绘。
图5是根据本公开的实施例针对两个不同电阻值示出因变于频率的阻抗的标绘。
图6示出了根据本公开的实施例的包括可切换封装电容器的PDN的示例。
图7示出了根据本公开的实施例的管芯和具有可切换封装电容器的封装。
图8示出了根据本公开的实施例的电阻器开关的示例性实现。
图9是根据本公开的实施例针对三个不同开关电阻示出因变于频率的阻抗的标绘。
图10示出了根据本公开的实施例的用于调谐电阻器开关的电阻的电路系统。
图11是示出根据本公开的实施例的因变于开关电阻的最小测得电压的标绘。
图12是解说根据本公开的实施例的用于调谐电阻器开关的电阻的方法的流程图。
图13示出了根据本公开的实施例的包括两个电路的管芯和包括可切换封装电容器的封装。
图14是根据本公开的实施例针对不同使用情形示出因变于开关电阻的最小测得电压的标绘。
图15是解说根据本公开的实施例的用于调整管芯上的电阻的方法的流程图。
图16示出了根据本公开的实施例的针对两个不同开关电阻的电压跌落。
图17示出了根据本公开的实施例的用于在电路上电期间动态地调整电阻器开关的电阻的电路系统。
图18示出了根据本公开的实施例的电压检测器的示例性实现。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
功率分配网络(PDN)被用于从电源(例如，电池)向管芯上的各种电路分配功率。图1示出了用于从电源110向管芯120上的电路145供电的PDN的示例。该PDN经由穿过印刷电路板(PCB)114和封装117的电源(Vdd)线112向管芯120供电。为了便于解说，接地线未在图1中示出。与PCB 114对应的PDN部分可包括被建模为板电感器LPCB的板电感和被建模为板电阻器RPCB的板电阻。PDN还可包括板电容器CPCB，其可具有分别被建模为电感器126和电阻器124的小量电感和电阻。
与封装117对应的PDN部分可包括封装电感和封装电阻。PDN还可包括封装电容器Cpkg，其可具有分别被建模为电感器134和电阻器132的小量电感和电阻。在一个实施例中，封装电容器Cpkg位于封装117内。结果，被建模为电感器128的一部分封装电感位于电源110与封装电容器Cpkg之间，而被建模为电感器138的另一部分封装电感位于封装电容器Cpkg与管芯120之间。类似地，被建模为电阻器130的一部分封装电阻位于电源110与封装电容器Cpkg之间，而被建模为电阻器136的另一部分封装电阻位于封装电容器Cpkg与管芯120之间。
管芯120包括用于从电源110向电路145供电的电网。该电网包括被建模为图1中的电网电阻器(grid resistor)R电网的电阻。管芯120还包括用于功率选通电路145的功率选通开关140。例如，功率选通开关140可被配置成当电路145活跃时将电路145连接至电网，以及当电路145不活跃(例如，空闲)时将电路145与电网断开以节省功率。电路145具有被建模为管芯电容器C管芯的电容和被建模为管芯电阻器R管芯的电阻，如图1中所示。电路145的电容可包括电路145中的晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))的电容以及电路145中的寄生导线电容。电路145的电阻可包括电路145中的寄生导线电阻。
应领会，图1并不旨在示出可存在于PDN中的所有电容、电感和/或电阻。确切而言，图1旨在示出促成理解以下讨论的本公开的各实施例的PDN中的电容、电感和电阻。
图2示出了根据本公开的实施例的管芯120、封装117和PCB 114的简化横截面示图。封装117安装在PCB 114上，且管芯120安装在封装117上。PCB 114与封装117之间的电连接由焊球220提供，而封装117与管芯120之间的电连接由凸块215提供。
在图2中示出的示例中，封装117包括顶层222、底层226、以及在顶层222与底层226之间的中央层224。顶层222和底层226可各自包括一种或多种玻璃-环氧树脂材料(例如，FR4)，而中央层224可包括一种或多种陶瓷材料。中央层224的厚度可大于顶层222和底层226中的每一者的厚度。例如，中央层224的厚度(例如，60μm)可以是顶层222和底层226中的每一者的厚度(例如，20μm)的2到4倍。
如图2中所示，封装电容器Cpkg可位于封装117的中央层224内。例如，封装电容器Cpkg可包括嵌入到中央层224中的多层陶瓷电容器。就此，图3示出了可被用于封装电容器Cpkg的多层陶瓷电容器305的示例。电容器305包括耦合至电容器305的第一金属端子310的第一多个金属极板320-1到320-4、以及耦合至电容器305的第二金属端子315的第二多个金属极板322-1到322-4。金属极板可包括铜、镍、银、钽、和/或其他类型的金属。如图3中所示，第一多个金属极板320-1到320-4与第二多个金属极板322-1到322-4交织。每对毗邻金属极板可被充当金属极板之间的介电层的陶瓷层(未示出)分开。每个陶瓷层可包括X5R、X7、Y5V和/或其他陶瓷材料。
返回图2，封装117还包括用于提供穿过封装117的导电路径的通孔232到237。通孔232-237中的每个通孔可通过在封装117的一个或多个层中创建开孔并用金属填充该开孔来形成。通孔232到237具有对以上讨论的封装电感和封装电阻作出贡献的电感和电阻。
在图2中示出的示例中，通孔232、233和234形成分别穿过封装117的底层226、中央层224和顶层222的第一导电路径。第一导电路径将PCB 114上的电源线112(例如，金属迹线)耦合至管芯120。第一导电路径的通孔232可通过焊球220之一耦合至电源线112。应领会，通孔232不需要与相应的焊球对准。例如，如果通孔232不与相应的焊球对准，则通孔232可通过封装117的底表面上或附近的金属迹线(未示出)耦合至相应的焊球。第一导电路径的通孔234可通过凸块215之一耦合至管芯120。如果通孔234不与相应的凸块对准，则通孔234可通过封装117的顶表面上或附近的金属迹线(未示出)耦合至相应的凸块。
通孔235、236和237形成分别穿过封装117的底层226、中央层224和顶层222的第二导电路径。第二导电路径将PCB 114上的接地(Grd)线212(例如，金属迹线)耦合至管芯120。第二导电路径的通孔235可通过焊球220之一耦合至接地线。应领会，通孔235不需要与相应的焊球对准。例如，如果通孔235不与相应的焊球对准，则通孔235可通过封装117的底表面上或附近的金属迹线(未示出)耦合至相应的焊球。第二导电路径的通孔237可通过凸块215之一耦合至管芯120。如果通孔237不与相应的凸块对准，则通孔237可通过封装117的顶表面上或附近的金属迹线(未示出)耦合至相应的凸块。
第一导电路径可耦合至封装电容器Cpkg的端子之一，而第二导电路径可耦合至封装电容器Cpkg的另一端子。例如，在封装电容器Cpkg用多层陶瓷电容器305来实现的情况下，第一导电路径可耦合至电容器305的第一和第二金属端子310和315之一，而第二导电路径可耦合至电容器305的第一和第二金属端子310和315中的另一者。在图2中示出的示例中，封装电容器Cpkg耦合在电源110与管芯120之间。
PDN中的电感和电容可导致该PDN的阻抗(如由电路145所见的)在某个频率处达到峰值。例如，如图1中所示，电阻器-电感器-电容器(RLC)环路152(也称为RLC储能电路)可由封装电容器Cpkg、封装电感器138、封装电阻器136、电网电阻器R电网、管芯电容器C管芯和管芯电阻器R管芯形成。在图1中，RLC环路122具有指示电流可在RLC环路152中在任一方向上流动的两个箭头。RLC环路152导致PDN在由下式给出的谐振频率处谐振：
ω 0 = 1 L C - - - ( 1 )
其中ω0是谐振角频率，L是RLC环路152的电感，而C是RLC环路152的电容。PDN的阻抗(如从电路145所见的)可在RLC环路152的谐振频率处达到峰值，如以下进一步讨论的。
图4示出了如从电路145所见的因变于频率的PDN阻抗410。如图4中所示，阻抗410在RLC环路152的谐振频率(标记为Fres)处达到峰值。当电路145从PDN汲取电流时，该阻抗导致电网上的电压纹波。纹波的振幅在峰值阻抗412处最大，该峰值阻抗412可发生在电路145汲取频率为RLC环路152的谐振频率的时变电流时。期望使电网上的纹波的振幅最小化以确保连接至电网的逻辑恰当地起作用，并且因此使峰值阻抗412最小化。阻抗410还可包括因与板电容器CPCB相关联的RLC环路而导致的小局部峰值415。
峰值阻抗412由RLC环路152的Q因子控制，该Q因子是由RLC环路152存储的能量与由RLC环路152耗散的能量之比。Q因子越低，峰值阻抗就越低。Q因子与RLC环路152的电阻成反比。因此，Q因子(且因此峰值阻抗412)可通过增加RLC环路152的电阻来降低。增加RLC环路152的电阻的一种办法是增加电网电阻器R电网的电阻。就此，图5示出了PDN的阻抗510，其中电网电阻器R电网的电阻与图4中的阻抗410相比已经增加。如图5中所示，具有较高的电网电阻的阻抗510在谐振频率处具有较低峰值512。然而，增加电网电阻具有增加跨电网电阻器R电网的电流-电阻器(IR)电压降的不期望效应，这降低了电路145处的DC供电电压。结果，电源110需要输出较高的供电电压以达成电路145处的给定供电电压。
本公开的各实施例提供了可切换封装电容器，其允许控制RLC环路的电阻以降低PDN的峰值阻抗而不增加电源110与电路145之间的IR下降，如以下进一步讨论的。
图6示出了根据本公开的实施例的PDN。在这一实施例中，管芯620包括在封装电容器Cpkg与电路145之间的电阻器开关615(例如，PMOS晶体管开关)。电阻器开关615被包括在与封装电容器Cpkg相关联的RLC环路652中。结果，电阻器开关615的电阻对RLC环路652的电阻作出贡献，并且因此可被用于控制RLC环路652的电阻。就此，电阻器开关615可具有可编程电阻且管芯620可进一步包括电阻控制器625，电阻控制器625用于控制电阻器开关615的电阻并且因此控制RLC环路652的电阻。例如，电阻控制器625可调整电阻器开关615的电阻以降低RLC环路652的Q因子，并且因此降低由电路145所见的峰值阻抗。
电阻器开关615的电阻可被调整为增加RLC环路652的电阻以降低峰值阻抗而不增加电源110与电路145之间的IR下降。这是因为电阻器开关615位于路径617中，路径617与电源110和电路145之间的路径是分开的。结果，电阻器开关615的电阻不对电源110与电路145之间的电阻作出贡献。因此，电阻器开关615允许调整RLC环路652的电阻而不会负面地影响电源110与电路145之间的IR下降，并且因此不会降低电路145处的DC供电电压。
在图6中，电源110与管芯620之间的封装电感被建模为封装电感器Lpkg，而电源110与管芯620之间的封装电阻被建模为封装电阻器Rpkg。为了便于解说，图6中未示出管芯620与封装电容器Cpkg之间的封装电感和封装电阻。将领会，针对电阻器开关615的路径617可在不同位置处被连接至电网，并且因此并不限于图6中示出的示例性位置。
图7示出了根据本公开的实施例的管芯620、封装617和PCB 114的简化横截面示图。封装617安装在PCB 114上，且管芯620安装在封装617上。PCB 114与封装617之间的电连接由焊球220提供，而封装617与管芯620之间的电连接由凸块215提供。
这一实施例中的封装617与图2中的封装117的不同之处在于封装电容器Cpkg不通过第一和第二导电路径耦合至管芯620，第一和第二导电路径将电源线112和接地线212耦合至管芯620。取而代之，封装电容器Cpkg通过封装617中的分开的导电路径耦合至管芯620。
就此，该封装可包括通孔733到736，用于将封装电容器Cpkg耦合至管芯620。通孔733和734形成分别穿过封装617的中央层224和顶层222的第三导电路径。第三导电路径被用于将封装电容器Cpkg的第一端子耦合至管芯620。就此，通孔733可耦合至封装电容器Cpkg的第一端子，而通孔734可通过凸块215之一耦合至管芯620。如果通孔734不与相应的凸块对准，则通孔734可通过封装617的顶表面上或附近的金属迹线(未示出)耦合至相应的凸块。
通孔735和736形成分别穿过封装617的中央层224和顶层222的第四导电路径。第四导电路径被用于将封装电容器Cpkg的第二端子耦合至管芯620。就此，通孔735可耦合至封装电容器Cpkg的第二端子，而通孔736可通过凸块215之一耦合至管芯620。如果通孔736不与相应的凸块对准，则通孔736可通过封装617的顶表面上或附近的金属迹线(未示出)耦合至相应的凸块。
在这一实施例中，封装617中的第三导电路径可被用于将封装电容器Cpkg的第一端子耦合至管芯620上的电阻器开关615，而封装617中的第四导电路径可被用于将封装电容器Cpkg的第二端子耦合至管芯620上的接地线。替换地，第三导电路径可被用于将封装电容器Cpkg的第一端子耦合至管芯620上的接地线，而第四导电路径可被用于将封装电容器Cpkg的第二端子耦合至管芯620上的电阻器开关615。在另一示例中，封装电容器Cpkg的第一和第二端子之一可由穿过封装117的底层226的通孔(未示出)和焊球220之一连接至PCB 114的接地线212。封装电容器Cpkg可包括嵌入到封装617的中央层224中的多层陶瓷电容器、和/或其他类型的电容器。例如，封装电容器Cpkg可用图3中示出的多层陶瓷电容器305来实现。将领会，封装电容器Cpkg并不限于位于封装617内。例如，封装电容器Cpkg可安装到邻接管芯620的封装617顶部。在这一示例中，封装电容器Cpkg可通过封装617上的金属迹线耦合至管芯。如以上所讨论的，电阻器开关615可具有用于控制RLC环路652的电阻的可编程电阻。就此，图8示出了根据本公开的实施例的电阻器开关615的示例性实现。在这一实施例中，电阻器开关615包括并联耦合的多个开关815-1到815-n。电阻控制器625通过控制导通的开关815-1到815-n的数量来控制电阻器开关615的电阻。例如，电阻控制器625可通过导通开关815-1到815-n中的更多开关来降低电阻器开关615的电阻，并且可通过导通开关815-1到815-n中的更少开关来增加电阻器开关615的电阻。在图8中，开关615的端子822可耦合至电路145，而电阻器开关615的端子825可耦合至封装电容器Cpkg。
电阻控制器625可控制电阻器开关615的电阻的粒度可取决于电阻器开关615中的开关815-1到815-n的数量。例如，电阻器开关615中的开关815-1到815-n的数量越大，电阻控制器625可控制电阻器开关615的电阻的粒度就越大。
在一个实施例中，每个开关815-1到815-n可包括PMOS晶体管，如图8中所示。在这一实施例中，电阻控制器625可通过向开关815-1到815-n之一的栅极输入逻辑0(低电压)来导通该开关，并且可通过向开关815-1到815-n之一的栅极输入逻辑1(高电压)来关断该开关。
图9针对电阻器开关615的三个不同电阻设置示出了由电路145所见的因变于频率的阻抗。具体地，阻抗410是当电阻器开关615的电阻为低时由电路145所见的因变于频率的阻抗，而阻抗910是当电阻器开关的电阻为高时由电路145所见的因变于频率的阻抗。阻抗510是当电阻器开关615的电阻在低电阻与高电阻之间时由电路145所见的因变于频率的阻抗。
如图9中所示，当电阻器开关615的电阻为低时，由电路145所见的阻抗410在RLC环路652的谐振频率处具有相对大的峰值412。当电阻器开关615的电阻在低电阻与高电阻之间时，由电路145所见的阻抗510在谐振频率处具有较小峰值512。这是因为增加电阻开关615的电阻增加了RLC环路652的电阻。增加的电阻降低了RLC环路652的Q因子，这进而降低了在谐振频率处的峰值阻抗512，如以上所讨论的。
可通过增加电阻器开关615的电阻来进一步降低在谐振频率处的阻抗。然而，增加电阻器开关615的电阻可进一步导致由电路145所见的阻抗在较低频率处增加。这是因为增加电阻器开关615的电阻降低了封装电容器Cpkg向电网提供电荷以降低该电网上的电压跌落的能力。结果，当电阻器开关615的电阻为高时，由电路145所见的阻抗910在谐振频率处具有较大峰值912，这可导致在较低频率处在电网上的较高电压纹波。相应地，可期望调谐电阻器开关615的电阻以达成峰值阻抗的期望降低。
就此，图10示出了根据本公开的实施例的用于调谐电阻器开关615的电阻的电路系统。该电路系统包括电压检测器1030和测试电路1040。电压检测器1030被配置成测量电路145处的供电电压。为此，电压检测器1030可耦合在功率选通开关140与电路145之间。替换地，电压检测器1030可耦合在功率选通开关140与电网之间。
测试电路1040被配置成执行用于调谐电阻器开关615的电阻的规程。就此，电路145可通过功率选通开关140耦合至电源110。测试电路1040可随后指令电阻控制器625顺序地将电阻器开关615的电阻设为多个不同电阻值中的每个电阻值。对于每个电阻值，测试电路1040可基于来自电压检测器1030的电压测量来确定跨频率范围的峰值阻抗。测试电路1040可随后选择与最低峰值阻抗对应的电阻值。替换地，测试电路1040可选择与等于或低于峰值阻抗阈值的峰值阻抗对应的电阻值中的任何一个电阻值。峰值阻抗阈值可以是与管芯上的一个或多个电路正确运作所需的最小供电电压对应的阻抗，如以下进一步讨论的。测试电路1040可随后指令电阻控制器625将开关电阻器615的电阻设为所选电阻值。
将领会，针对每个电阻值确定的峰值阻抗并不必然是针对该电阻值的绝对峰值阻抗。例如，针对特定电阻值的阻抗可以是针对多个不同频率中的每个频率来确定的。在这一示例中，发生针对该电阻值的绝对峰值阻抗的频率可能不完全匹配该多个频率之一，在该情形中所确定的峰值阻抗大约是绝对峰值阻抗。
测试电路1040可根据以下规程来确定针对特定电阻值的峰值阻抗。就此，电路145可通过功率选通开关140耦合至电源110并跨感兴趣的频率范围操作。当电路145跨频率范围操作时，电压检测器1030可测量电路145处的供电电压，并将结果所得的电压测量输出至测试电路1040。测试电路1040可跟踪接收自电压检测器1030的最小(最少)测得电压。在电路145完成跨频率范围的操作后，测试电路1040可记录针对该电阻值的最小测得电压。该最小测得电压提供对针对该电阻值的峰值阻抗的指示，其中较高的最小测得电压指示较低的峰值阻抗而较低的最小测得电压指示较高的峰值阻抗。
测试电路1040可针对每个电阻值重复以上规程以确定针对每个电阻值的最小测得电压。测试电路1040可随后选择与最高的最小测得电压对应的电阻，并因此选择最低的峰值阻抗。替换地，测试电路1040可选择与等于或大于最小电压阈值的最小测得电压对应的电阻值中的任何一个电阻值。最小电压阈值可对应于管芯620上的一个或多个电路正确运作所需的最小供电电压。测试电路1040可随后指令电阻控制器625将电阻器开关615的电阻设为所选电阻值。
图11示出了因变于电阻器开关615的电阻的最小测得电压的示例性标绘。例如，该标绘可通过以下操作来生成：使电阻控制器625将电阻器开关615的电阻顺序地设为多个不同电阻值中的每个电阻值，并记录针对每个电阻的最小测得电压。在图11中示出的示例中，电阻器开关615的电阻跨由低电阻和高电阻界定的范围变化。最高的最小测得电压(以及因此的最低峰值阻抗)在低电阻与高电阻之间的最优电阻处发生。在图11中，与低电阻、最优电阻和高电阻对应的最小测得电压分别被标记为低、最优和高。
尽管在图10中示出的示例中，电压检测器1030和测试电路1040两者都位于管芯1020上，但将领会，电压检测器1030和测试电路1040之一可在管芯1020外部或者电压检测器1030和测试电路1040两者都可在管芯1020外部。
图12是解说根据本公开的实施例的用于调谐电阻器开关的电阻的方法1200的流程图。电阻器开关(例如，电阻器开关615)可以在管芯(例如，管芯620)上，并且可耦合在外部电源线(例如，电源线112)与外部电容器(例如，封装电容器Cpkg)之间。方法1200可由电压检测器1030和测试电路1040来执行。
在步骤1210中，电阻器开关的电阻被顺序地设为多个电阻值中的每个电阻值。这可例如通过指令控制电阻器开关(例如，电阻器开关615)的电阻的电阻控制器(例如，电阻控制器625)顺序地将该电阻器开关的电阻设为各电阻值中的每个电阻值来进行。
在步骤1220中，针对各电阻值中的每个电阻值确定峰值阻抗。例如，可通过跨频率范围操作耦合至外部电源线的电路(例如，电路145)、当跨该频率范围操作该电路时测量该电路的供电电压、以及记录最小测得电压来确定针对每个电阻器值的峰值阻抗。在这一示例中，针对每个电阻值的最小测得电压可对应于针对该电阻值的峰值阻抗。
在步骤1230中，基于所确定的峰值阻抗来选择电阻值之一。例如，可选择与所确定的峰值阻抗中的最低峰值阻抗对应的电阻值。对于其中基于针对每个电阻值的最小测得电压来确定针对该电阻值的峰值阻抗的示例，可选择与最高的最小测得电压对应的电阻值。替换地，可选择与等于或大于最小电压阈值的最小测得电压对应的电阻值中的任何一个电阻值。该方法可进一步包括将电阻器开关的电阻设为所选电阻值。
因此，本公开的各实施例允许针对特定管芯调谐电阻器开关615的电阻。调谐开关电阻器615的电阻的能力提供了超过使用固定电阻器(例如，金属电阻器)来控制RLC环路652的电阻的优势。这是因为固定电阻器的电阻通常必须在制造之前被确定。例如，金属电阻器的电阻需要在制造之前被确定以指定该金属电阻器的尺寸。然而，针对特定管芯达成峰值阻抗的期望降低所需的电阻可能由于工艺变动和/或其他因素而直到该管芯被制造之后才被知晓。结果，固定电阻器的电阻可能不能达成峰值阻抗的期望降低。本公开的实施例克服了使用固定电阻器的以上缺陷。这是因为电阻器开关615的电阻可被调谐成在制造之后针对特定管芯达成峰值阻抗的期望降低的电阻值。
尽管为了便于解说，图6示出了一个功率选通电路145，但是应领会，管芯可包括两个或更多个功率选通电路。就此，图13示出了根据本公开的实施例的包括第一功率选通电路1345a和第二功率选通电路1345b的管芯1320。例如，第一和第二电路1345a和1345b可包括第一和第二处理器(例如，多核片上系统(SoC)的中央处理单元(CPU))。第一电路1345a具有被建模为管芯电容器Ca管芯的管芯电容和被建模为管芯电阻器Ra管芯的电阻，而第二电路1345b具有被建模为管芯电容器Cb管芯的电容和被建模为管芯电阻器Rb管芯的电阻。
管芯1320还包括功率管理器1325以及第一和第二功率选通开关1340a和1340b。第一功率选通开关1340a耦合在电网与第一电路1345a之间，而第二功率选通开关1340b耦合在电网与第二电路1345b之间。功率管理器1325被配置成通过控制相应功率选通开关1340a和1340b来管理去往第一和第二电路1345a和1345b中的每一者的功率。例如，功率管理器1325可在第一电路1345a活跃时通过导通第一功率选通开关1340a来将第一电路1345a连接至电网，并且可在第一电路1345a不活跃(例如，空闲)时通过关断第一功率选通开关1340a来将第一电路1345a与电网断开。类似地，功率管理器1325可在第二电路1345b活跃时通过导通第二功率选通开关1340b来将第二电路1345b连接至电网，并且可在第二电路1345b不活跃(例如，空闲)时通过关断第二功率选通开关1340b来将第二电路1345b与电网断开。
功率管理器1325可独立地控制第一和第二功率选通开关1345a和1345b，并且因此独立地对第一和第二电路1345a和1345b进行功率选通。例如，功率管理器1325可基于第一和第二电路1345a和1345b的使用来独立地对第一和第二电路1345a和1345b进行功率选通。在图13中示出的示例中，每个功率选通开关1345a和1345b包括PMOS晶体管。在这一示例中，功率管理器1325可通过将开关的栅极驱动为低来导通功率选通开关1345a和1345b之一，并且可通过将开关的栅极驱动为高来关断功率选通开关1345a和1345b之一。
管芯1320包括在电网与封装电容器Cpkg之间的电阻器开关615。在图13中示出的示例中，第一电路1345a、电阻器开关615和封装电容器Cpkg形成第一RLC环路1352a，而第二电路1345b、电阻器开关615和封装电容器Cpkg形成第二RLC环路1352b。第一和第二RLC环路1352a和1352b共享电阻器开关615。因此，电阻器开关615可被用于调整每个RLC环路1352a和1352b的电阻。
尽管第一和第二RLC环路1352a和1352b共享电阻器开关615，第一和第二RLC环路1352a和1352b可具有不同的电阻。这是因为第一和第二电路1345a和1345b在不同位置处连接至电网。结果，每个RLC环路中的电网电阻的量是不同的。在图13中，第一电路1345a与第二电路1345b之间的电网电阻被建模为电网电阻器R电网。为了便于解说，图13中未示出第一电路1345a与电阻器开关615之间的电网电阻以及第二电路1345b与电源110之间的电网电阻。
因为第一和第二RLC环路1352a和1352b具有不同的电阻，所以由第一和第二电路1345a和1345b中的每一者看到的峰值阻抗可在电阻器开关615的不同电阻设置处被最小化。就此，可针对第一和第二电路1345a和1345b中的每一者来分开地调谐电阻器开关615的电阻以确定针对每个电路的电阻值。
例如，可通过第一功率选通开关1340a将第一电路1345a连接至电网，且第二电路1345b与电网断开。可随后通过执行以上讨论的调谐规程中的任一个调谐规程来调谐电阻器开关615的电阻，从而确定针对第一电路1345a的电阻值。类似地，可通过第二功率选通开关1340b将第二电路1345b连接至电网，且第一电路1345a与电网断开。可随后通过执行以上讨论的调谐规程中的任一个调谐规程来调谐电阻器开关615的电阻，从而确定针对第二电路1345b的电阻值。针对第一和第二电路1345a和1345b的电阻值可存储在管芯1320上的存储器中。
在一个实施例中，可基于与针对每个电路1345a和1345b的最高的最小测得电压(并且因此的最低峰值阻抗)对应的电阻值来确定针对每个电路1345a和1345b的电阻值。就此，图14示出了因变于针对第一电路1345a的电阻的最小测得电压1410a、以及因变于针对第二电路1345b的电阻的最小测得电压1410b。如图14中所示，针对第一电路1345a的最高的最小测得电压(并且因此的最低峰值阻抗)发生在电阻值Ra处，而针对第二电路1345b的最高的最小测得电压(并且因此的最低峰值阻抗)发生在电阻值Rb处。因此，在这一示例中，针对第一电路1345a的电阻值是Ra而针对第二电路1345b的电阻值是Rb。在图14中，与电阻值Ra和Rb对应的最小测得电压分别被标记为最优(a)和最优(b)。
还可确定针对其中电路1345a和1345b两者都活跃的情形的电阻值。例如，针对这一情形的电阻值可以是在针对第一和第二电路1345a和1345b的电阻值之间(例如，中点)的电阻值。参照图14，在另一示例中，针对这一情形的电阻值可以是针对电路1345a和1345b两者的最小测得电压为最高的电阻值Rab。在图14中，与电阻值Rab对应的最小测得电压被标记为最优(ab)。
在已经确定了针对不同使用情形的电阻值之后，电阻控制器625可取决于电路1345a和1345b的活跃性来设置电阻器开关615的电阻。例如，当第一电路1345a活跃而第二电路1345b不活跃时，电阻控制器625可将电阻器开关615的电阻设为电阻值Ra。当第二电路1345b活跃而第一电路1345a不活跃时，电阻控制器625可将电阻器开关615的电阻设为电阻值Rb。当电路1345a和1345b两者都活跃时，电阻控制器625可将电阻器开关615的电阻设为电阻值Rab。在这一示例中，电阻控制器625可从功率管理器1325接收指示在给定时间哪些电路1345a和1345b活跃的信号。
将领会，本公开的各实施例并不限于具有两个功率选通电路的管芯，并且可在具有三个或更多个功率选通电路的管芯上实现。例如，本公开的各实施例可在具有被标记为电路A、电路B和电路C的三个功率选通电路的管芯上实现。在这一示例中，可确定针对每个个体电路的电阻值。还可针对以下情形中的每种情形确定电阻值：电路A和B活跃而电路C不活跃、电路A和C活跃而电路B不活跃、电路B和C活跃而电路A不活跃、以及电路A、B和C全都活跃。在这一示例中，在确定了针对不同情形的电阻值之后，电阻控制器625可根据各电路的活跃性来调整电阻器开关615的电阻。例如，如果电路A和B活跃而电路C不活跃，则电阻控制器625可将电阻器开关615的电阻设为针对其中电路A和B活跃而电路C不活跃的情形确定的电阻值。电阻控制器625可从功率管理器1325接收指示在给定时间的电路活跃性的信号。
在一个实施例中，电阻控制器625可选择性地通过关断电阻器开关615来将封装电容器Cpkg与电源线112断开。例如，电阻控制器625可在电源线112断电时将封装电容器Cpkg与电源线112断开，而在电源线112已经被重新上电之后将封装电容器Cpkg重新连接至电源线112。这允许封装电容器Cpkg在电源线112被断电时保留电荷。结果，当电源线112被重新上电时，需要从电源110重新对封装电容器Cpkg充电的电荷量可显著减少(假设封装电容器Cpkg具有低漏泄)。相反，当图1中的电源线112被断电时，封装电容器Cpkg被放电(封装电容器Cpkg的电压崩溃)。在这一实施例中，电阻控制器625可从功率管理器1325接收指示电源线112何时上电和断电的信号。
图15是解说根据本公开的实施例的用于调整管芯上的电阻的方法1500的流程图。该电阻在外部电源线(例如，电源线112)与外部电容器(例如，封装电容器Cpkg)之间。外部电源线也可指代穿过封装617的将来自电源110的功率耦合至管芯620的一条或多条导电路径。
在步骤1510中，如果管芯上的第一电路活跃而管芯上的第二电路不活跃，则电阻被设为第一电阻值。例如，该电阻可由耦合在外部电源线(例如，电源线112)与外部电容器(例如，封装电容器Cpkg)之间的电阻器开关(例如，电阻器开关615)提供，且电阻器开关的电阻可被设为第一电阻值。
在步骤1520中，如果第一电路不活跃而第二电路活跃，则该电阻被设为第二电阻值。例如，该电阻可由电阻器开关提供，且电阻器开关的电阻可被设为第二电阻值。方法1500可以可任选地包括如果第一和第二电路两者都活跃则将该电阻设为第三电阻值。
如上所讨论的，当第一电路1345a不活跃(例如，空闲)时，功率管理器1325可将第一电路1345a与电网断开以降低功率漏泄。功率管理器1325通过关断第一功率选通开关1340a来这样做。在不活跃状态中，第一电路1345a的管芯电容器Ca管芯被放电。当需要第一电路1345a时，功率管理器1325可通过导通第一功率选通开关1340a将第一电路1345a重新连接至电网。当第一功率选通开关1340a首次被导通时，第一电路1345a可消耗来自电网的大量电荷以对管芯电容器Ca管芯充电。电荷的转移导致电网处的供电电压跌落。这是因为电源110不能足够快地向电网提供电荷以防止因电源110与管芯1320之间的PDN电感而导致的跌落。该电压跌落可潜在地导致管芯1320上的电路元件发生故障。
封装电容器Cpkg可通过在第一功率选通开关1340a首次导通时提供对第一电路1345a的管芯电容器Ca管芯进行充电所需的一些电荷来降低电压跌落。封装电容器Cpkg通过电阻器开关615向管芯电容器Ca管芯提供电荷。结果，封装电容器Cpkg能够向管芯电容器Ca管芯转移电荷的速率以及因此封装电容器Cpkg降低电压跌落的能力取决于电阻开关615的电阻。
就此，图16针对两个不同开关电阻示出了电网处的两条电压曲线1610和1620，其中电压曲线1610对应于比电压曲线1620更低的开关电阻。在图16中，在时间t0导通第一功率选通开关1340a。在时间t0之前，电网处的电压大约等于标称供电电压Vdd。当第一功率选通开关1340a首次被导通时，电网处的电压因由第一电路1345a的管芯电容器Ca管芯消耗电荷而跌落。如图16中所示，电压曲线1610的跌落1615小于电压曲线1620的跌落1625。这是因为针对电压曲线1610的开关电阻更低。结果，封装电容器Cpkg能够以更快的速率通过电阻器开关615向管芯电容器Ca管芯提供电荷，并且因此将电压跌落缓解更大量。
还如图16中所示，电压曲线1610和1620两者都在RLC环路1352a的谐振频率处振荡。该振荡由电阻器开关615的电阻衰减。开关电阻越高，振荡就被衰减得越多。结果，与电压曲线1610相比，针对电压曲线1620的振荡消失得更快。
因此，每条电压曲线1610和1620具有期望性质。电压曲线1610具有比电压曲线1620更小的初始电压跌落，而电压曲线1620的振荡以比电压曲线1610更快的速率受到衰减。
在一个实施例中，电阻控制器625在第一电路1345a的上电期间动态地调整电阻开关615的电阻以达成具有电压曲线1610和1620两者的期望性质的电压曲线。更具体地，当功率选通开关1340a被首次导通时，电阻控制器625可将电阻开关615的电阻设为第一电阻值。在初始电压跌落之后，电阻控制器625可将电阻开关615的电阻设为第二电阻值，其中第二电阻值大于第一电阻值。第一电阻值允许封装电容器Cpkg更快地向管芯电容器Ca管芯提供电荷(由此将初始电压跌落缓解较大量)，而第二电阻值(其大于第一电阻值)以更快的速率衰减振荡。
在一个实施例中，电阻控制器625可在第一电路1345a的上电期间监视电网处的电压，并基于所检测的电压来动态地调整电阻器开关615的电阻。例如，当电网处的电压落在第一电压阈值以下从而指示初始电压跌落的开始时，电阻控制器625可将开关电阻器615的电阻设为第一电阻器值。第一电压阈值可以是稍微低于标称供电电压Vdd的电压。当电网处的电压上升到第二电压阈值以上从而指示初始电压跌落已经过去时，电阻控制器625可随后将开关电阻器615的电阻设为第二电阻器值。第二电压阈值可大约等于Vdd。第一和第二电压阈值可具有相同值或不同值。在图16中示出的示例中，电阻控制器625可在t0与t1之间的时间段期间将电阻器开关615的电阻设为第一电阻值以缓解初始跌落。
图17示出了根据本公开的实施例的用于在第一电路1345a的上电期间动态地调整电阻器开关615的电阻的示例性电路系统。在这一实施例中，管芯1720包括耦合至电网的电压检测器1730。电压检测器1730被配置成测量电网处的电压并向电阻控制器625输出测得电压。
当第一电路1345a从不活跃状态被上电至活跃状态时，功率管理器1325可向电阻控制器625发送指示第一电路1345a将要被上电的信号。作为响应，电阻控制器625可监视来自电压检测器1730的测得电压。当测得电压落在第一电压阈值以下时，电阻控制器625可将电阻器开关615的电阻设为第一电阻值。电阻控制器625可继续监视测得电压，并且当测得电压上升至第二电压阈值以上时，电阻控制器625可将电阻器开关615的电阻设为第二电阻值。在振荡已经充分减少以开始第一电路1345a的活跃操作之后，电阻控制器625可将电阻器开关615的电阻设为以上针对活跃状态确定的电阻值(例如，使用图12中的方法1200确定的电阻值)。
替换地，在从电阻开关615的电阻被设为第一电阻值的时间起的预定时间延迟之后，电阻控制器625可将电阻器开关615的电阻设为第二电阻值。该时间延迟可基于对初始电压跌落的时间历时的估计。
图18示出了根据本公开的实施例的电压检测器1730的示例性实现。在这一实施例中，电压检测器1730包括串联耦合的奇数个反相器1830-1到1830-3，其中最后一个反相器1830-3的输出耦合至第一个反相器1830-1的输入。结果，反相器1830-1到1830-3形成环形振荡器1835，其中环形振荡器1835的振荡频率因变于反相器1830-1到1830-3的延迟。
反相器1830-1到1830-3由电压检测器1730的输入端1810(其耦合至电网)处的电压进行偏置。因此，反相器1830-1到1830-3由电网处的电压进行偏置。反相器1830-1到1830-3的延迟因变于反相器1830-1到1830-3的偏置电压，并且因此因变于电网处的电压。因为环形振荡器835的振荡频率因变于反相器1830-1到1830-3的延迟，该环形振荡器的振荡频率因变于电网处的电压，并且可因此被用于测量电网处的电压。
就此，电压检测器1730包括耦合至环形振荡器1835的计数器1840。计数器1840被配置成在一时间段上对环形振荡器1835的振荡数目进行计数，并在输出端1820将计数值输出至电阻控制器625。该计数值因变于环形振荡器的振荡频率，并且因此因变于电网处的电压。因此，来自计数器1840的计数值提供对电网处的电压的测量。
将领会，电阻器开关615的电阻也可在第二电路1345b的上电期间被动态地调整。例如，电阻控制器625可在第二电路1345b的上电期间监视电网处的电压，并以类似于以上针对第一电路1345a描述的方式基于所检测的电压来动态地调整电阻器开关615的电阻。
本领域技术人员将领会，结合本文公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
结合本文的公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。另外，任何连接可在涉及所传送信号的非瞬态存储的程度上被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则在信号留存在存储介质或设备存储器上的传输链中达任何非瞬态时间长度的程度上，该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波等无线技术就被包括在介质的定义里。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (25)

1.一种装置，包括：
电容器；以及
管芯，所述管芯包括：
耦合在电源线与所述电容器之间的电阻器开关，其中所述电阻器开关具有可调整电阻，且所述电源线和所述电容器两者都在所述管芯外部；以及
被配置成从所述电源线接收功率的电路。
2.如权利要求1所述的装置，其特征在于，进一步包括封装，其中所述管芯安装在所述封装上且所述电容器在所述封装中。
3.如权利要求2所述的装置，其特征在于，所述电容器包括嵌入在所述封装中的多层陶瓷电容器。
4.如权利要求1所述的装置，其特征在于，进一步包括封装，其中所述管芯和所述电容器安装在所述封装上。
5.如权利要求1所述的装置，其特征在于，所述管芯进一步包括耦合在所述电路与所述电源线之间的功率选通开关，其中所述功率选通开关被配置成对所述电路进行功率选通。
6.如权利要求1所述的装置，其特征在于，所述管芯进一步包括：
被配置成从所述电源线接收功率的第二电路；以及
电阻控制器，其中所述电阻控制器被配置成如果所述第一电路活跃而所述第二电路不活跃则将所述电阻器开关的电阻设为第一电阻值，以及如果所述第一电路不活跃而所述第二电路活跃则将所述电阻器开关的电阻设为第二电阻值。
7.如权利要求6所述的装置，其特征在于，所述电阻控制器被配置成如果所述第一和第二电路两者都活跃则将所述电阻器开关的电阻设为第三电阻值。
8.如权利要求6所述的装置，其特征在于，所述第一电路包括第一处理器，且所述第二电路包括第二处理器。
9.如权利要求1所述的装置，其特征在于，所述管芯进一步包括电阻控制器，并且其中在所述电路从不活跃状态到活跃状态的上电期间，所述电阻控制器被配置成动态地调整所述电阻器开关的电阻。
10.如权利要求9所述的装置，其特征在于，所述管芯进一步包括被配置成检测所述管芯的电网上的电压的电压检测器，并且其中在所述电路的上电期间，所述电阻控制器被配置成当所检测的电压落在第一电压阈值以下时将所述电阻器开关的电阻设为第一电阻，以及当所检测的电压上升到第二电压阈值以上时将所述电阻器开关的电阻设为第二电阻值。
11.如权利要求1所述的装置，其特征在于，进一步包括控制器，其被配置成如果所述电源线断电则关断所述电阻器开关。
12.一种用于调整管芯上的电阻的方法，其中所述电阻在外部电源线与外部电容器之间，所述方法包括：
如果所述管芯上的第一电路活跃而所述管芯上的第二电路不活跃，则将所述电阻设为第一电阻值；以及
如果所述第一电路不活跃而所述第二电路活跃，则将所述电阻设为第二电阻值。
13.如权利要求12所述的方法，其特征在于，进一步包括：
如果所述第一和第二电路两者都活跃，则将所述电阻设为第三电阻值。
14.如权利要求12所述的方法，其特征在于，所述管芯安装在封装上且所述外部电容器在所述封装中。
15.如权利要求14所述的方法，其特征在于，所述外部电容器包括嵌入在所述封装中的多层陶瓷电容器。
16.如权利要求12所述的方法，其特征在于，所述管芯和所述外部电容器安装在封装上。
17.一种用于调整管芯上的电阻的装备，其中所述电阻在外部电源线与外部电容器之间，所述装备包括：
用于如果所述管芯上的第一电路活跃而所述管芯上的第二电路不活跃，则将所述电阻设为第一电阻值的装置；以及
用于如果所述第一电路不活跃而所述第二电路活跃，则将所述电阻设为第二电阻值的装置。
18.如权利要求17所述的装备，其特征在于，进一步包括：
用于如果所述第一和第二电路两者都活跃，则将所述电阻设为第三电阻值的装置。
19.如权利要求17所述的装备，其特征在于，所述管芯安装在封装上且所述外部电容器在所述封装中。
20.如权利要求19所述的装备，其特征在于，所述外部电容器包括嵌入在所述封装中的多层陶瓷电容器。
21.如权利要求17所述的装备，其特征在于，所述管芯和所述外部电容器安装在封装上。
22.一种用于调谐管芯上的电阻器开关的电阻的方法，其中所述电阻器开关在外部电源线与外部电容器之间，所述方法包括：
将所述电阻器开关的电阻顺序地设为多个电阻值中的每个电阻值；
对于每个电阻值，确定针对所述电阻值的峰值阻抗；以及
基于所确定的峰值阻抗来选择所述电阻值之一。
23.如权利要求22所述的方法，其特征在于，选择所述电阻值之一包括选择与所确定的峰值阻抗中的最低峰值阻抗对应的电阻值。
24.如权利要求22所述的方法，其特征在于，选择所述电阻值之一包括选择与等于或低于阈值的所确定峰值阻抗对应的电阻值。
25.如权利要求24所述的方法，其特征在于，所述阈值基于所述管芯上的一个或多个电路正确运作所需的最小供电电压。
CN201580018580.XA 2014-04-10 2015-03-09 带有具有可调整电阻的电阻器开关的管芯 Active CN106170739B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/250,150 US9377804B2 (en) 2014-04-10 2014-04-10 Switchable package capacitor for charge conservation and series resistance
US14/250,150 2014-04-10
PCT/US2015/019526 WO2015156940A2 (en) 2014-04-10 2015-03-09 Switchable package capacitor for charge conservation and series resistance

Publications (2)

Publication Number Publication Date
CN106170739A true CN106170739A (zh) 2016-11-30
CN106170739B CN106170739B (zh) 2017-10-13

Family

ID=52697567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018580.XA Active CN106170739B (zh) 2014-04-10 2015-03-09 带有具有可调整电阻的电阻器开关的管芯

Country Status (7)

Country Link
US (2) US9377804B2 (zh)
EP (1) EP3130008B1 (zh)
JP (2) JP6509904B2 (zh)
KR (1) KR102154089B1 (zh)
CN (1) CN106170739B (zh)
BR (1) BR112016023615A2 (zh)
WO (1) WO2015156940A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017855A (zh) * 2015-10-14 2017-08-04 联发科技股份有限公司 半导体集成电路装置及设置阻尼器的优化电阻值的方法
KR20220020374A (ko) * 2020-08-06 2022-02-18 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리를 위한 멀티-다이 피크 전력 관리
WO2022109901A1 (en) * 2020-11-26 2022-06-02 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377804B2 (en) 2014-04-10 2016-06-28 Qualcomm Incorporated Switchable package capacitor for charge conservation and series resistance
US20160173082A1 (en) * 2014-12-12 2016-06-16 Mediatek Inc. Method for performing impedance profile control of a power delivery network in an electronic device, and associated apparatus
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
WO2019066952A1 (en) * 2017-09-29 2019-04-04 Intel Corporation CONDUCTIVE PASSIVE SEMICONDUCTOR ELEMENTS
JP6652998B1 (ja) * 2018-09-03 2020-02-26 レノボ・シンガポール・プライベート・リミテッド 情報処理装置および制御方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US20040183171A1 (en) * 2001-09-28 2004-09-23 Breisch James E. Multi-frequency power delivery system
US20100039099A1 (en) * 2008-08-12 2010-02-18 Hynix Semiconductor, Inc. Power noise detecting device and power noise control device using the same
CN101807105A (zh) * 2009-02-17 2010-08-18 鸿富锦精密工业（深圳）有限公司 时序控制电路
WO2012014014A2 (en) * 2010-07-27 2012-02-02 Freescale Semiconductor, Inc. Multi-Core Processor and Method of Power Management of a Multi-Core Processor
CN102692596A (zh) * 2011-03-24 2012-09-26 飞思卡尔半导体公司 可选择阈值复位电路
JP2012190862A (ja) * 2011-03-09 2012-10-04 Nec Corp 半導体集積回路の電源制御システムおよび電源制御方法
CN103226368A (zh) * 2012-01-27 2013-07-31 亚德诺半导体股份有限公司 快速加电偏置电压电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700390B2 (en) 2002-05-31 2004-03-02 Sun Microsystems, Inc. Adjustment and calibration system to store resistance settings to control chip/package resonance
JP4107052B2 (ja) * 2002-10-30 2008-06-25 株式会社デンソー 多出力電源装置
US6949810B2 (en) 2003-10-14 2005-09-27 Intel Corporation Active phase cancellation for power delivery
JP2006271182A (ja) * 2005-02-25 2006-10-05 Rohm Co Ltd 昇降圧レギュレータ回路及びこれを用いた液晶表示装置
JP2007304698A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 電源回路及び液晶表示装置
JP2008251571A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd 半導体集積回路の設計方法および設計用プログラム
US7701277B2 (en) * 2007-12-12 2010-04-20 Synopsys, Inc. Variable-impedance gated decoupling cell
US8164916B1 (en) 2008-01-10 2012-04-24 Altera Corportation Techniques for attenuating resonance induced impedance in integrated circuits
JP5579369B2 (ja) 2008-01-24 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5139171B2 (ja) * 2008-02-05 2013-02-06 日本特殊陶業株式会社 ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2010226224A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体装置
JP2011014629A (ja) * 2009-06-30 2011-01-20 Yamaha Corp 半導体装置
JP2011155144A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体装置
US20120105129A1 (en) * 2010-10-28 2012-05-03 Naffziger Samuel D Apparatus for monolithic power gating on an integrated circuit
JP2012205408A (ja) * 2011-03-25 2012-10-22 Denso Corp 電源回路
WO2013038511A1 (ja) * 2011-09-13 2013-03-21 富士通株式会社 半導体集積回路の設計方法及び半導体集積回路の設計プログラム
JP6065480B2 (ja) * 2012-09-14 2017-01-25 株式会社リコー 半導体集積回路および電子回路
US9377804B2 (en) 2014-04-10 2016-06-28 Qualcomm Incorporated Switchable package capacitor for charge conservation and series resistance

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US20040183171A1 (en) * 2001-09-28 2004-09-23 Breisch James E. Multi-frequency power delivery system
US20100039099A1 (en) * 2008-08-12 2010-02-18 Hynix Semiconductor, Inc. Power noise detecting device and power noise control device using the same
CN101807105A (zh) * 2009-02-17 2010-08-18 鸿富锦精密工业（深圳）有限公司 时序控制电路
WO2012014014A2 (en) * 2010-07-27 2012-02-02 Freescale Semiconductor, Inc. Multi-Core Processor and Method of Power Management of a Multi-Core Processor
JP2012190862A (ja) * 2011-03-09 2012-10-04 Nec Corp 半導体集積回路の電源制御システムおよび電源制御方法
CN102692596A (zh) * 2011-03-24 2012-09-26 飞思卡尔半导体公司 可选择阈值复位电路
CN103226368A (zh) * 2012-01-27 2013-07-31 亚德诺半导体股份有限公司 快速加电偏置电压电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017855A (zh) * 2015-10-14 2017-08-04 联发科技股份有限公司 半导体集成电路装置及设置阻尼器的优化电阻值的方法
KR20220020374A (ko) * 2020-08-06 2022-02-18 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리를 위한 멀티-다이 피크 전력 관리
KR102639597B1 (ko) 2020-08-06 2024-02-23 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리를 위한 멀티-다이 피크 전력 관리
WO2022109901A1 (en) * 2020-11-26 2022-06-02 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations
US11467741B2 (en) 2020-11-26 2022-10-11 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations
US11797195B2 (en) 2020-11-26 2023-10-24 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations

Also Published As

Publication number Publication date
US20150293551A1 (en) 2015-10-15
WO2015156940A2 (en) 2015-10-15
WO2015156940A3 (en) 2015-12-23
EP3130008A2 (en) 2017-02-15
US9618957B2 (en) 2017-04-11
BR112016023615A2 (pt) 2017-08-15
KR102154089B1 (ko) 2020-09-09
CN106170739B (zh) 2017-10-13
US20160266596A1 (en) 2016-09-15
KR20160140712A (ko) 2016-12-07
JP2017520104A (ja) 2017-07-20
EP3130008B1 (en) 2020-04-29
JP6509904B2 (ja) 2019-05-08
JP2019145814A (ja) 2019-08-29
US9377804B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
CN106170739B (zh) 带有具有可调整电阻的电阻器开关的管芯
CN105993105B (zh) 通过动态阻抗变化测量的设备检测
US11159051B2 (en) Resonant contactless power supply equipment, electrical transmitter and contactless power supply method
CN109075614A (zh) Pwm电容器控制
CN105452904B (zh) 异物检测装置、送电装置、受电装置以及无线电力传输系统
KR102002406B1 (ko) 공급 체인 관리용 시스템
TW541683B (en) Semiconductor integrated circuit and designing method thereof
CN103023158B (zh) 无线电能传输系统和方法
KR102176314B1 (ko) 전력을 전송하기 위한 방법 및 기기
CN107077224A (zh) 位置指示器
CN103988422B (zh) 具有减小的单端电容的电压控制振荡器
JP2011527885A (ja) ワイヤレス充電システム
CN104934819A (zh) 多功能插座
JP2017529690A (ja) Ｑ値が改善されたオンダイインダクタ
CN109842215A (zh) 多重同时充电的无线电力传送装置及无线电力接收装置
Moon et al. VAMPIRE: A magnetically self-powered sensor node capable of wireless transmission
CN104253106B (zh) 具有局部过孔的金属－绝缘体－金属管芯上电容器
TW201221968A (en) Voltage measurement
CN206851041U (zh) 一种ZigBee组网模块
CN209297429U (zh) 综合控制智能计费管理单元
CN107535019A (zh) 用于校准感应灶具的功率控制回路的方法
CN101071811A (zh) 半导体器件、相关的方法和印刷电路板
CN2754194Y (zh) 具有无源无线传输功能的电流互感器
CN207965853U (zh) 触摸检测电路
CN202975666U (zh) 智能家居的中央控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant