CN106169931B - 电荷转移电路与方法 - Google Patents

电荷转移电路与方法 Download PDF

Info

Publication number
CN106169931B
CN106169931B CN201610115063.0A CN201610115063A CN106169931B CN 106169931 B CN106169931 B CN 106169931B CN 201610115063 A CN201610115063 A CN 201610115063A CN 106169931 B CN106169931 B CN 106169931B
Authority
CN
China
Prior art keywords
capacitor
charge transfer
voltage
mos transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610115063.0A
Other languages
English (en)
Other versions
CN106169931A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN106169931A publication Critical patent/CN106169931A/zh
Application granted granted Critical
Publication of CN106169931B publication Critical patent/CN106169931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及一种电荷转移电路与方法。该电荷转移电路包含：一第一电容；一第二电容；一MOS(金氧半导体)晶体管；以及一运算放大器。该第一电容经由该MOS晶体管耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制。

Description

电荷转移电路与方法
技术领域
本发明一般而言涉及电荷转移技术领域。
背景技术
本技术领域技术人员能够了解本公开内容中微电子领域的用语与基本概念，所述用语与基本概念像是「电压」、「信号」、「逻辑信号」、「时脉」、「相位」、「电荷」、「电流」、「晶体管」、「金氧半导体(metal oxide semiconductor,MOS)」、「P通道金氧半导体(PMOS)」、「N通道金氧半导体(NMOS)」、「源极」、「栅极」、「漏极」、「临界电压」、「电路节点」、「接地节点」、「运算放大器」、「虚拟接地(virtual ground)」、「电势能(electrical potential)」、「开关」、「开路(open circuit)」、「短路(short circuit)」、「单端电路(single-ended circuit)」以及「差动电路(differential circuit)」。诸如此类的用语与基本概念对本领域技术人员而言是显而易知的，因此相关细节在此将不予赘述。
于本公开中，一逻辑信号是指一种具有两种状态的信号，所述两种状态分别是「高」与「低」，也可说是「1」与「0」。为了说明简洁，当一逻辑信号处于所述「高」(「低」)状态，我们可简称此逻辑信号为「高」(「低」)，或者简称此逻辑信号为「1」(「0」)。同样地，为了说明简洁，我们偶尔会省略引号，并简称该逻辑信号为高(低)，或简称此逻辑信号为1(0)，同时可以了解上述说明方式用于上下文脉络中说明该逻辑信号的一电平状态。
当一逻辑信号为高时，该逻辑信号可被说为确立(asserted)。当一逻辑信号为低时，该逻辑信号可被说为停止确立(de-asserted)。
一时脉信号是一循环的(周期性的)逻辑信号。为了说明简洁，于后述说明中，「时脉信号」可能被简称为「时脉」。
图1显示一现有的电荷转移电路100的一示意图，其包含：一第一电容CI；一第二电容CF；以及一运算放大器110。所述运算放大器110于一电路节点101上施加一虚拟接地状态(virtual ground condition)，从而使该第一电容CI所储存的一电荷转移至该第二电容CF。该现有的电荷转移电路100的原理为本领域技术人员所熟知，因此相关细节在此不予赘述。所述现有的电荷转移电路100的一问题为：该运算放大器110需要提供一输出电流IO，使该输出电流IO经由该第二电容CF被注入该电路节点101，藉此施加该虚拟接地状态于该电路节点101上，从而实现该电荷转移。为实现一快速的电荷转移，该运算放大器110应具有一高驱动能力，其可实现一大输出电流IO。一个具有高驱动能力的运算放大器是相当耗能的，因此若欲寻求一快速的电荷转移，前述现有的电荷转移电路100会相当耗能。
基于上述问题，本领域所需的是一种相对节能的电荷转移电路。
发明内容
本发明的某些实施例涉及经由一MOS(金氧半导体)晶体管将储存于一第一电容的电荷转移至一第二电容，其中该MOS晶体管的一栅极的一电压是由该第一电容的一电压的一放大信号所控制。
于本发明的一实施例中，一电荷转移电路包含一第一电容、一第二电容、一MOS(金氧半导体)晶体管、以及一运算放大器，其中该第一电容经由该MOS晶体管耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制。于一实施例中，该MOS晶体管是一PMOS晶体管(p通道金氧半导体晶体管)。于另一实施例中，该MOS晶体管是一NMOS晶体管(n通道金氧半导体晶体管)。
于本发明的一实施例中，一电荷转移电路包含一第一电容；一第二电容；一第三电容；一第四电容；一MOS晶体管；一第二MOS晶体管；以及一运算放大器；其中该第一电容经由该MOS晶体管耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制；该第三电容经由该第二MOS晶体管耦接该第四电容；该运算放大器用来接收位于该第三电容的一电压，并用来输出一第二控制电压；以及该第二MOS晶体管由该第二控制电压控制。
于本发明的一实施例中，一电荷转移电路包含一第一电容、一第二电容、一MOS(金氧半导体)晶体管、一运算放大器、一第一开关由一第一时脉信号控制、一第二开关由一第二时脉信号控制、以及一第三开关由一第三时脉信号控制，其中当该第一时脉信号被确立(asserted)，该第一电容经由该第一开关接收一电荷；当该第二时脉信号被确立，该第二电容经由该第二开关被重置；当该第三时脉信号被确立，该第一电容经由该MOS晶体管以及该第三开关耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制。于一实施例中，该MOS晶体管是一PMOS晶体管(p通道金氧半导体晶体管)。于另一实施例中，该MOS晶体管是一NMOS晶体管(n通道金氧半导体晶体管)。于一实施例中，该第一时脉信号与该第三时脉信号未重叠(non-overlapping)，以及该第二时脉信号与该第三时脉信号未重叠。
于本发明的一实施例中，一电荷转移方法包含下列步骤：储存位于一第一电容的一电压；重置位于一第二电容的一电压；经由一MOS(金氧半导体)晶体管，将该第一电容耦接至该第二电容；通过放大该第一电容的一电压，产生一控制电压；以及使用该控制电压以控制该MOS晶体管的一栅极。于一实施例中，该MOS晶体管是一PMOS晶体管(p通道金氧半导体晶体管)。于一实施例中，该MOS晶体管是一NMOS晶体管(n通道金氧半导体晶体管)。于一实施例中，储存位于该第一电容的该电压的步骤包含：经由一开关将该第一电容耦接至一输入电压，其中该开关由一时脉信号控制，该时脉信号在储存位于该第一电容的该电压时被确立(asserted)。于一实施例中，重置位于该第二电容的该电压的步骤包含：经由一开关将该第二电容耦接至一接地节点，其中该开关由一时脉信号控制，该时脉信号在重置位于该第二电容的该电压时被确立(asserted)。于一实施例中，将该第一电容耦接至该第二电容的步骤包含：经由该MOS晶体管与一开关的串联连接将该第一电容耦接至该第二电容，其中该开关由一时脉信号控制，该时脉信号在将该第一电容耦接至该第二电容时被确立(asserted)。于一实施例中，产生该控制电压的步骤包含：使用一运算放大器。
于本发明的一实施例中，一电荷转移方法包含下列步骤：储存位于一第一电容的一电压；重置位于一第二电容的一电压；经由一MOS晶体管，将该第一电容耦接至该第二电容；通过放大该第一电容的一电压，产生一控制电压；使用该控制电压以控制该MOS晶体管的一栅极；以及储存位于一第三电容的一电压；重置位于一第四电容的一电压；经由一第二MOS晶体管，将该第三电容耦接至该第四电容；通过放大该第三电容的一电压，产生一第二控制电压；以及使用该第二控制电压以控制该第二MOS晶体管的一栅极。
附图说明
图1显示一现有的电荷转移电路的示意图。
图2A依据本发明的一实施例显示一电荷转移电路的示意图。
图2B的示意图显示带有更多细节的图2A的电荷转移电路包含用来实现多相位操作的电路。
图2C依据本发明的一替代实施例显示一电荷转移电路的示意图。
图3依据本发明的一实施例显示一电荷转移电路的示意图符合一差动电路拓扑。
图4依据本发明的一实施例显示一电荷转移方法的流程图。
附图标记说明：
100 现有的电荷转移电路
101 电路节点
110 运算放大器
CI 第一电容
CF 第二电容
IO 输出电流
200A 电荷转移电路
201～203 电路节点
210 运算放大器
211～213 接地符号
220 PMOS(p通道金氧半导体)晶体管
CS 源始电容
CD 终结电容
200B 电荷转移电路
203’ 电路节点
214 接地节点
221 第一开关
222 第二开关
223 第三开关
CK1 第一时脉信号
CK2 第二时脉信号’
CK3 第三时脉信号
VI 输入电压
200C 电荷转移电路
300 电荷转移电路
301P、301M 电路节点
302P、302M 电路节点
303P、303M 电路节点
310 差动运算放大器
311～313 接地节点
CSP、CSM 源始电容
CDP、CDM 终结电容
320P、320M PMOS晶体管
400 电荷转移方法
401～407 步骤
具体实施方式
本发明涉及电荷转移。尽管本说明书提及数个本发明的实施范例，其涉及本发明实施时的较佳模式，然而本发明可通过许多方式来实现，亦即本发明并不受限于后述的特定实施范例或特定方式，其中该特定实施范例或方式载有被实施的技术特征。此外，已知的细节不会被显示或说明，藉此避免妨碍本发明的特征的呈现。
依据本发明的一实施例，图2A显示一电荷转移(charge transfer)电路200A的示意图。所述电荷转移电路200A包含：一源始电容CS；一终结电容CD；一PMOS(p通道金氧半导体)晶体管220；以及一运算放大器210。于本公开中，一接地符号(例如211、212与213)表示一接地节点，位于该接地节点的一电势能(electrical potential)实质上是固定的。然而，一第一节点的电势能不必然等于一第二接地节点的电势能。举例而言，所述接地节点211与所述接地节点212的电势能不一定相同。该运算放大器210经由该PMOS晶体管220于电路节点201上施加一虚拟接地状态(virtual ground condition)，从而使得储存于该源始电容CS的电荷转移至该终结电容CD。图2A的电荷转移电路200A与图1的现有电荷转移电路100的一个主要差异是：图1的运算放大器110是通过直接注入电流IO至该电路节点101以施加该虚拟接地状态于该电路节点101上；而图2A的运算放大器210则是通过提供一够低的栅极电压给该PMOS晶体管220(例如因此该PMOS晶体管220的源极至栅极电压(source-to-gatevoltage)会高于它的临界电压(threshold voltage))以及使该PMOS晶体管220掌控该电荷转移。为使图2A的电荷转移电路200A具有一快速电荷转移的功能，该PMOS晶体管220必须具有一够大的宽长比(width-to-length ratio)且必须在该电荷转移之初时被快速地导通。于现代CMOS(互补式金氧半导体)技术中，一MOS(金氧半导体)晶体管可以具有一非常低的临界电压(例如300mV)以及一非常小的长度(例如30nm)，从而可以具有一大的宽长比而不显露(exhibit)一大的栅极电容，所述栅极电容是正比于该MOS晶体管的宽度与长度的乘积。只要该PMOS晶体管220具有够大的宽长比，但不具大的栅极电容(于该电路节点202处来看)，该运算放大器210不必具有一高驱动能力就能快速地将该PMOS晶体管220的栅极电压驱动得够低以导通该PMOS晶体管220，从而使快速的电荷转换成为可能。该PMOS晶体管220所需的宽长比相依于该源始电容CS与该终结电容CD的值。举例而言：CS＝800fF；CD＝400fF；该PMOS晶体管220的宽长比是16μm/30nm；以及该PMOS晶体管220的栅极电容大约是20fF，因此，图2A的运算放大器210只需要去驱动一20fF的负载。相对地，若CI＝800fF以及CF＝400fF，图1的运算放大器110需要去驱动一266.7fF的负载(亦即800fF与400fF串联后的值)。因此，既然该运算放大器所需驱动的电容负载低得多(比上述例子还要低十倍以上)，相较于图1的运算放大器110，图2A的电荷转移电路200A能够具有一较佳的功率效率(powerefficiency)。如上所提，详载于上述说明中的各种数值(例如临界电压、宽度、长度、电容值)用于说明的目的，其它数值也可依实施需求而被采用。图2A的细节是不言自明的(举例而言，该PMOS晶体管220的源极、栅极与漏极是分别连接到电路节点201、202与203)，且对于本领域技术人员而言是显而易知的，因此相关细节在此不予赘述。
注意到图2A所示的是一简化的示意图，其未显示该电荷转移电路200A的每一细节。更明确地说，在一电荷能够被转移至该终结电容CD前，该电荷首先必须被储存于该源始电容CS。实作上，该电荷转移电路200A是一离散时间(discrete-time)电路，其具有多个相位包含一取样相位以及一转移相位，其中一电荷会于该取样相位时(in the samplingphase)被储存至该源始电容CS，且于该取样相位时被储存至该源始电容CS的该电荷会于该转移相位时(in the transfer phase)被转移至该终结电容CD。于一多相位离散时间(multiple-phase discrete-time)电路中，分别被多个时脉信号所控制的多个开关系需要的，其中所述多个时脉信号的一状态定义了该多相位离散时间电路的一相位。既然本发明主要涉及在转移相位时改善电荷转移的功率效率，图2A仅显示了于转移相位时该电荷转移电路200A的一简化与等效电路，其中每个开关(属于所述多个开关)导通时是等效于一短路(short circuit)且被该短路所取代，每个开关(属于所述多个开关)于不导通时是等效于一开路(open circuit)且被该开路所取代，也因此没有开关被明确地绘示于图2A中。有许多种可行的实施例可用于该电荷转移电路200A的实作，其可实现所述的多相位操作(multiple phase operation)。图2B显示一示范性的电荷转移电路200B的示意图，其是图2A的电荷转移电路200A的一实作的一实施例，其可实现一多相位操作。除了图2A的电荷转移电路200A所示的电路，图2B的电荷转移电路200B进一步包含一第一开关221、一第二开关222以及一第三开关223，其分别被一第一时脉信号CK1、一第二时脉信号CK2以及一第三时脉信号CK3所控制。此外，一额外的接地节点214被显示，以及一内部电路节点203’被标示。所述第一时脉信号CK1以及所述第三时脉信号CK3未重叠(non-overlapping)，也就是说它们不会在同一时间被确立(asserted)。所述第二时脉CK2与所述第三时脉CK3也未重叠。然而，该第一时脉信号CK1与该第二时脉信号CK2可以重叠。当该第一时脉信号CK1被确立，该电荷转移电路200B是处于该取样相位，其中一输入电压信号VI经由该第一开关221被储存于该源始电容CS。当该第二时脉信号CK2被确立，该电荷转移电路200B是处于一重置(reset)相位，其中该电路节点203经由该第二开关222被短路(shorted)至该接地节点214，藉此重置储存于该终结电容CD的一电荷。当该第三时脉信号CK3被确立，该电荷转移电路200B处于该转移相位，其中该第一开关221以及该第二开关222为开路(opened)，该第三开关223被关上，以及图2B的电荷转移电路200B因此等效于图2A的电荷转移电路200A，如同前述。图2B是不言自明的，且细节(例如该PMOS晶体管220的源极、栅极与漏极分别被连接至该电路节点201、202以及203’)对本领域技术人员而言是显而易见的，因此在此不予详述。
现在重新参阅图2A。在图2A的电荷转移电路的使用上有一限制，该PMOS晶体管220必须具有一正的源极至漏极电压，因此位于电路节点201的电压必须高于位于电路节点203的电压。电路设计者及/或使用者需要确保在实际应用中的电荷转移期间能够维持该电压关系，否则该电荷转移电路200A可能不会正常运作。举例而言，当图2B的电荷转移电路200B被用于图2A的电荷转移电路200A的实作时，若该输入电压VI够高，所述电压关系可以被确保。若位于该电路节点201的电压过低以令图2A的电荷转移电路200A能够运作，如图2C所示的另一电荷转移电路200C可以被采用。图2C的电荷转移电路200C与图2A的电荷转移电路200A相同，除了图2A的PMOS晶体管220被图2C的NMOS(n通道金氧半导体)晶体管220’所取代。由于使用了该NMOS晶体管220’，当位于电路节点201的电压低于位于电路节点203的电压时，图2C的电荷转移电路200C仍可运作。本技术领域技术人员可加入电路至图2C的电荷转移电路200C，藉此致能(enable)一多相位操作；以一类似的方式来加入电路至图2A的电荷转移电路200A，可得到(result in)图2B的电荷转移电路200B，其可致能一多相位操作。
前述电荷转移电路200A、200B与200C分别显示于图2A、图2B与图2C中，并按单端电路拓扑(single-ended circuit topology)被实施，以满足本发明的原理对其进行说明简化与单纯化的目的。然而，实作上，基于较佳的信噪比(signal-to-noise ratio)，符合差动电路拓扑(differential circuit topology)的形式的实施例更常被采用，如同本技术领域技术人员所理解与体会者。图3显示一电荷转移电路300，其按差动电路拓扑来实现图2A的电荷转移电路200A。后续说明点出了图3的电荷转移电路300与图2A的电荷转移电路200A的差异：图2A中的接地节点211被图3中的接地节点311取代；图2A中的接地节点213被图3中的接地节点313取代；图2A中的电路节点201被图3中的二电路节点301P与301M取代；图2A中的电路节点202被图3中的二电路节点302P与302M取代；图2A的电路节点203被图3中的二电路节点303P与303M取代；图2A中运算放大器210被图3中的差动运算放大器310取代；图2A中的源始电容CS被图3中的二源始电容CSP与CSM取代；图2A中的终结电容CD被图3中的二终结电容CDP与CDM取代；以及图2A中的PMOS晶体管220被图3中的二PMOS晶体管320P与320M取代。对本领域技术人员而言，图3的电荷转移电路300为图2A的电荷转移电路200A的一差动电路实施例是显而易知的，因此相关细节在此不予赘述。依类似方式，图2B的电荷转移电路200B与图2C的电荷转移电路200C可分别被本领域技术人员轻易修改为差动电路实施样态。此外，本领域技术人员可加入电路至图3的电荷转移电路300，藉此致能一多相位操作；类似地，电路可被加入至图2A的电荷转移电路200A，以得到(result in)图2B的电荷转移电路200B，其可致能一多相位操作。
依据本发明的一实施例，图4显示一电荷转移方法400的流程图，该方法用于电荷转移。所述电荷转移方法400包含下列步骤：于开始时(步骤401)，储存一电压于一第一电容(步骤402)；重置位于一第二电容的一电压(步骤403)；经由一MOS晶体管将该第一电容耦接至一第二电容(步骤404)；通过放大该第一电容的一电压以产生一控制电压(步骤405)；以及使用该控制电压以控制该MOS晶体管的一栅极(步骤406)。上述过程完成了电荷转移(步骤407)。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴。举例而言，于某些实施例中，绘示于图2A至图3的MOS晶体管的种类(例如p型或n型)可以被交换(例如p型换为n型；或n型换为p型)。申言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (9)

1.一种电荷转移电路，包含：
一第一电容；
一第二电容；
一第三电容；
一第四电容；
一MOS晶体管；
一第二MOS晶体管；以及
一运算放大器；
其中该第一电容经由该MOS晶体管耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制；该第三电容经由该第二MOS晶体管耦接该第四电容；该运算放大器用来接收位于该第三电容的一电压，并用来输出一第二控制电压；以及该第二MOS晶体管由该第二控制电压控制。
2.如权利要求1所述的电荷转移电路，其中该MOS晶体管是一PMOS晶体管或一NMOS晶体管。
3.如权利要求1所述的电荷转移电路，其中该运算放大器包含一差动放大器。
4.一种电荷转移电路，包含：
一第一电容；
一第二电容；
一MOS晶体管；
一运算放大器；
一第一开关，由一第一时脉信号控制；
一第二开关，由一第二时脉信号控制；以及
一第三开关，由一第三时脉信号控制；
其中当该第一时脉信号被确立，该第一电容经由该第一开关接收一电荷；当该第二时脉信号被确立，该第二电容经由该第二开关被重置；当该第三时脉信号被确立，该第一电容经由该MOS晶体管以及该第三开关耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制。
5.如权利要求4所述的电荷转移电路，其中该MOS晶体管是一PMOS晶体管或一NMOS晶体管。
6.如权利要求4所述的电荷转移电路，其中该第一时脉信号与该第三时脉信号未重叠，以及该第二时脉信号与该第三时脉信号未重叠。
7.如权利要求4所述的电荷转移电路，其中该运算放大器包含一差动放大器。
8.如权利要求7所述的电荷转移电路，进一步包含：
一第三电容；
一第四电容；以及
一第二MOS晶体管；
其中该第三电容经由该第二MOS晶体管耦接该第四电容；该运算放大器用来接收位于该第三电容的一电压，并用来输出一第二控制电压；以及该第二MOS晶体管由该第二控制电压控制。
9.一种电荷转移方法，包含下列步骤：
储存位于一第一电容的一电压；
重置位于一第二电容的一电压；
经由一MOS晶体管，将该第一电容耦接至该第二电容；
通过放大该第一电容的一电压，产生一控制电压；
使用该控制电压以控制该MOS晶体管的一栅极；以及
储存位于一第三电容的一电压；
重置位于一第四电容的一电压；
经由一第二MOS晶体管，将该第三电容耦接至该第四电容；
通过放大该第三电容的一电压，产生一第二控制电压；以及
使用该第二控制电压以控制该第二MOS晶体管的一栅极。
CN201610115063.0A 2015-05-22 2016-03-01 电荷转移电路与方法 Active CN106169931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/719,408 2015-05-22
US14/719,408 US9503078B1 (en) 2015-05-22 2015-05-22 Method and apparatus for charge transfer

Publications (2)

Publication Number Publication Date
CN106169931A CN106169931A (zh) 2016-11-30
CN106169931B true CN106169931B (zh) 2019-10-25

Family

ID=57287834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610115063.0A Active CN106169931B (zh) 2015-05-22 2016-03-01 电荷转移电路与方法

Country Status (3)

Country Link
US (1) US9503078B1 (zh)
CN (1) CN106169931B (zh)
TW (1) TWI575877B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113208A (zh) * 2008-08-01 2011-06-29 高通股份有限公司 用于开关式电容器电路的适应性偏置电流产生

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385498B2 (en) 2006-05-31 2013-02-26 Kenet, Inc. Boosted charge transfer circuit
US8212546B2 (en) * 2008-03-20 2012-07-03 Entropic Communications, Inc. Wideband CMOS RMS power detection scheme
TW201231983A (en) * 2011-01-24 2012-08-01 Mastertouch Solutions Electronics Co Ltd Capacitance measurement circuitry with charge transfer circuit
KR101175249B1 (ko) * 2011-04-27 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113208A (zh) * 2008-08-01 2011-06-29 高通股份有限公司 用于开关式电容器电路的适应性偏置电流产生

Also Published As

Publication number Publication date
TW201642589A (zh) 2016-12-01
CN106169931A (zh) 2016-11-30
US9503078B1 (en) 2016-11-22
US20160344382A1 (en) 2016-11-24
TWI575877B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
CN105162441B (zh) 一种高速低功耗动态比较器
CN103856206A (zh) 从低到高逻辑电平转换电路
CN108494388B (zh) 一种高速低噪声动态比较器
TW560129B (en) High speed sampling receiver with reduced output impedance
CN103166627B (zh) 一种带有共模反馈的低电压差分信号驱动器
CN106205689B (zh) 单端位线存储器的具有动态参考电压的差动传感电路
CN104333356B (zh) 四二值时钟转换的qb02电路单元
CN103117740B (zh) 低功耗电平位移电路
CN102064818A (zh) Cmos输入输出接口电路
US11677388B2 (en) Latch circuits and method of operating a latch circuit
CN101741374B (zh) 无相位失真的电压电平转换器
CN106169931B (zh) 电荷转移电路与方法
CN206259921U (zh) 一种快速响应动态锁存比较器
CN105162468B (zh) 一种带有电压自举的高速基准缓冲电路
CN108199701A (zh) 一种高速的cmos传输门开关电路
CN107370485A (zh) 负压电平转换电路
TWI230506B (en) Level shifter
CN103716014B (zh) 一种基于神经元mos管的差分型双边沿触发器设计
CN106301338B (zh) 接收电路
CN206461593U (zh) 准位移位装置
CN104333370A (zh) 基于四二值时钟的qbc20电路
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
CN101188418B (zh) 内含单一类型晶体管的逻辑电路及相关应用电路
CN103580670B (zh) 动态控制电平移位电路
CN202435377U (zh) 基于set/mos混合结构的二进制码-格雷码转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant