CN106164687B - 针对具有异步复位信号的扫描链的复位方案 - Google Patents

针对具有异步复位信号的扫描链的复位方案 Download PDF

Info

Publication number
CN106164687B
CN106164687B CN201580018964.1A CN201580018964A CN106164687B CN 106164687 B CN106164687 B CN 106164687B CN 201580018964 A CN201580018964 A CN 201580018964A CN 106164687 B CN106164687 B CN 106164687B
Authority
CN
China
Prior art keywords
state
scanning element
scan chain
reset
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580018964.1A
Other languages
English (en)
Other versions
CN106164687A (zh
Inventor
D·R·帕尔
P·I·彭泽什
W·K·苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106164687A publication Critical patent/CN106164687A/zh
Application granted granted Critical
Publication of CN106164687B publication Critical patent/CN106164687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)

Abstract

第一装置(300)包括至少一个扫描链。该至少一个扫描链中的每一者包括耦合在一起的扫描单元。该至少一个扫描链中的每个扫描单元包括当扫描单元的复位状态是第一状态时的第一类型扫描单元(302、304、308、312、314)，以及当扫描单元的复位状态是第二状态时的第二类型扫描单元(308、310)。该至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。第二装置(500)包括第一(502)组和第二(504)组扫描链，该第一组和第二组扫描链包括不具有置位和复位功能两者的触发器。第一组和第二组扫描链中的每个触发器分别具有第一状态和第二状态的复位状态。

Description

针对具有异步复位信号的扫描链的复位方案
相关申请的交叉引用
本申请要求于2014年4月11日提交的题为“RESET SCHEME FOR SCAN CHAINS WITHASYNCHRONOUS RESET SIGNALS(针对具有异步复位信号的扫描链的复位方案)”的美国非临时申请S/N.14/251,297号的权益，其通过援引全部明确纳入于此。
背景
领域
本公开一般涉及扫描链，更具体地，涉及针对具有异步复位信号的扫描链的异步复位方案。
背景
为支持通用的异步复位(UAR)方法体系，置位/复位触发器被用在片上系统(SoC)的存储器内的扫描链中。在某些实现中，置位/复位触发器比非置位/非复位触发器大10％。较大的触发器影响SoC的面积、功耗、以及运行速度。因此，需要用于与扫描链的异步复位相关联地使用扫描链中的非置位/非复位触发器的装置和方法。
概述
在本公开的一方面，一种装置包括至少一个扫描链。该至少一个扫描链中的每一者包括耦合在一起的多个扫描单元。该至少一个扫描链中的每个扫描单元包括当扫描单元的复位状态是第一状态时的第一类型扫描单元，以及当扫描单元的复位状态是第二状态时的不同于第一类型扫描单元的第二类型扫描单元。该至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。
在本公开的一方面，一种装置包括第一组扫描链和第二组扫描链。第一组和第二组扫描链中的每一者包括不具有置位和复位功能两者的触发器。该装置进一步包括复位模块，该复位模块被配置为将第一状态记录至第一组扫描链中的每个触发器中以及将不同于第一状态的第二状态记录至第二组扫描链中的每个触发器中。
附图简述
图1是解说示例性复位控制器和存储器/核心的图示。
图2是与复位控制器和存储器/核心相关的示例性时序图。
图3是解说与用于扫描链的异步复位方案相关联的第一示例性装置和方法的第一图示。
图4是解说与用于扫描链的异步复位方案相关联的第一示例性装置和方法的第二图示。
图5是解说与用于扫描链的异步复位方案相关联的第二示例性装置和方法的第一图示。
图6是解说与用于扫描链的异步复位方案相关联的第二示例性装置和方法的第二图示。
图7是解说与用于扫描链的异步复位方案相关联的第三示例性装置和方法的第一图示。
图8是解说与用于扫描链的异步复位方案相关联的第三示例性装置和方法的第二图示。
图9是用于解说分别在第一和第三示例性装置中用于执行异步复位的第一和第三方法的图示。
图10是用于解说在第二示例性装置中用于执行异步复位的第二方法的图示。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。设备和方法将在以下详细描述中进行描述并可以在附图中由各种框、模块、组件、电路、步骤、过程、算法、元件等来解说。
传统上，触发器具有置位引脚、复位引脚或置位与复位引脚两者兼备。使能置位引脚迫使触发器存储1。使能复位引脚迫使触发器存储0。具有通过置位或复位信号被置位或复位的能力的触发器包括执行置位或复位的电路系统。
示例性方法/装置利用不同的办法迫使触发器的输出达到期望状态。利用扫描链将期望状态记录至触发器中，以及随后，逆状态被置位或复位(利用内置置位/复位电路系统)至被要求在复位之际存储逆状态的触发器中，而不是在复位之际利用置位或复位引脚置位或复位所有触发器。被认为是复位到期望状态的触发器被设计/构造/制造成非置位/非复位触发器，而被认为是被复位以存储逆状态的触发器被设计/构造/制造成(具有内置复位功能的)复位类型触发器或(具有内置置位功能的)置位类型触发器。置位类型的触发器具有用于将1状态置位至触发器中的内置置位功能/电路系统，而复位类型触发器具有用于将触发器的状态复位至0的内置复位功能/电路系统。非置位/非复位触发器不具有这种内置置位/复位功能，而必须通过将特定状态记录到触发器中使得该状态存储在触发器中以复位至该特定状态。不具有置位/复位功能的触发器比传统的具有置位功能、复位功能或两者兼备的触发器消耗更少的面积和功率。
图1是解说示例性复位控制器102和存储器/核心104的图示100。图2是与复位控制器102和存储器/核心104相关联的示例性时序图200。复位控制器102(也被称为复位模块)被配置成根据在上电时的上电复位(POR)、由于监视器计时器期满(例如由于软件问题)而复位的监视器复位、由于软件问题或在特定操作后重新初始化系统的需要而经由软件的软复位、或在一个或多个模块下电之后的唤醒复位来复位存储器/核心104中的扫描链。复位控制器102在存储器/核心104的复位阶段期间控制扫描_使能(scan_enable)、扫描_输入(scan_in)以及时钟。如图2所示，复位控制器102将扫描_输入的状态置位为高态或低态(在图2中示为低态)并使能扫描_使能。在一配置中，控制器然后贯穿存储器/核心104中的所有扫描单元记录/移位扫描_输入的状态。此外，如果记录/移位特定扫描单元需要被复位/置位至与贯穿扫描单元记录/移位的状态相反的状态，则复位控制器102使能异步_置位/复位(async_set/reset)并置位/复位存储器/核心104中需要被复位/置位的特定扫描单元。
图3是解说与用于扫描链的异步复位方案相关联的第一示例性装置和方法的第一图示300。如图3所示，存储器/核心320包括扫描链。扫描链包括耦合在一起的多个扫描单元。每个扫描单元包括复用器和触发器。需要被复位至第一状态s的触发器被配置(例如设计以及制造/构造)成非置位/非复位触发器，而需要被复位为第二状态的触发器被配置(例如设计以及制造/构造)成置位/复位触发器。例如，触发器302、304、308、312和314需要被复位为第一状态s，因此是非置位/非复位触发器。触发器306和310需要被复位为第二状态因此是置位/复位触发器。
当第一状态是0(s＝0)且第二状态是1时，需要被复位为0的触发器被配置成非置位/非复位触发器，而需要被复位为1的触发器被配置为置位/复位触发器。复位控制器102在扫描_输入处输入0，使能扫描_使能以在复用器处选择扫描_输入的输入，并且贯穿触发器302-314中的每一者记录/移位0直到0被存储在触发器302-314中的每一者中。随后，复位控制器102(利用触发器中内置的置位功能/电路系统，在被标为“SR”的置位引脚处)将1置位至触发器306和310中。当第一状态是1(s＝1)且第二状态是0时，需要被复位为1的触发器被配置成非置位/非复位触发器，而需要被复位为0的触发器被配置为置位/复位触发器。复位控制器102在扫描_输入处输入1，使能扫描_使能以在复用器处选择扫描_输入的输入，并且贯穿触发器302-314中的每一者记录/移位1直到1被存储至触发器302-314中的每一者中。随后，复位控制器102(利用触发器中内置的复位功能/电路系统，在被标为“SR”的复位引脚处)复位触发器306和310以存储0。
再次参考图3，一种装置(例如存储器)包括至少一个扫描链。该至少一个扫描链中的每一者包括耦合在一起的多个扫描单元。该至少一个扫描链中的每个扫描单元包括当扫描单元的复位状态是第一状态s时的第一类型扫描单元，以及当扫描单元的复位状态是第二状态时的不同于第一类型扫描单元的第二类型扫描单元。该至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。在一配置中，第一类型扫描单元包括耦合至不具有置位和复位功能两者的第一类型触发器(例如，触发器302、304、308、312和314)(即第一类型触发器不包括置位功能且不包括复位功能)的复用器，而第二类型扫描单元包括耦合至具有置位或复位功能中的至少一者的第二类型触发器(例如，触发器306和310)的复用器。
在一配置中，第一状态是0(s＝0)且第二状态是且第二类型触发器包括置位功能。在这样的配置中，为了异步复位该至少一个扫描链，复位控制器102被配置成将第一状态0输入至该至少一个扫描链中的每一者；启动时钟以贯穿扫描单元记录第一状态0直到在该至少一个扫描链中的每个触发器(包括第一类型触发器和第二类型触发器两者)存储第一状态0；停止时钟；以及在停止时钟之后，将第二状态1置位至该至少一个扫描链中的每个第二类型触发器中。将第一状态0输入至该至少一个扫描链中的每一者是串行过程。将第二状态1置位至该至少一个扫描链中的第二类型触发器中的每一者中是并行过程。照此，通过在第一类型触发器和第二类型触发器两者中按串行过程存储第一状态并且随后将第二状态按照并行过程存储(通过置位)在第二类型触发器中来使该至少一个扫描链异步复位。
在一配置中，第一状态是1(s＝1)而第二状态是且第二类型触发器包括复位功能。在这样的配置中，为了异步复位该至少一个扫描链，复位控制器102被配置成将第一状态1输入至该至少一个扫描链中的每一者；启动时钟以贯穿扫描单元记录第一状态1直到该至少一个扫描链中的每个触发器(包括第一类型触发器和第二类型触发器两者)存储第一状态1；停止时钟；以及在停止时钟之后，复位该至少一个扫描链中的每个第二类型触发器以存储第二状态0。将第一状态1输入至该至少一个扫描链中的每一者是串行过程。复位该至少一个扫描链中的第二触发器以存储第二状态0是并行过程。照此，通过在第一类型触发器和第二类型触发器两者中按串行过程存储第一状态并且随后将第二状态按照并行过程存储(通过复位)在第二类型触发器中来使该至少一个扫描链异步复位。
图4是解说与用于扫描链的异步复位方案相关联的第一示例性装置和方法的第二图示400。参照图4，扫描链包括耦合在一起的扫描单元。一些扫描单元包括不具有复位/置位功能的触发器402，而一些扫描单元包括具有复位/置位功能的触发器404。需要复位至状态s的扫描单元被配置成包括非复位/非置位触发器402，而需要复位至状态的扫描单元被配置成包括复位/置位触发器404。在这种配置中，状态s被记录至触发器402和404中的每一者中，并且触发器404随后被复位/置位以存储状态如果状态s＝0，那么触发器404被置位以存储1。如果状态s＝1，那么触发器404被复位以存储0。在第一示例性装置和方法中，复位以存储状态s的所有触发器被设计并制造成非复位/非置位触发器，而复位以存储状态的所有触发器被设计并制造成复位/置位触发器。
在第一示例性装置和方法中，非复位/非置位触发器在扫描链中的使用需要较长的复位时段以供贯穿扫描链中的每个触发器记录特定状态(如果仅使用复位/置位触发器，可将其全部同时复位/置位)。但是，因为非复位/非置位触发器比复位/置位触发器小10％，比复位/置位触发器耗费更少功率，且比复位/置位触发器更快，第一示例性装置和方法通过在某些扫描单元中利用非复位/非置位触发器来减少扫描单元的面积、功耗以及操作的速度。进一步地，在近阈值计算(NTC)操作期间，非复位/非置位触发器比复位/置位触发器更不易受影响。因此，在NTC操作期间，非复位/非置位触发器的使用将允许比在NTC操作期间使用复位/置位触发器时可使用的操作电压更低的操作电压的使用。此外，非复位/非置位触发器的使用可节省用于复位/置位引脚的布线开销。最后，在可测试性设计(DFT)(又称可测性设计)期间使用非复位/非置位触发器时，不需要复位控制。
图5是解说与用于扫描链的异步复位方案相关联的第二示例性装置和方法的第一图示500。如图5所示，存储器/核心520包括两个扫描链502和504。第一扫描链502具有第一状态s的复位状态，而第二扫描链具有第二状态的复位状态。在第二示例性装置和方法中，具有第一状态s的复位状态的扫描单元被链接在一起(例如在设计和制造过程中)成为一个或多个扫描链，而具有第二状态的复位状态的扫描单元被链接在一起(例如在设计和制造过程中)成为一个或多个扫描链。进一步地，所有触发器可被配置成非复位/非置位触发器。在复位之际，复位控制器102可贯穿具有第一状态s的复位状态的扫描链移位/记录第一状态s，以及贯穿具有第二状态的复位状态的扫描链移位/记录第二状态
再次参照图5，一种装置包括第一组扫描链502，第一组扫描链502包括不具有置位和复位功能两者的触发器。第一组扫描链502中的每个触发器具有第一状态s的复位状态。该装置包括第二组扫描链504，该第二组扫描链504包括不具有置位和复位功能两者的触发器。第二组扫描链504中的每个触发器具有不同于第一状态s的第二状态的复位状态。复位模块(例如复位控制器102)被配置成将第一状态s记录至第一组扫描链的每个触发器中，以及将不同于第一状态s的第二状态记录至第二组扫描链的每个触发器中。复位模块被配置为通过将第一状态s(在扫描_输入处)输入至第一组扫描链502中的每个扫描链中，以及贯穿各触发器记录第一状态s直到第一组扫描链502中的每个触发器存储第一状态s来异步复位第一组扫描链502。复位模块被配置为通过将第二状态(在扫描_输入处)输入至第二组扫描链504中的每个扫描链中，以及贯穿各触发器记录第二状态直到第二组扫描链504中的每个触发器存储第二状态来异步复位第二组扫描链504。在一配置中，第一状态和第二状态s、分别是0和1。在另一配置中，第一状态和第二状态s、分别是1和0。
图6是解说与用于扫描链的异步复位方案相关联的第二示例性装置和方法的第二图示600。参照图6，需要被复位至状态s的扫描单元602被配置成被链接在一起成为一个或多个扫描链，而需要被复位至状态的扫描单元604被配置成被链接在一起成为一个或多个扫描链。扫描单元602、604都包括非复位/非置位触发器。因此，在第二示例性装置和方法中，在一组扫描链中的所有触发器被设计并制造成非复位/非置位触发器。
在第二示例性装置和方法中，在扫描链中非复位/非置位触发器的使用需要更长的复位时段以供贯穿扫描链中的每个触发器记录特定状态。但是，因为非复位/非置位触发器比复位/置位触发器小10％，比复位/置位触发器使用更少功率，且比复位/置位触发器更快，第二示例性装置和方法通过在一组扫描链(可包括或可不包括该装置中的所有扫描链的)中的所有扫描单元中利用非复位/非置位触发器来减少扫描单元的面积、功耗以及操作的速度。进一步地，在NTC操作期间，非复位/非置位触发器比复位/置位触发器更不易受影响。因此，在NTC操作期间，非复位/非置位触发器的使用将允许比在NTC操作期间使用复位/置位触发器时可使用的操作电压更低的操作电压的使用。此外，非复位/非置位触发器的使用可节省用于复位/置位引脚的布线开销。最后，在DFT期间使用非复位/非置位引脚时，不需要复位控制。
图7是解说与用于扫描链的异步复位方案相关联的第三示例性装置和方法的第一图示700。如图7所示，存储器/核心720包括扫描链。扫描链包括耦合在一起的多个扫描单元。每个扫描单元包括复用器和触发器。需要被复位至第一状态s的扫描单元被配置(例如设计以及制造/构造)成第一类型扫描单元，而需要被复位为第二状态的扫描单元被配置(例如设计以及制造/构造)成第二类型扫描单元。扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。第一类型扫描单元包括耦合至非复位/非置位触发器的复用器，而第二类型扫描单元也包括耦合至非复位/非置位触发器的复用器。但是，第二类型扫描单元进一步包括用于将输入到触发器中的扫描_输入信号进行反相的第一反相器，以及用于将从触发器输出的扫描_输出信号进行反相的第二反相器。当复位控制器102贯穿第二类型扫描单元移位/记录状态s时，第一反相器将第二类型扫描单元中的状态反相使得状态被移位/记录至第二类型扫描单元的触发器中。第二反相器将状态反相回至状态s使得状态s可被移位/记录至剩余扫描单元中。
再次参考图7，一种装置包括至少一个扫描链。该至少一个扫描链中的每一者包括耦合在一起的多个扫描单元。该至少一个扫描链中的每个扫描单元包括当扫描单元的复位状态是第一状态s时的第一类型扫描单元，以及当扫描单元的复位状态是第二状态时的不同于第一类型扫描单元的第二类型扫描单元。该至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。在一配置中，第一类型扫描单元包括耦合至不具有置位和复位功能两者的触发器的复用器。第二类型扫描单元包括具有功能输入和扫描输入(扫描_输入(scan_in))的复用器。第二类型扫描单元进一步包括耦合至复用器的不具有置位和复位功能两者的触发器。该触发器具有功能输出和扫描输出(扫描_输出(scan_out))。第二类型扫描单元进一步包括耦合至扫描输入的第一反相器，以及耦合至扫描输出的第二反相器。在一配置中，第一状态s是0而第二状态是1。在另一配置中，第一状态s是1而第二状态是0。
图8是解说与用于扫描链的异步复位方案相关联的第三示例性装置和方法的第二图示800。参照图8，扫描链包括耦合在一起的扫描单元。需要被复位至状态s的扫描单元被配置为第一类型扫描单元，而需要被复位至状态的扫描单元被配置为第二类型扫描单元。第一类型和第二类型扫描单元都包括非复位/非置位触发器。但是，第二类型扫描单元进一步包括反相器使得状态被输入至第二类型扫描单元的触发器804中，且状态被反相为状态s以供输出至随后的扫描单元中。在此种配置中，状态s被存储在第一类型扫描单元的每个触发器802中，而状态被存储在第二类型扫描单元的每个存储器804中。
在第三示例性装置和方法中，所有触发器被设计并制造成非复位/非置位触发器。需要被置位至状态s的扫描单元被设计并制造为具有非复位/非置位触发器，而需要被复位至状态的扫描单元被设计并制造为具有非复位/非置位触发器和用于对扫描输入/输出进行反相的反相器。在第三示例性装置和方法中，非复位/非置位触发器在扫描链中的使用需要更长的复位时段以供贯穿扫描链中的每个触发器记录特定状态。但是，因为非复位/非置位触发器比复位/置位触发器小10％，比复位/置位触发器使用更少功率，且比复位/置位触发器更快，第三示例性装置和方法通过在一组扫描链(可包括或可不包括该装置中的所有扫描链的)中的所有扫描单元中利用非复位/非置位触发器来减少扫描单元的面积、功耗以及操作的速度。进一步地，在NTC操作期间，非复位/非置位触发器比复位/置位触发器更不易受影响。因此，在NTC操作期间，非复位/非置位触发器的使用将允许比在NTC操作期间使用复位/置位触发器时可使用的操作电压更低的操作电压的使用。此外，非复位/非置位触发器的使用可节省用于复位/置位引脚的布线开销。最后，在DFT期间使用非复位/非置位引脚时，不需要复位控制。
图9是解说分别在第一和第三示例性装置中用于执行异步复位的第一和第三方法的图示900。该装置包括至少一个扫描链和复位控制器/模块。在步骤902中，复位控制器/模块将第一状态输入至该至少一个的扫描链中的每一者中。该至少一个扫描链中的每一者包括耦合在一起的多个扫描单元。该至少一个扫描链中的每个扫描单元是第一类型扫描单元或第二类型扫描单元。该至少一个扫描链各自包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。在步骤904中，复位控制器/模块启动时钟以贯穿第一类型扫描单元和第二类型扫描单元记录第一状态直到在该至少一个扫描链中的每个触发器存储第一状态或第二状态之一。在步骤906中，复位控制器/模板停止时钟。对于这种方法，另见图3、4、7和8。
参照图3、4和9，在一配置中，第一类型扫描单元包括耦合至不具有置位和复位功能两者的第一类型触发器的复用器，而第二类型扫描单元包括耦合至具有置位或复位功能中的至少一者的第二类型触发器的复用器。在一配置中，启动时钟以贯穿各扫描单元记录第一状态，直到该至少一个扫描链中的每个触发器存储第一状态。在一配置中，第一状态是0而第二状态是1，第二类型触发器包括置位功能，以及在步骤908中，在停止时钟之后，复位控制器/模块将第二状态置位至该至少一个扫描链中的每个第二类型触发器中。在一配置中，第一状态是1而第二状态是0，第二类型触发器包括复位功能，以及在停止时钟之后，复位控制器/模块将在该至少一个扫描链中的每个第二类型触发器复位以存储第二状态。
参照图7、8和9，在一配置中，启动时钟以贯穿各扫描单元记录第一状态，直到每个第一类型扫描单元存储第一状态而，每个第二类型扫描单元存储不同于第一状态的第二状态为止。在此种配置中，第一类型扫描单元包括耦合至不具有置位和复位功能两者的触发器的复用器，而第二类型扫描单元包括具有功能输入和扫描输入的复用器。第二类型扫描单元进一步包括耦合至复用器的不具有置位功能和复位功能两者的触发器。该触发器具有功能输出和扫描输出。第二类型扫描单元进一步包括耦合至扫描输入的用于将第一状态反相至第二状态以供向触发器输入的第一反相器。第二类型扫描单元进一步包括耦合至扫描输出的用于将来自触发器的输出上的第二状态反相为第一状态的第二反相器。在一配置中，第一状态是0而第二状态是1。在另一配置中，第一状态是1而第二状态是0。
在一配置中，一种用于执行异步复位的装备包括至少一个扫描链。该装备包括用于将第一状态输入至该至少一个扫描链中的每一者的装置。该至少一个扫描链中的每一者包括耦合在一起的多个扫描单元。该至少一个扫描链中的每个扫描单元是第一类型扫描单元或第二类型扫描单元。该至少一个扫描链各自包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。该装备进一步包括用于启动时钟以贯穿第一类型扫描单元和第二类型扫描单元记录第一状态直到在该至少一个扫描链中的每个触发器存储第一状态或第二状态之一的装置。该装备进一步包括用于停止时钟的装置。第一类型扫描单元可包括耦合至不具有置位和复位功能两者的第一类型触发器的复用器，而第二扫描单元可包括耦合至具有置位或复位功能中的至少一者的第二类型触发器的复用器。用于启动时钟的装置可贯穿各扫描单元记录第一状态直到该至少一个扫描链中的每个触发器存储第一状态。在一配置中，第一状态是0而第二状态是1，第二类型触发器包括置位功能，以及该装备进一步包括用于在停止时钟之后将第二状态置位至该至少一个扫描链中的每个第二类型触发器中的装置。在一配置中，第一状态是1而第二状态是0，第二类型触发器包括复位功能，以及该装备进一步包括用于在停止时钟之后将该至少一个扫描链中的每个第二类型触发器复位以存储第二状态的装置。在一配置中，用于启动时钟的装置贯穿扫描单元记录第一状态直到每个第一类型扫描单元存储第一状态并且每个第二类型扫描单元存储不同于第一状态的第二状态。在此种配置中，第一类型扫描单元包括耦合至不具有置位和复位功能两者的触发器的复用器，而第二类型扫描单元包括具有功能输入和扫描输入的复用器以及耦合至该复用器的不具有置位和复位功能两者的触发器。该触发器具有功能输出和扫描输出。第二类型扫描单元进一步包括耦合至扫描输入的用于将第一状态反相为第二状态以供输入至触发器的第一反相器，以及耦合至扫描输出的用于将来自触发器的输出上的第二状态反相为第一状态的第二反相器。在一配置中，第一状态是0而第二状态是1。在另一配置中，第一状态是1而第二状态是0。
图10是解说在第二示例性装置中用于执行异步复位第二方法的图示100。所述装置包括多个扫描链和一复位控制器/模块。在步骤1002中，复位控制器/模块将第一状态输入至多个扫描链的第一组扫描链的每个扫描链中。第一组扫描链的每个扫描链包括耦合在一起的多个扫描单元。第一组扫描链中的每个扫描单元包括不具有置位和复位功能两者的触发器。在步骤1004中，复位控制器/模块将第二状态输入至多个扫描链的第二组扫描链的每个扫描链中。第二组扫描链的每个扫描链包括耦合在一起的多个扫描单元。第二组扫描链中的每个扫描单元包括不具有置位和复位功能两者的触发器。在步骤1006中，复位控制器/模块启动时钟以贯穿第一组扫描链记录第一状态直到第一组扫描链中的每个触发器存储第一状态，以及贯穿第二组扫描链记录第二状态直到第二组扫描链中的每个触发器存储第二状态。在步骤1008中，复位控制器/模块停止时钟。对于该方法，另见图5和6。
在一配置中，一种用于执行异步复位的装备包括多个扫描链。该装备进一步包括用于将第一状态输入至多个扫描链的第一组扫描链的每个扫描链中的装置。第一组扫描链的每个扫描链包括耦合在一起的多个扫描单元。第一组扫描链中的每个扫描单元包括不具有置位和复位功能两者的触发器。该装备进一步包括用于将第二状态输入至多个扫描链的第二组扫描链的每个扫描链中的装置。第二组扫描链的每个扫描链包括耦合在一起的多个扫描单元。第二组扫描链中的每个扫描单元包括不具有置位和复位功能两者的触发器。该装备进一步包括用于启动时钟以贯穿第一组扫描链记录第一状态直到第一组扫描链中的每个触发器存储第一状态，以及贯穿第二组扫描链记录第二状态直到第二组扫描链中的每个触发器存储第二状态的装置。该装备进一步包括用于停止时钟的装置。
上文提供了与针对扫描链的异步复位方案相关联的第一、第二和第三装置和方法。在第一示例性装置和方法(见图3、4和9)中，需要被复位至第一状态s的扫描单元被设计并制造为包括非置位/非复位触发器，而需要被复位至第二状态的扫描单元被设计并制造为包括置位/复位触发器。在第二示例性装置和方法(见图5、6和10)中，需要被复位至状态s的扫描单元在第一组扫描链中的扫描链中被链接在一起，而需要被复位至状态的扫描单元在第二组扫描链的扫描链中被链接在一起。该链接发生于第一和第二组扫描链的设计与制造过程期间。在第三示例性装置和方法(见图7、8和9)中，需要被复位至第一状态s的扫描单元被设计并制造为包括非置位/非复位触发器，而需要被复位至第二状态的扫描单元被设计并制造为包括非置位/非复位触发器以及用于对扫描输入和扫描输出进行反相的反相器。
如上文所讨论的，非置位/非复位触发器代替置位/复位触发器在扫描单元中的使用减少扫描单元的面积、功耗和在扫描单元操作的所有阶段期间的操作速度。进一步地，在扫描单元中非置位/非复位触发器代替置位/复位触发器的使用提供额外的优点，因为在NTC操作期间非复位/非置位触发器比置位/复位触发器更不易受影响(这将在NTC操作期间允许比在NTC操作期间使用复位/置位触发器时可使用的操作电压更低的操作电压的使用)，非复位/非置位触发器的使用可节省用于复位/置位引脚的布线开销，且在DFT期间使用非复位/非置位引脚时不需要复位控制。第二示例性装置和方法可提供最多优点，因为包括置位/复位触发器的扫描单元可全部被包括非置位/非复位触发器的扫描单元所替换。但是，如果不可能将具有第一复位状态的扫描单元设计成在一组或多组扫描链中链接在一起以及将具有第二复位状态的扫描单元设计成在一组或多组不同的扫描链中链接在一起，则第二示例性装置和方法可能不可用。第三示例性装置和方法提供仅次于此的最大优点，因为包括置位/复位触发器的扫描单元可全部被替换为包括非置位/非复位触发器的扫描单元或包括非置位/非复位触发器和反相器两者的扫描单元。该反相器不在功能路径上，因此在功能阶段中的正常操作期间的不会使操作变慢。第一示例性装置和方法还提供一优点，因为复位至第一状态的所有置位/复位触发器可被非置位/非复位触发器所替代。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。此外，一些步骤可被组合或被略去。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。本文使用术语“示例性”意指“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释成优于或胜过其他方面。除非特别另外声明，否则术语“一些”指的是一个或多个。诸如“A、B或C中的至少一个”“A、B和C中的至少一个”“A、B、C或其任意组合”的组合包括A、B和/或C的任意组合，并可包括多个A、多个B或多个C。特别地，诸如“A、B或C中的至少一个”“A、B和C中的至少一个”“A、B、C或其任意组合”的组合可以是仅有A、仅有B、仅有C、A和B、A和C、B和C，或A和B和C，其中任意这种组合可包括A、B或C的一个或多个成员。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语用于“...的装置”来明确叙述的。

Claims (17)

1.一种包括至少一个扫描链的装置，所述至少一个扫描链中的每一者包括耦合在一起的多个扫描单元，其中所述至少一个扫描链中的每一扫描单元包括：
扫描单元的复位状态是第一状态时的第一类型扫描单元，所述第一类型扫描单元包括不具有内置置位和复位电路系统两者的第一类型触发器；以及
扫描单元的复位状态是第二状态时的不同于所述第一类型扫描单元的第二类型扫描单元，所述第二类型扫描单元包括具有内置置位或复位电路系统中的至少一者的第二类型触发器，
其中所述至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。
2.如权利要求1所述的装置，其特征在于，所述第一类型扫描单元还包括耦合至所述第一类型触发器的复用器，而所述第二类型扫描单元还包括耦合至所述第二类型触发器的复用器。
3.如权利要求2所述的装置，其特征在于，所述第一状态是0而所述第二状态是1，并且所述第二类型触发器包括内置置位电路系统。
4.如权利要求3所述的装置，其特征在于，所述装置进一步包括被配置成异步复位所述至少一个扫描链的复位模块，其中为了异步复位所述至少一个扫描链，所述复位模块被配置为：
将所述第一状态输入至所述至少一个扫描链中的每一者；
启动时钟以贯穿各扫描单元记录所述第一状态直到所述至少一个扫描链中的每个触发器存储所述第一状态；
停止所述时钟；以及
在停止所述时钟之后，将所述第二状态置位至所述至少一个扫描链中的每个第二类型触发器中。
5.如权利要求1所述的装置，其特征在于，所述第一状态是1而所述第二状态是0，并且所述第二类型触发器包括内置复位电路系统。
6.如权利要求5所述的装置，其特征在于，所述装置进一步包括被配置成异步复位所述至少一个扫描链的复位模块，其中为了异步复位所述至少一个扫描链，所述复位模块被配置为：
将所述第一状态输入至所述至少一个扫描链中的每一者；
启动时钟以贯穿各扫描单元记录所述第一状态直到所述至少一个扫描链中的每个触发器存储所述第一状态；
停止所述时钟；以及
在停止所述时钟之后，复位所述至少一个扫描链中的每个第二类型触发器以存储所述第二状态。
7.一种包括至少一个扫描链的装置，所述至少一个扫描链中的每一者包括耦合在一起的多个扫描单元，其中所述至少一个扫描链中的每一扫描单元包括：
扫描单元的复位状态是第一状态时的第一类型扫描单元，所述第一类型扫描单元包括耦合至不具有内置置位和复位电路系统两者的触发器的复用器；以及
扫描单元的复位状态是第二状态时的不同于所述第一类型扫描单元的第二类型扫描单元，而所述第二类型扫描单元包括：
具有功能输入和扫描输入的复用器；
耦合至所述复用器的不具有内置置位和复位电路系统两者的触发器，所述触发器具有功能输出和扫描输出；
耦合至所述扫描输入的第一反相器；以及
耦合至所述扫描输出的第二反相器，
其中所述至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。
8.如权利要求7所述的装置，其特征在于，所述第一状态是0而所述第二状态是1。
9.如权利要求7所述的装置，其特征在于，所述第一状态是1而所述第二状态是0。
10.一种用于在包括至少一个扫描链的装置中执行异步复位的方法，所述方法包括：
将第一状态输入至所述至少一个扫描链中的每一者，所述至少一个扫描链中的每一者包括耦合在一起的多个扫描单元，所述至少一个扫描链中的每个扫描单元是第一类型扫描单元或第二类型扫描单元，所述第一类型扫描单元包括不具有内置置位和复位电路系统两者的第一类型触发器，所述第二类型扫描单元包括具有内置置位或复位电路系统中的至少一者的第二类型触发器，所述至少一个扫描链各自包括至少一个第一类型扫描单元和至少一个第二类型扫描单元；
启动时钟以贯穿所述第一类型扫描单元和所述第二类型扫描单元记录所述第一状态直到所述至少一个扫描链中的每个触发器存储所述第一状态或第二状态之一；以及
停止所述时钟。
11.如权利要求10所述的方法，其特征在于，所述第一类型扫描单元还包括耦合至所述第一类型触发器的复用器，而所述第二类型扫描单元还包括耦合至所述第二类型触发器的复用器。
12.如权利要求11所述的方法，其特征在于，所述时钟被启动以贯穿各扫描单元记录所述第一状态，直到所述至少一个扫描链中的每个触发器存储所述第一状态。
13.如权利要求12所述的方法，其特征在于，所述第一状态是0而所述第二状态是1，所述第二类型触发器包括内置置位电路系统，并且所述方法进一步包括在停止所述时钟之后将所述第二状态置位至所述至少一个扫描链中的每个第二类型触发器中。
14.如权利要求12所述的方法，其特征在于，所述第一状态是1而所述第二状态是0，所述第二类型触发器包括内置复位电路系统，并且所述方法进一步包括在停止所述时钟之后复位所述至少一个扫描链中的每个第二类型触发器以存储所述第二状态。
15.一种用于在包括至少一个扫描链的装置中执行异步复位的方法，所述方法包括：
将第一状态输入至所述至少一个扫描链中的每一者，所述至少一个扫描链中的每一者包括耦合在一起的多个扫描单元，所述至少一个扫描链中的每个扫描单元是第一类型扫描单元或第二类型扫描单元，所述至少一个扫描链各自包括至少一个第一类型扫描单元和至少一个第二类型扫描单元；
启动时钟以贯穿所述第一类型扫描单元和所述第二类型扫描单元记录所述第一状态直到所述至少一个扫描链中的每个触发器存储所述第一状态或第二状态之一；以及
停止所述时钟，
其中所述时钟被启动以贯穿各扫描单元记录所述第一状态直到每个第一类型扫描单元存储所述第一状态且每个第二类型扫描单元存储不同于所述第一状态的所述第二状态，并且其中所述第一类型扫描单元包括耦合至不具有内置置位和复位电路系统两者的触发器的复用器，并且所述第二类型扫描单元包括：
具有功能输入和扫描输入的复用器；
耦合至所述复用器的不具有内置置位和复位电路系统两者的触发器，所述触发器具有功能输出和扫描输出；
耦合至所述扫描输入的第一反相器，所述第一反相器用于将所述第一状态反相为第二状态以供输入至所述触发器；以及
耦合至所述扫描输出的第二反相器，所述第二反相器用于将来自所述触发器的输出上的第二状态反相为第一状态。
16.如权利要求15所述的方法，其特征在于，所述第一状态是0而所述第二状态是1。
17.如权利要求15所述的方法，其特征在于，所述第一状态是1而所述第二状态是0。
CN201580018964.1A 2014-04-11 2015-03-11 针对具有异步复位信号的扫描链的复位方案 Expired - Fee Related CN106164687B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/251,297 US9564877B2 (en) 2014-04-11 2014-04-11 Reset scheme for scan chains with asynchronous reset signals
US14/251,297 2014-04-11
PCT/US2015/020036 WO2015156949A1 (en) 2014-04-11 2015-03-11 Reset scheme for scan chains with asynchronous reset signals

Publications (2)

Publication Number Publication Date
CN106164687A CN106164687A (zh) 2016-11-23
CN106164687B true CN106164687B (zh) 2019-09-20

Family

ID=52780036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018964.1A Expired - Fee Related CN106164687B (zh) 2014-04-11 2015-03-11 针对具有异步复位信号的扫描链的复位方案

Country Status (7)

Country Link
US (1) US9564877B2 (zh)
EP (1) EP3129798B1 (zh)
JP (1) JP6178022B2 (zh)
KR (1) KR20160145000A (zh)
CN (1) CN106164687B (zh)
BR (1) BR112016023739A2 (zh)
WO (1) WO2015156949A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606182B2 (en) * 2014-06-16 2017-03-28 Samsung Electronics Co., Ltd. System on chip
EP3367114A1 (en) * 2017-02-24 2018-08-29 Commsolid GmbH Extended jtag controller and method for functional reset using the extended jtag controller
US10026498B1 (en) 2017-04-10 2018-07-17 International Business Machines Corporation Simultaneous scan chain initialization with disparate latches
US10990319B2 (en) 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
CN112585486A (zh) 2018-08-22 2021-03-30 康姆索利德有限责任公司 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
CN112684327B (zh) * 2020-11-30 2023-09-05 海光信息技术股份有限公司 扫描链及其设计方法和基于扫描链的串行扫描复位方法
US20230299754A1 (en) * 2022-03-16 2023-09-21 Micron Technology, Inc. Asyncronous resetting integrated circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
EP1939641A1 (en) * 2006-12-22 2008-07-02 STMicroelectronics S.r.l. "Improved scan chain architecture for increased diagnostic capability in digital electronic devices"
CN101663648A (zh) * 2007-02-12 2010-03-03 明导公司 低功耗扫描测试技术及装置
CN102495360A (zh) * 2011-12-16 2012-06-13 浙江大学 一种安全扫描寄存器、安全扫描链及其扫描方法
CN102495356A (zh) * 2011-11-30 2012-06-13 福州大学 扫描链异步复位寄存器复位端口处理方法
CN102970013A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN103023467A (zh) * 2012-11-28 2013-04-03 中国人民解放军国防科学技术大学 基于扫描方式的寄存器复位方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774477A (en) * 1995-12-22 1998-06-30 Lucent Technologies Inc. Method and apparatus for pseudorandom boundary-scan testing
US5754455A (en) 1996-04-10 1998-05-19 Motorola, Inc. Method and apparatus for setting a bit-serial filter to an all-zero state
US5793315A (en) 1996-05-31 1998-08-11 Motorola, Inc. Bit-serial digital expandor
US5881067A (en) 1997-01-28 1999-03-09 Sun Microsystems, Inc. Flip-flop design and technique for scan chain diagnosis
US6519724B1 (en) * 1999-03-22 2003-02-11 Koninklijke Philips Electronics N.V. Communication systems, circuits, circuit systems and methods of operating a circuit
JP3851782B2 (ja) 2001-03-07 2006-11-29 株式会社東芝 半導体集積回路及びそのテスト方法
JP3531635B2 (ja) * 2001-10-22 2004-05-31 松下電器産業株式会社 半導体集積回路装置
JP2004170244A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 組み込み自己検査回路
US7032148B2 (en) * 2003-07-07 2006-04-18 Syntest Technologies, Inc. Mask network design for scan-based integrated circuits
JP2007040921A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd スキャンチェーンにおける故障位置特定方法
JP2007233842A (ja) 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd リセット動作検証回路の生成方法
JP2011247594A (ja) * 2010-05-21 2011-12-08 Renesas Electronics Corp スキャンテスト装置及びスキャンテスト方法
US9304580B2 (en) * 2010-08-05 2016-04-05 Freescale Semiconductor, Inc. Electronic circuit and method for state retention power gating
CN102340304B (zh) 2011-08-31 2013-05-01 北京时代民芯科技有限公司 一种tap接口优化电路
JP2014006109A (ja) * 2012-06-22 2014-01-16 Fujitsu Semiconductor Ltd 故障診断回路、集積回路装置及び故障診断方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
EP1939641A1 (en) * 2006-12-22 2008-07-02 STMicroelectronics S.r.l. "Improved scan chain architecture for increased diagnostic capability in digital electronic devices"
CN101663648A (zh) * 2007-02-12 2010-03-03 明导公司 低功耗扫描测试技术及装置
CN102495356A (zh) * 2011-11-30 2012-06-13 福州大学 扫描链异步复位寄存器复位端口处理方法
CN102495360A (zh) * 2011-12-16 2012-06-13 浙江大学 一种安全扫描寄存器、安全扫描链及其扫描方法
CN102970013A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN103023467A (zh) * 2012-11-28 2013-04-03 中国人民解放军国防科学技术大学 基于扫描方式的寄存器复位方法及装置

Also Published As

Publication number Publication date
BR112016023739A2 (pt) 2017-08-15
EP3129798B1 (en) 2020-03-11
WO2015156949A1 (en) 2015-10-15
JP6178022B2 (ja) 2017-08-09
JP2017514222A (ja) 2017-06-01
US9564877B2 (en) 2017-02-07
CN106164687A (zh) 2016-11-23
EP3129798A1 (en) 2017-02-15
KR20160145000A (ko) 2016-12-19
US20150295560A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
CN106164687B (zh) 针对具有异步复位信号的扫描链的复位方案
CN103576082B (zh) 低功率扫描触发器单元
TWI317208B (en) Method and/or apparatus for generating a write gated clock signal
CN101515020B (zh) 一种fpga逻辑资源的内建自测试方法
CN105445653B (zh) 具有低功耗扫描触发器的集成电路
JP2009540302A5 (zh)
JP2004515938A (ja) 回路内の状態情報を非同期的に制御する方法および装置
CN107515662A (zh) 一种面向键控类应用的mcu芯片中低功耗管理方法
JP2004529318A (ja) 非同期リセット回路試験
CN105247377B (zh) 用于触发器盘区域和功率优化的电路和布局技术
CN110007217A (zh) 一种低功耗边界扫描测试方法
CN106843436A (zh) 一种复位控制模块及复位方法
US8487672B2 (en) Clock supply apparatus
Oruganti et al. Design of a power efficient SPI interface
JP2002340986A (ja) 半導体集積回路、および半導体集積回路の故障検出方法
EP1367404A2 (en) Scan-path flip-flop circuit for integrated circuit memory
CN101149763B (zh) 猝发模式异步控制电路设计方法
US11262403B2 (en) Semiconductor device
CN104142442B (zh) 具极低功耗的三态输入检测电路及其输入状态检测方法
JP5029161B2 (ja) 半導体集積装置
CN110232278A (zh) 基于复合型环形振荡器的降频分时a2木马检测方法及装置
JPH0227597A (ja) 双方向シフトレジスタ
TW526412B (en) Communication LSI device which can be automatically tested
JP2748069B2 (ja) フリップフロップ回路
TWI250454B (en) Method of using scan chains and boundary scan for power saving

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190920