CN106161871A - 同步信号处理方法及装置 - Google Patents

Abstract

本申请公开了一种同步信号处理方法及装置，所述方法包括：获取并行数据信号中的行场同步标记数据，将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。实施本申请。可使水平同步信号、垂直同步信号和数据使能信号替代接口芯片输出的行场同步信号，因此并行数据信号所对应的行场同步信号不存在抖动、行场偏移等问题，基于所对应的行场同步信号在播放端播放并行数据信号中的视频信号，可避免视频图像出现偏移抖动，进而可提高视频播放质量。

Description

同步信号处理方法及装置

技术领域

本申请涉及信号处理技术领域，尤其涉及同步信号处理方法及装置。

背景技术

SDI(Serial Digital Interface)接口即数字串行接口，是现阶段的一种通用数字接口，在很大程度上已经取代了模拟视频接口。在某些场景中需要通过接口芯片将SDI接口输出的串行视频信号转换为并行数据信号、时钟信号和行场同步信号，然后输出转换所得的并行数据信号、时钟信号和行场同步信号给对应的视频播放端播放。

但是，接口芯片输出的行场同步信号存在抖动、行场偏移等问题，因此播放端播放的视频图像会出现偏移抖动，导致视频播放质量较差，会降低用户观看体验。

发明内容

本申请提供同步信号处理方法及装置，以解决现有技术中接收视频信号的接口芯片转化输出的行场同步信号存在抖动、行场偏移的问题。

根据本申请实施例的第一方面，提供一种同步信号处理方法，包括以下步骤：

获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息；

将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；

将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

在一个实施例中，所述获取并行数据信号中的行场同步标记数据，包括：

接收所述接口芯片输出的并行数据信号和时钟信号；

对接收的并行数据信号和时钟信号进行先入先出式缓存；

读取缓存的时钟信号和并行数据信号；

对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据；

查询所述采样数据中定时基准信号的三个固定前缀；

提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

在一个实施例中，所述将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号，包括：

基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

在一个实施例中，所述基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号，包括：

在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号；

在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号；

对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

在一个实施例中，所述将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号，包括：

将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。

根据本申请实施例的第二方面，提供一种同步信号处理装置，包括：

标记数据获取模块，用于获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息；

同步信号转换模块，用于将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；

同步信号确定模块，用于将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

在一个实施例中，所述标记数据获取模块包括：

信号接收模块，用于接收所述接口芯片输出的并行数据信号和时钟信号；

信号缓存模块，用于对接收的并行数据信号和时钟信号进行先入先出式缓存；

信号读取模块，用于读取缓存的时钟信号和并行数据信号；

数据采样模块，用于对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据；

前缀查询模块，用于查询所述采样数据中定时基准信号的三个固定前缀；

数据提取模块，用于提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

在一个实施例中，所述同步信号转换模块包括：

同步信号转换子模块，用于基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

在一个实施例中，所述同步信号转换子模块包括：

第一子模块，用于在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号；

第二子模块，用于在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号；

第三子模块，用于对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

在一个实施例中，所述同步信号确定模块包括：

同步信号发送模块，用于将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。

本申请实施例的同步信号处理方法及装置，获取并行数据信号中的行场同步标记数据，将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。使水平同步信号、垂直同步信号和数据使能信号替代接口芯片输出的行场同步信号，因此并行数据信号所对应的行场同步信号不存在抖动、行场偏移等问题，基于所对应的行场同步信号在播放端播放并行数据信号中的视频信号，可避免视频图像出现偏移抖动，进而可提高视频播放质量。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1是本申请实施例实现同步信号处理的一个应用场景示意图；

图2A是本申请同步信号处理方法的一个实施例流程图；

图2B是本申请同步信号处理方法中并行数据信号的数据结构图；

图2C是本申请同步信号处理方法中数据使能信号与水平同步信号的第一时序图；

图2D是本申请同步信号处理方法中数据使能信号、垂直同步信号与水平同步信号的第二时序图；

图3是本申请同步信号处理装置所在终端的一种硬件结构图；

图4是本申请同步信号处理装置的一个实施例框图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

请参阅图1，图1是本申请实施例实现同步信号处理的一个应用场景示意图。

图1所示应用场景示意图，包括信号源11、接口芯片12和信号接收端13，信号源11输出多媒体信号(如SDI格式的多媒体信号)，通过传输电缆等传输介质输出多媒体信号给接口芯片12，接口芯片12将多媒体信号转换为并行数据信号YCbCr、时钟信号PCLK和行场同步信号，然后输出转换所得的并行数据信号YCbCr、时钟信号PCLK和行场同步信号到信号接收端13。其中，接口芯片12可以是SDI接口芯片等，信号接收端13可以是信号播放设备、信号传输设备等，信号传输设备可将多媒体信号传输到信号播放设备的。在某些应用场景中，接口芯片12可装设于信号接收端13内。

本申请的同步信号处理方法，可应用于信号接收端13或连接于接口芯片12与信号接收端13之间的信号处理设备，从接口芯片12输出的并行数据信号中获取行场同步标记数据，将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号，并将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。可使水平同步信号、垂直同步信号和数据使能信号替代接口芯片12输出的行场同步信号，进而使得并行数据信号所对应的行场同步信号不存在抖动、行场偏移等问题，因此，信号播放设备基于所对应的行场同步信号播放并行数据信号中的视频信号，可避免视频图像出现偏移抖动，提高视频播放质量。下面将结合附图1对本申请实施例进行详细描述。

参见图2A，图2A是本申请同步信号处理方法的一个实施例流程图，包括以下步骤201-203：

步骤201：获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息。

本申请实施例中，所述并行数据信号由附图1中所示的接口芯片12转换所得，其数据结构如附图2B所示，包括有效视频信号、数字消隐信号、定时基准信号(EAV与SAV)和辅助数据信号，其中SAV是有效视频起始标志，位于每个有效行起始处，EAV是有效视频结束标志，位于每个有效行的结束处；SAV和EAV分别由四个字组成，格式为3FF 000 000XYZ(数值以16进制表示)，而前三个字3FF 000 000为固定前缀，用作定时基准，最后一个字XYZ为行场同步标记数据，包括场识别信息、场消隐信息和行消隐信息。在其他例子中，可以8进制等表示SAV和EAV。

由图2B可知，获取并行数据信号中的行场同步标记数据，可以先定位定时基准信号，然后从定时基准信号内提取出所述行场同步标记数据，在一个可选实现方式中，可通过以下步骤获取并行数据信号中的行场同步标记数据：

接收所述接口芯片输出的并行数据信号和时钟信号。

对接收的并行数据信号和时钟信号进行先入先出式缓存。

读取缓存的时钟信号和并行数据信号。

对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据。

查询所述采样数据中定时基准信号的三个固定前缀。

提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

实际应用时，可通过可编程器件(如现场可编程门阵列或复杂可编程逻辑器件)接收所述接口芯片输出的并行数据信号和时钟信号，然后通过可编程器件内的FIFO(FirstIn First Out，先进先出)存储器对接收的并行数据信号和时钟信号进行先入先出式缓存，再通过可编程器件内的比较器读取缓存的时钟信号和并行数据信号，对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据，再通过可编程器件内的解析器查询所述采样数据中定时基准信号的三个固定前缀，提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。其中，FIFO存储器的存储深度可为8。通过可编程器件获得行场同步标记数据，可提高同步信号处理效率、降低同步信号处理成本和功耗。

步骤202：将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号。

在本申请实施例中，对于符合SMPTE标准、CEA-861D标准或兼容标准的并行数据信号，可将行场同步标记数据中的行消隐信息和场消隐信息转换为水平同步信号、垂直同步信号和数据使能信号；对于符合BT-1120标准的并行数据信号，可将行场同步标记数据中的行消隐信息、场消隐信息和场识别信息转换为水平同步信号、帧同步信号、垂直同步信号和数据使能信号，并确定水平同步信号、帧同步信号、垂直同步信号和数据使能信号为并行数据信号对应的同步信号。

对于符合SMPTE标准或兼容标准的并行数据信号，在一个可选实现方式中，所述将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号，包括：

基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

其中，对所述时钟信号脉冲进行计数时，可通过设置在上述可编程器件内的计数器对时钟信号的脉冲进行计数。

在一个例子中，所述基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号，包括：

在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号。

在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号。

对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

在某个例子中，并行数据信号是符合SMPTE标准的1080P60或1080P59.94格式的信号，所述行场同步标记数据中的行消隐信息对应的H信号高电平的时候表示第一使能信号高电平，低电平的时候表示第一使能信号低电平，如图2C所示第一使能信号与H信号一致。因此，可在H信号的低电平的时候对时钟信号(PCLK)进行计数，每一个PCLK脉冲表示就会有一组并行数据信号，到图2C所示的第88个PCLK脉冲的时候就把水平同步信号(HSYNC)设置为高电平，计数还在继续，在经过44个PCLK脉冲的时候把HSYNC设置为低电平，这样每次接收到一组并行数据信号，都在H信号的低电平的时候开始计数，循环下去就生成了HSYNC。

所述行场同步标记数据中的场消隐信息对应的V信号高电平的时候表示第二使能信号高电平，低电平的时候表示第二使能信号低电平，如图2D所示第二使能信号与H信号一致。因此，可在V信号的低电平的时候对HSYNC进行计数，每一个HSYNC脉冲表示就会有一行视频像素数据，到图2D所示的第1125个HSYNC脉冲的时候就把垂直同步信号(VSYNC)设置为高电平，计数还在继续，在经过5个HSYNC脉冲的时候把VSYNC设置为低电平，这样每次接收到一组并行数据信号，都在V信号的低电平的时候开始计数，循环下去就生成了VSYNC。

参阅图2C和图2D可知，两幅图中的数据使能信号(Data Enable)不同，一个是行消隐信息对应的第一使能信号，另一个是场消隐信息对应的第二使能信号。最终需要生成的数据使能信号需要将这个两个使能信号进行逻辑“与”操作(当两个使能信号同时为高电平的时候才能是高电平)。这个两个不同的使能信号分别与所述行场同步标记数据中的H信号和V信号一致。

并行数据信号所满足的数据标准不同，把水平同步信号(HSYNC)设置为高电平时所计数的PCLK脉冲数量不同，把垂直同步信号(VSYNC)设置为高电平时所计数的HSYNC脉冲数量也不同，可由接口芯片识别输入其内的多媒体信号的视频格式判定其满足的数据标准。接口芯片再通过MCU，由I2C或者SPI通信协议写入一个标准标识(用于表示识别的数据标准)，通知可编程器件并行数据信号满足的数据标准可编程器件根据该标准标识更改计数器参数进行计数，生成相应的同步信号。

步骤203：将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

本申请实施例中，将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号后，可用水平同步信号、垂直同步信号和数据使能信号替代接口芯片输出的行场同步信号，进而使得并行数据信号所对应的行场同步信号不存在抖动、行场偏移等问题。

将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号的操作，可将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。其中，信号接收端可以是信号播放设备或信号传输设备，信号播放设备基于所对应的行场同步信号播放并行数据信号中的视频信号，可避免视频图像出现偏移抖动，提高视频播放质量。

与前述同步信号处理方法的实施例相对应，本申请还提供了同步信号处理装置的实施例。

本申请同步信号处理装置的实施例可以应用在终端上。装置实施例可以通过软件实现，也可以通过硬件或者软硬件结合的方式实现。以软件实现为例，作为一个逻辑意义上的装置，是通过其所在终端的处理器将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。从硬件层面而言，如图3所示，为本申请同步信号处理装置所在终端的一种硬件结构图，除了图3所示的处理器310、网络接口320、内存330、以及非易失性存储器340之外，实施例中装置所在的终端通常根据该终端的实际功能，还可以包括其他硬件，对此不再赘述。

其中，上述处理器310被配置为：获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息；将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

参见图4，图4是本申请同步信号处理装置的一个实施例框图，该装置可包括：标记数据获取模块410、同步信号转换模块420和同步信号确定模块430。

其中，标记数据获取模块410，用于获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息。

同步信号转换模块420，用于将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号。

同步信号确定模块430，用于将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

在一个可选的实现方式中，标记数据获取模块410可以包括(图4中未示出)：

信号接收模块，用于接收所述接口芯片输出的并行数据信号和时钟信号。

信号缓存模块，用于对接收的并行数据信号和时钟信号进行先入先出式缓存。

信号读取模块，用于读取缓存的时钟信号和并行数据信号。

数据采样模块，用于对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据。

前缀查询模块，用于查询所述采样数据中定时基准信号的三个固定前缀。

数据提取模块，用于提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

在另一个可选的实现方式中，同步信号转换模块420可以包括(图4中未示出)：

同步信号转换子模块，用于基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

在另一个可选的实现方式中，同步信号转换子模块可以包括(图4中未示出)：

第一子模块，用于在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号。

第二子模块，用于在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号。

第三子模块，用于对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

在另一个可选的实现方式中，同步信号确定模块430可以包括(图4中未示出)：

同步信号发送模块，用于将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种同步信号处理方法，其特征在于，包括以下步骤：

获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息；

将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；

将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

2.根据权利要求1所述的方法，其特征在于，所述获取并行数据信号中的行场同步标记数据，包括：

接收所述接口芯片输出的并行数据信号和时钟信号；

对接收的并行数据信号和时钟信号进行先入先出式缓存；

读取缓存的时钟信号和并行数据信号；

对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据；

查询所述采样数据中定时基准信号的三个固定前缀；

提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

3.根据权利要求2所述的方法，其特征在于，所述将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号，包括：

基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

4.根据权利要求3所述的方法，其特征在于，所述基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号，包括：

在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号；

在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号；

对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

5.根据权利要求1至4中任一项所述的方法，其特征在于，所述将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号，包括：

将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。

6.一种同步信号处理装置，其特征在于，包括：

标记数据获取模块，用于获取并行数据信号中的行场同步标记数据，所述并行数据信号由接口芯片输出，所述行场同步标记数据包括场识别信息、场消隐信息和行消隐信息；

同步信号转换模块，用于将所述行场同步标记数据转换为水平同步信号、垂直同步信号和数据使能信号；

同步信号确定模块，用于将水平同步信号、垂直同步信号和数据使能信号确定为所述并行数据信号对应的行场同步信号。

7.根据权利要求6所述的装置，其特征在于，所述标记数据获取模块包括：

信号接收模块，用于接收所述接口芯片输出的并行数据信号和时钟信号；

信号缓存模块，用于对接收的并行数据信号和时钟信号进行先入先出式缓存；

信号读取模块，用于读取缓存的时钟信号和并行数据信号；

数据采样模块，用于对应所述时钟信号的上升沿对所述并行数据信号进行采样，生成采样数据；

前缀查询模块，用于查询所述采样数据中定时基准信号的三个固定前缀；

数据提取模块，用于提取所述采样数据中位于三个固定前缀之后的一个字节的数据为行场同步标记数据。

8.根据权利要求7所述的装置，其特征在于，所述同步信号转换模块包括：

同步信号转换子模块，用于基于所述行场同步标记数据对所述时钟信号进行计数，根据计数结果生成水平同步信号、垂直同步信号和数据使能信号。

9.根据权利要求8所述的装置，其特征在于，所述同步信号转换子模块包括：

第一子模块，用于在所述行场同步标记数据中的行消隐信息标识低电平时，对所述时钟信号进行计数，根据计数结果生成水平同步信号；

第二子模块，用于在所述行场同步标记数据中的场消隐信息标识低电平时，对所述水平同步信号进行计数，根据计数结果生成垂直同步信号；

第三子模块，用于对所述场消隐信息和所述行消隐信息进行逻辑与操作，生成数据使能信号。

10.根据权利要求6至9中任一项所述的装置，其特征在于，所述同步信号确定模块包括：

同步信号发送模块，用于将水平同步信号、垂直同步信号和数据使能信号作为所述并行数据信号的行场同步信号，向信号接收端发送。