CN107396023B - 数据行消隐区的处理方法以及装置 - Google Patents

Abstract

本发明提供了一种数据行消隐区的处理方法以及装置，该方法包括：处理模块获取模数转换器输出的所述数据并进行解析，得到包括有效信号以及实际行消隐区长度的解析信号，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。运用该方法能解决模数转换器对输入的多路模拟视频信号进行处理后，输出的数字视频信号的行消隐区长度一直跳变，导致后端编码芯片无法编码或者编码不正确出现亮条纹的问题。

Description

数据行消隐区的处理方法以及装置

技术领域

本发明涉及数据处理领域，具体而言，涉及一种数据行消隐区的处理方法以及装置。

背景技术

能同时处理多路模拟视频信息号的AD(模数转换器)芯片的处理时钟由其内部的晶振决定，是一个固定值。模数转换器芯片在对多路模拟视频信号进行处理时，由于模拟视频信号的自带时钟信号与模数转换器芯片的处理时钟信号不一致，常常会导致模数转换器芯片输出得到的数字视频信号的行消隐区长度一直跳变，从而导致后端编码芯片无法编码或者编码不正确出现亮条纹。

发明内容

有鉴于此，本发明实施例的目的在于提供一种数据行消隐区的处理方法以及装置，以解决模数转换器对输入的非标准模拟视频信号进行处理后，输出的数字视频信号的行消隐区长度一直跳变，导致后端编码芯片无法编码或者编码不正确出现亮条纹的问题。

第一方面，本发明实施例提供了一种数据行消隐区的处理方法，所述方法包括：处理模块获取模数转换器输出的数据；解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号；判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

第二方面，本发明实施例提供了一种数据行消隐区的处理装置，所述装置包括：获取单元，用于获取模有效信号以及实际行消隐区长度的解析信号；判断单元，用于判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配；判断执行单元，用于所述判断单元判断否时，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

与现有技术相比，本发明各实施例提出的数据行消隐区的处理方法以及装置的有益效果是：处理模块获取并解析模数转换器输出的数据，得到包括有效信号以及实际行消隐区长度的解析信号，通过将所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度进行比对，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否一致，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，保证了从出来模块输出的数据的行消隐区长度在输入后端编码芯片前达到标准的长度，避免后端编码芯片无法编码或者编码不正确出现亮条纹的现象。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的处理模块的结构框图；

图2为本发明第一实施例提供的数据行消隐区的处理方法的流程图；

图3为本发明第一实施例提供的数据行消隐区的处理方法中一种有效信号的调整示意图；

图4为本发明第一实施例提供的数据行消隐区的处理方法中另一种有效信号的调整示意图；

图5为本发明第一实施例提供的数据行消隐区的处理方法中数据的时序图；

图6为本发明第二实施例提供的数据行消隐区的处理装置的结构框图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，是所述处理模块100的方框示意图。所述处理模块100可以是Horizontal blanking protect模块，用于获取AD芯片输出的数字信号，并对数字信号进行处理，将处理后的信号输出到后端编码模块。其中，所述处理模块100可以包括：数据行消隐区的处理装置、存储器110、存储控制器120、处理器130、外设接口140。

所述存储器110、存储控制器120、处理器130、外设接口140各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。所述数据行消隐区的处理装置包括至少一个可以软件或固件(firmware)的形式存储于所述存储器110中或固化在客户端设备的操作系统(operatingsystem，OS)中的软件功能模块。所述处理器130用于执行存储器110中存储的可执行模块，例如所述数据行消隐区的处理装置包括的软件功能模块或计算机程序。

其中，存储器110可以是，但不限于，随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。其中，存储器110用于存储程序，所述处理器130在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流程定义的处理模块100所执行的方法可以应用于处理器130中，或者由处理器130实现。

处理器130可能是一种集成电路芯片，具有信号的处理能力。上述的处理器130可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述外设接口140将各种输入/输出装置耦合至处理器130以及存储器110。在一些实施例中，外设接口140，处理器130以及存储控制器120可以在单个芯片中实现。在其他一些实例中，他们可以分别由独立的芯片实现。

第一实施例

请参照图2，图2是本发明第一实施例提供的一种数据行消隐区的处理方法的流程图，所述方法应用于处理模块。下面将对图2所示的流程进行详细阐述，所述方法包括：

步骤S110：处理模块获取模数转换器输出的所述数据。

其中，所述数据可以为多路模拟视频信号，该信号在由AD进行模数转换时，得到的数字视频信号的行消隐区的长度可能会随着AD芯片的转换而一直产生跳变。

步骤S120：解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号。

请查看图3，图3示出了处理模块获取并解析后的解析信号的时序图的局部图。图中，CLOCK是时钟信号；video vld是行消隐区有效信号，高电平有效；video data是视频数据；H blanking是行消隐区指示，高电平有效。

处理模块可以根据所述解析信号所包括的有效信号、行消隐区指示以及CLOCK是时钟信号得到所述数据的实际行消隐区长度。进一步地，在数据的时序图中，行消隐区指示为高电平且有效信号为高电平的区域所对应的时钟信号周期个数即为所述数据的实际行消隐区长度。

步骤S130：判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配。

其中，所述标准行消隐区长度可以由处理模块获取模数转换器输出的所述数据时获取。模数转换器中的寄存器可以检测输入数据的分辨率，所述处理模块读取所述寄存器，得到与所述数据对应的分辨率信息，再将预先保存的与所述分辨率信息匹配的预存标准行消隐区长度作为与所述数据对应的标准行消隐区长度，从而获取到标准行消隐区长度，并将所述准行消隐区长度输出给所述处理模块。值得指出的是，每一种分辨率的视频数据的标准行消隐区的长度固定，例如分辨率分别为720x576i的视频数据的标准行消隐区长度为288个时钟周期，分辨率分别为720x480i的视频数据的标准行消隐区长度为276个时钟周期。

处理模块可以将所述数据的实际行消隐区长度与标准行消隐区长度进行匹配，判断两者是否一致。

步骤S140：若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

若否，说明模数转换器输出的所述数据的行消隐区长度发生了跳变。所述处理模块可以调整所述有效信号，使得所述实际行消隐区长度发生改变。

进一步地，所述处理模块可以将所述实际行消隐区长度与所述标准行消隐区长度进行做差，得到差值；基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度一致。

更进一步地，请参看图4，若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度多第一数值，例如分辨率为720x576i的视频数据的标准行消隐区长度为288个时钟周期，实际获取到的实际行消隐区长度为290个时钟周期，实际行消隐区长度比所述标准行消隐区长度多2个周期。所述处理模块可以在实际行消隐区与有效信号同时为高电平的区域中，将有效信号中的2个周期长度所对应的高电平拉低。由于有效信号的高电平有效，因此，在原来的基础上，重新确定的实际行消隐区长度响应地减少2个周期长度，即从290个周期长度变为288个周期长度，与所述标准行消隐区长度匹配。

更进一步地，请参看图5，若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度少第一数值，例如分辨率为720x576i的视频数据的标准行消隐区长度为288个时钟周期，实际获取到的实际行消隐区长度为286个时钟周期，实际行消隐区长度比所述标准行消隐区长度少2个周期。所述处理模块可以在实际行消隐区为高电平且有效信号为低电平的区域中，将有效信号中的2个周期长度所对应的低电平拉高。由于有效信号的高电平有效，因此，在原来的基础上，重新确定的实际行消隐区长度响应地增加2个周期长度，即从286个周期长度变为288个周期长度，与所述标准行消隐区长度匹配。

其中，所述处理模块可以通过将改变所述有效信号的电平值，实现所述有效信号的电平的拉低或者拉高。例如置1为高电平，置0为低电平。

本发明第一实施例提供的一种数据行消隐区的处理方法，处理模块获取并解析模数转换器输出的数据，得到包括有效信号以及实际行消隐区长度的解析信号，通过将所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度进行比对，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否一致，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，保证了从出来模块输出的数据的行消隐区长度在输入后端编码芯片前达到标准的长度，避免后端编码芯片无法编码或者编码不正确出现亮条纹的现象。

第二实施例

请参照图6，图6是本发明第二实施例提供的一种数据行消隐区的处理装置400的结构框图。下面将对图6所示的结构框图进行阐述，所示装置包括：

获取单元410，用于获取模数转换器输出的数据；

解析模块420，用于解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号；

判断单元430，用于判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配；

判断执行单元440，用于所述判断单元判断否时，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

其中，所述判断执行单元440可以包括：

计算子单元441，用于获取所述实际行消隐区长度与所述标准行消隐区长度的差值；

执行子单元442，用于基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

作为一种实施方式，所述执行子单元442，用于若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度多第一数值，所述处理器将所述实际行消隐区长度对应的第一数值个处于高电平的所述有效信号的电平拉低，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

作为另一种实施方式，所述执行子单元442，用于若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度少第一数值，所述处理器将所述实际行消隐区长度对应的第一数值个处于低电平的所述有效信号的电平拉高，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

本实施例对数据行消隐区的处理的装置400的各功能模块实现各自功能的过程，请参见上述图1至图3所示实施例中描述的内容，此处不再赘述。

综上所述，本发明实施例提出的数据行消隐区的处理方法以及装置，处理模块获取并解析模数转换器输出的数据，得到包括有效信号以及实际行消隐区长度的解析信号，通过将所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度进行比对，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否一致，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，保证了从出来模块输出的数据的行消隐区长度在输入后端编码芯片前达到标准的长度，避免后端编码芯片无法编码或者编码不正确出现亮条纹的现象。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种数据行消隐区的处理方法，其特征在于，所述方法包括：

处理模块获取模数转换器输出的数据；

解析所述数据，得到解析信号以及与所述解析信号对应的实际行消隐区长度，所述解析信号包括行消隐区指示、时钟信号以及表征行消隐区数据有效性的有效信号，在所述解析信号中，所述行消隐区指示为高电平且所述有效信号为高电平的区域所对应的所述时钟信号的周期个数为所述实际行消隐区长度；

判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，其中，所述标准行消隐区长度由所述处理模块根据所述数据的分辨率以及预先保存的预存标准行消隐区长度匹配结果得到，所述分辨率由所述处理模块读取所述模数转换器的寄存器得到；

若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

2.根据权利要求1所述的方法，其特征在于，所述调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：

所述处理模块获取所述实际行消隐区长度与所述标准行消隐区长度的差值；

基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

3.根据权利要求2所述的方法，其特征在于，所述基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：

若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度多第一数值，所述处理模块将所述实际行消隐区长度对应的第一数值个处于高电平的所述有效信号的电平拉低，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

4.根据权利要求2所述的方法，其特征在于，所述基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：

若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度少第一数值，所述处理模块将所述实际行消隐区长度对应的第一数值个处于低电平的所述有效信号的电平拉高，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

5.根据权利要求3或者4所述的方法，其特征在于，所述处理模块通过将改变所述有效信号的电平值，实现所述有效信号的电平的拉低或者拉高。

6.根据权利要求1所述的方法，其特征在于，所述预先获取的与所述数据对应的标准行消隐区长度，由所述处理模块读取所述模数转换器内部的寄存器，得到与所述数据对应的分辨率信息，再将预先保存的与所述分辨率信息匹配的预存标准行消隐区长度作为与所述数据对应的标准行消隐区长度。

7.一种数据行消隐区的处理装置，其特征在于，所述装置包括：

获取单元，用于获取模数转换器输出的数据；

解析模块，用于解析所述数据，得到解析信号以及与所述解析信号对应的实际行消隐区长度，所述解析信号包括行消隐区指示、时钟信号以及表征行消隐区数据有效性的有效信号，在所述解析信号中，所述行消隐区指示为高电平且所述有效信号为高电平的区域所对应的所述时钟信号的周期个数为所述实际行消隐区长度；

判断单元，用于判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，其中，所述标准行消隐区长度由所述处理模块根据所述数据的分辨率以及预先保存的预存标准行消隐区长度匹配结果得到，所述分辨率由所述处理模块读取所述模数转换器的寄存器得到；

判断执行单元，用于所述判断单元判断否时，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

8.根据权利要求7所述的装置，其特征在于，所述判断执行单元包括：

计算子单元，用于获取所述实际行消隐区长度与所述标准行消隐区长度的差值；

执行子单元，用于基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

9.根据权利要求8所述的装置，其特征在于，所述执行子单元，用于若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度多第一数值，将所述实际行消隐区长度对应的第一数值个处于高电平的所述有效信号的电平拉低，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

10.根据权利要求8所述的装置，其特征在于，所述执行子单元，用于若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度少第一数值，将所述实际行消隐区长度对应的第一数值个处于低电平的所述有效信号的电平拉高，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。