CN106158597B - 形成用于半导体元件目标图案的方法及图案化基板的方法 - Google Patents

形成用于半导体元件目标图案的方法及图案化基板的方法 Download PDF

Info

Publication number
CN106158597B
CN106158597B CN201510860885.7A CN201510860885A CN106158597B CN 106158597 B CN106158597 B CN 106158597B CN 201510860885 A CN201510860885 A CN 201510860885A CN 106158597 B CN106158597 B CN 106158597B
Authority
CN
China
Prior art keywords
layer
copolymer
substrate
pattern
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510860885.7A
Other languages
English (en)
Other versions
CN106158597A (zh
Inventor
曾晋沅
洪继正
陈俊光
罗冠昕
刘如淦
高蔡胜
林纬良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106158597A publication Critical patent/CN106158597A/zh
Application granted granted Critical
Publication of CN106158597B publication Critical patent/CN106158597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0645—Block copolymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明揭示的内容为使用多重定向自组装(directed self‑assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。

Description

形成用于半导体元件目标图案的方法及图案化基板的方法
技术领域
本发明涉及形成用于半导体元件的目标图案的方法及图案化基板的方法。
背景技术
半导体集成电路(integrated circuit，IC)工业已经历指数增长。IC材料及设计中的技术进步已产生多代IC，其中各代IC具有比上代更小及更复杂的电路。基本上，在IC演变过程中的功能密度(亦即，单位芯片面积互连元件的数目)已经增加，同时几何尺寸(亦即，可使用制造工艺形成的最小元件(或接线))已经缩减。此比例缩小的过程基本上是通过增加生产效率及降低有关成本来提供益处，但是，这样的比例缩小亦增加了处理及制造IC的复杂度。
例如，当光学微影技术(optical lithography)接近其工艺及经济极限时，出现一种定向自组装(DSA)工艺作为用于图案化密集特征的潜在候选工艺。当遇到目前制造的限制时，DSA工艺可利用材料(诸如嵌段共聚物)的自组装性质以达到纳米尺度尺寸。典型的DSA工艺需要一导引图案来「导引」自组装工艺。导引图案的均匀性及精确性大大地影响自组装聚合物特征的品质以及最终的图案密度。因此，需要具有精确的临界尺寸(criticaldimension，CD)的导引图案。
发明内容
本发明的一态样为一种形成用于一半导体元件的一目标图案的方法，方法包含：接收一基板；通过执行包括一第一定向自组装工艺的一工艺在基板上形成一导引图案，其中第一DSA工艺导致在基板上形成一第一共聚物层，第一共聚物层包括一第一成分聚合物及一第二成分聚合物，且导引图案对应于第一成分聚合物；以及使用导引图案在基板上执行一第二DSA工艺。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
搭配相对应的图示阅读下列详细的叙述，可以更清晰地了解本揭示案，应该注意的是，根据在工业中的标准惯例，多种特征并不会依实际的尺寸来绘制，事实上，为了更清楚地进行讨论，多种特征的尺寸可能被任意的增大或缩小。
图1绘示根据本揭示案的多个态样制造半导体元件的方法的流程图；
图2A及图2B绘示根据图1的方法的实施例制造半导体元件的方法的流程图；
图3A至图3M为根据一些实施例，根据图2A及图2B的方法形成半导体元件的剖视图；
图4A及图4B绘示根据图1的方法的另一实施例制造半导体元件的方法的流程图；
图5A至图5J为根据一些实施例，根据图4A及图4B的方法形成半导体元件的剖视图；
图6A及图6B绘示根据图1的方法的实施例制造半导体元件的方法的流程图；以及
图7A至图7H为根据一些实施例，根据图6A及图6B的方法形成半导体元件的透视图。
其中，附图标记
100：方法
102、104、106、108、110：操作
200：方法
202、204、206、208、210、212、214、216、218、220、222：操作
300：元件
302：基板
304：层
306：层
306'：经图案化的层
308：层
310：层
310'：经图案化的层
312：层
312'：光阻层
313：沟道
314：共聚物材料
316：共聚物层
316A：第一成分共聚物
316B：第二成分共聚物
318：沟道
320：聚合物材料层
322：共聚物层
322'：经图案化的共聚物层
322A：第一成分共聚物
322B：第二成分共聚物
324：沟道
400：方法
402、404、406、408、410、412、414、416、418、420：操作
500：元件
502：基板
504：材料层
506：材料层
506'：图案化的材料层
510：第一层
512：第二层
513：沟道
514：共聚物材料
516：共聚物层
516A：成分聚合物
516B：成分聚合物
520：第三层
522：共聚物材料层
524：共聚物层
524A：成分聚合物
524B：成分聚合物
600：方法
602、604、606、608、610、612、614：操作
700：元件
702：基板
704：材料层
706：材料层
708：材料层
710：第一层
710'：经图案化的第一层
712：共聚物材料层
714：共聚物层
714'：图案化的共聚物层
714A：成分聚合物
714B：成分聚合物
716：沟道
720：共聚物层
720A：成分聚合物
720B：成分聚合物
具体实施方式
以下揭示案提供用于实施所提供的标的物的不同特征的许多不同实施例或范例。在下文描述元件及布置的特定范例，以简化本揭示案。当然，此等仅为范例，而不意欲为限制。例如，在以下描述中，第一特征形成于第二特征之上方或上面包括以下实施例：第一及第二特征以直接接触的方式形成；及在第一特征与第二特征之间形成额外的特征，使得第一特征及第二特征可不直接接触。此外，在多个范例中本揭示案可重复元件符号及/或字母。此重复是为达简化及清晰的目的，就其本身而言，此重复并不表示多个所讨论的实施例及/或设置之间的关系。
另外，本文可能使用空间相对术语(诸如「在...下方」、「在...下面」、「下」、「在...之上」、「上」及类似术语)，以便于描述如诸图中图示的一元件或特征与另一元件或特征的关系。空间相对术语意欲包括使用中或操作中元件的不同方向，除图式中描绘的方向以外。元件可另经定向(旋转90度或在其他方向上)，且本文使用的空间相对描述语可相应地作出类似解释。
本揭示案一般而言是关于半导体元件，且更特定言之是关于用于制造具有密集及纳米尺度图案的半导体元件的方法。制造密集图案时，DSA工艺可用于增加及强化现有的半导体制造能力。在典型的DSA工艺中，嵌段共聚物薄膜形成在以光刻界定出的表面的上方，且引发微相分离，引起成分聚合物分子发生自组装，因此形成具有高度均匀尺寸及形状的密集填充的特征。通常，通过微影技术工艺及「导引」上述DSA工艺的导引图案形成导引图案。导引图案的临界尺寸(critical dimension，CD)直接影响自组装特征的品质及最终的图案密度。由微影技术工艺界定导引图案时，导引图案的CD必然受基本微影技术工艺限制。在一些方法中，导引图案首先由微影技术工艺界定，且随后经修整达到较小的CD。然而，修整过程中大的蚀刻偏差(bias)可能引起导引图案中的不均匀，且导致最终图案损坏。本揭示案使用多重DSA(multiple DSA，MDSA)图案化工艺克服上述问题。在MDSA图案化工艺的一实施例中，第一DSA工艺用于界定及产生用于第二DSA工艺的导引图案。因为导引图案是由DSA工艺界定及形成，可精确地控制导引图案的CD。有利地，由第二DSA工艺产生的最终图案可具有密集间距且尺寸及形状更均匀。
现参看图1，图1为绘示根据本揭示案的多种态样形成半导体元件的方法100。方法100仅为一范例，且除申请专利范围中明确阐述之外，方法100不欲限制本揭示案。在方法100开始之前、进行期间及进行之后可提供额外操作，且可为方法的额外实施例替换、消除或移动一些操作。将在下文对方法100进行简短描述。随后，结合第2A至7H图描述方法100的一些实施例。
在操作102中，方法100(图1)接收一基板。基板为一或更多个图案将形成于其上或其中的靶材。基板包括一或更多层材料或组成物。在一些实施例中，基板包括半元素半导体(例如，硅或锗)及或化合物半导体(例如，硅锗、碳化硅、砷化镓、砷化铟、氮化镓及磷化铟)。其他范例基板材料包括合金半导体，诸如碳化硅锗、镓砷磷及镓铟磷。基板亦可包括非半导体材料，非半导体材料包括钠钙玻璃、熔凝硅石、熔凝石英、氟化钙(CaF2)及/或其他适当的材料。在一些实施例中，基板内部界定有一或更多层，诸如外延层。例如，在一个此类实施例中，基板包括覆盖块状半导体的外延层。其他层状基板包括绝缘物上半导体(semiconductor-on-insulator，SOI)基板。在一SOI基板上，基板包括埋入式氧化物(buried oxide，BOX)层，BOX层通过诸如植入式氧(implanted oxygen，SIMOX)分离的工艺形成。基板可包括掺杂的区域，且在基板上或在基板中形成有电路。
在操作104处，方法100(图1)在基板上形成导引图案。导引图案通过包括定向自组装(directed self-assembly，DSA)工艺(第一DSA工艺)的工艺形成。DSA工艺具有形成精确受控的临界尺寸的密集图案的优点。因此，自操作104产生的导引图案比彼等根据传统微影方法产生的导引图案更精确。在一实施例中，DSA工艺导致在基板上方形成共聚物层。共聚物层包括经由分子自组装工艺(亦称微相分离)形成的第一成分聚合物及第二成分聚合物。成分聚合物的每一者可为球体、圆柱体、线或其他适当的形状。成分聚合物的形状及尺寸可取决于所使用材料的性质、成分聚合物的相对量、包括温度的工艺变量及其他因素。一旦获得所要的形态，后续制造工艺可将图案从共聚物层转印至下层，以形成导引图案。导引图案可对应于第一成分聚合物或第二成分聚合物。个别成分聚合物可在其后工艺中移除、用作图案化其他层的遮罩(掩膜)或用作导引图案的一部分。
在操作106处，方法100(图1)在基板上执行另一DSA工艺(第二DSA工艺)。第二DSA工艺使用上一步骤中生产的导引图案，以进一步形成具有精细间距的密集填充的图案。第二DSA工艺导致在基板上方形成另一共聚物层(第二共聚物层)。第二共聚物层包括两种成分聚合物：第三成分聚合物及第四成分聚合物。导引图案用于在微相分离期间将第三及/或第四成分聚合物安置于基板上方。因为通过步骤104生产的导引图案非常精确，所以通过步骤106生产的个别聚合物的位置及尺寸亦精确。此克服了与传统方法相关的不均匀性及图案缺陷问题。
在操作108处，方法100(图1)将通过操作106形成的图案转印至基板。视制造工艺而定，图案可对应于第三成分聚合物或第四成分聚合物。转印图案的方法可包括干式蚀刻、湿式蚀刻或其他适当方法。
在操作110处，通过操作104及106所界定的图案，方法100(图1)在基板上或基板中形成最终图案或元件。例如，最终图案可用于形成半导体元件的接触孔、互连、鳍片或任何适当的结构或特征。
以下将参看图2A至图7H描述方法100的其他实施例。
图2A及图2B绘示方法200的流程图，方法200为方法100的一实施例。图3A至图3M绘示根据方法200的一实施例在多种制造步骤期间元件300的剖视图。以下将结合图2A至图3M描述方法200。
参考图2A，在操作102处，方法200接收基板302(图3A)。基板302包括一或更多个材料层或组成物。在所示的实施例中，基板302包括材料层304、306及308。在一实施例中，层304包括一半导体，诸如元素半导体、化合物半导体或合金半导体。在一实施例中，层306为硬遮罩层。例如，层306可包括介电材料，诸如氧化硅或氮化硅。可经由沉积或其他方法在层304上方形成层306。在一实施例中，层308为底部抗反射涂覆(bottom anti-reflectivecoating，BARC)层，诸如硅BARC层或无氮BARC层。
在操作202处，方法200(图2A)在基板302上方形成第一层310。参看第3B图，通过沉积、诸如旋涂式涂覆或其他工艺形成层310。层310为用于后续DSA工艺的中性层(neutrallayer)，在工艺中，层310并不有助于DSA工艺中使用的聚合物材料的微相分离。本发明揭示考虑了适用于层310的任何材料。
在操作204中，方法200(图2A)在层310上方形成层312。参看图3C，在本实施例中，层312为光阻(photoresist)层或抗蚀(resist)层。光阻层312可为正光阻或负光阻，且可为适合于深紫外线(deep ultraviolet，DUV)、极紫外线(extreme ultraviolet，EUV)、电子束(electron beam，e-beam)或其他微影技术工艺的抗蚀剂。第二层312可通过包括涂覆及软烘烤(soft baking)的工艺形成。
在操作206处，方法200(图2A)图案化第二层312，以形成第一沟道313。参看图3D，在本实施例中，在一范例中，沟道313可通过将光阻层312曝光于能量束(使用或不使用遮罩)、曝光后烘烤、显影及硬烘烤形成。操作206导致形成图案化的光阻层312'，光阻层312'亦为光阻图案。部分的中性层310经由沟道313曝露。
操作208处，方法200(图2A)在基板302上方执行DSA工艺(例如操作104中的第一个DSA工艺)。此包括一或更多个工艺。在本实施例中，方法200首先在沟道313中沉积共聚物材料314(图3E)。在一实施例中，共聚物材料314包括聚苯乙烯(polystyrene)及聚甲基丙烯酸甲酯(polymethyl methacrylate，PMMA)，且使用涂覆或旋涂式涂覆(spin-on coating)工艺沉积共聚物314。聚苯乙烯具疏水性，而PMMA疏水性较弱。更多实施例亦可利用具有疏水的第一成分及亲水的第二成分的共聚物材料314促进成分聚合物的分离。
在共聚物材料314沉积于沟道313中之后，方法200执行一或更多个工艺，以引发共聚物材料314中的微相分离(separation)或分离(segregation)。所得共聚物层标示为共聚物层316(图3F)。在本实施例中，共聚物层316包括两种成分聚合物，第一成分聚合物316A及第二成分聚合物316B(图3F)。第一及第二成分聚合物的尺寸、形状及设置依多种不同因素而不同，因素诸如使用的材料、成分聚合物的相对量、工艺变量(诸如温度)、光阻层312'的材料及其他因素。如上所述，中性层310并不影响本实施例中两种成分聚合物的分离。然而，在其他实施例中，层310可用于达成所要的结果。例如，层310可用于形成垂直分离。在多个实施例中，微相分离的引发可包括加热、冷却、引入溶剂、应用磁场及/或其他方法。在一范例实施例中，包含聚苯乙烯及PMMA的共聚物材料314在约200℃与约400℃之间的温度下退火，以便引发微相分离。此导致成分聚合物块分离及对准，进而形成成分聚合物316A及316B。
在操作210处，方法200(图2A)选择性地将成分聚合物的一者从共聚物层316移除，以在共聚物316中形成沟道。参看图3G，在本实施例中，移除成分聚合物316A，进而在共聚物层316中形成沟道318。经由沟道318曝光层310。在另一实施例中，移除成分聚合物316B而非316A。移除工艺可包括任何适当的蚀刻工艺，诸如干式蚀刻、湿式蚀刻、灰化及/或其他蚀刻方法(例如反应式离子蚀刻)。在一些实施例中，移除工艺包括使用溶剂，诸如丙酮、苯、氯仿、二氯甲烷及/或其他适当溶剂。在一范例实施例中，PMMA比聚苯乙烯对O2等离子体蚀刻更敏感。因此将O2等离子体蚀刻用于PMMA/聚苯乙烯生聚物涂层316，以移除PMMA而留下聚苯乙烯作为蚀刻遮罩。
在操作212处，方法200(图2A)经由沟道318蚀刻层310。成分聚合物316B及光阻层312'用作蚀刻遮罩。蚀刻工艺导致经图案化的层310'(图3H)。蚀刻工艺可包括任何适当的蚀刻技术，诸如干式蚀刻、湿式蚀刻、灰化及/或其他蚀刻方法(例如反应式离子蚀刻)。
在操作214处，方法200(图2A)移除光阻层312'及包括成分聚合物316B的共聚物层316，留下图案化层310'位于基板上方(图3I)。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。其后，可清洗元件300的表面，使得其为进一步制造(诸如第二DSA工艺106)做好准备。图案化层310'的沟道318用作第二DSA工艺的导引图案。由于沟道318由第一DSA工艺界定(源自第3F图中成分聚合物316A)，沟道318的形状及临界尺寸可经精确地控制。此为第二DSA工艺构建了坚固的基础。
方法200进行至执行第二DSA工艺，并以沟道318作为导引图案。在操作216处，方法200(图2B)在经图案化层310'上方及在沟道318中沉积另一共聚物材料层320(图3J)。此工艺与以上参看图3E描述的工艺类似。然而，共聚物材料层320可与共聚物材料314相同或不同。在多个实施例中，层320经形成具有适当厚度，以用作后续蚀刻工艺的蚀刻遮罩。
在操作218中，方法200(图2B)引发共聚物材料层320中的微相分离，导致形成共聚物层322(图3K)。参看图3K，共聚物层322包括第一成分聚合物322A及第二成分聚合物322B。引发微相分离的工艺与参看第3F图描述的工艺类似。然而，此微相分离工艺由沟道318(图3I)导引。更特定言之，图3K绘示的实施例中，沟道318界定成分聚合物322A的位置及/或临界尺寸。此形成坚固可重复的工艺，用于生产密集填充的图案322A及322B。
在操作220处，方法200(图2B)选择性地将成分聚合物的一者从聚合物层322移除，以在聚合物层322中形成沟道。参看图3L，在例示性实施例中，从元件300移除成分聚合物322A，进而导致在共聚物层322中形成沟道324。为方便起见，将经图案化的共聚物层标记为322'。在另一实施例中，可移除成分聚合物322B而非322A。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。
在操作222处，方法200(图2B)经由沟道324蚀刻基板302，进而将图案从经图案化的共聚物层322'转印至基板302。参看图3M，基板的一或更多层经由沟道324蚀刻，且移除经图案化的共聚物322'。在例示性实施例中，在蚀刻工艺的后亦将层310'及层308移除，在材料层304上方留下经图案化的层306'。
在操作110处，如参看图1所描述的内容，方法(图2B)对经图案化的基板302执行其他制造步骤，以形成最终图案或元件。
图4A及图4B绘示方法400的流程图，方法400为方法100的另一实施例。图5A至图5J绘示根据方法400的一实施例在多个制造步骤期间元件500的剖视图。以下将结合图4A至图5J描述方法400。一些操作与图2A及图2B绘示的操作类似，且为简化说明将缩减或省略操作。
在操作102处，方法400(图4A)接收基板502。参看图5A，基板502包括材料层504及506，层504及506可分别类似于材料层304及306。
在操作402处，方法400(图4A)在基板502上方形成第一层510。在操作404处，方法400(图4A)在第一层510上方形成第二层512。在操作406处，方法400(图4A)图案化第二层512，以在第二层512中形成沟道513(图5A)。操作402、404及406分别类似于操作202、204及206。
在操作408处，方法400(图4A)在基板502上方及沟道513中执行第一DSA工艺。在一实施例中，此操作包括在沟道513中沉积共聚物材料514(图5B)，及在共聚物材料514中引发微相分离，形成具有成分聚合物516A及516B的共聚物层516(图5C)。操作408类似于以上讨论的操作208。
在操作410处，方法400(图4A)选择性地将成分聚合物的一者从共聚物层516移除，以在共聚物层516中形成沟道。参看图5D，在例示性实施例中，移除成分聚合物516A，曝光成分聚合物514A下方的层510。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。在另一实施例中，根据制造工艺可移除成分聚合物516B，而非成分聚合物516A。此操作类似于操作210。
在操作412处，方法400(图4A)选择性地移除经图案化的第二层512，同时保留成分聚合物516B。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。操作412导致在第一层510上方形成成分聚合物516B(图5E)。成分聚合物516B将用作后续DSA工艺的导引图案。因此，成分聚合物516B亦作为导引图案。
在操作414处，方法400(图4A)在第一层510上方形成第三层520。参看图5F，第三层520沉积于第一层510及成分聚合物516B的上方。在一实施例中，第三层520的材料与第一层510的材料相同。在另一实施例中，第三层520的材料与第一层510的材料不同。在一实施例中，第三层520使用一材料，此材料对于在第三层上执行之后续DSA工艺来说为中性。第三层520可通过涂覆、沉积或其他适当的方法形成。
在操作416处，方法400(图4)平坦化元件500的顶表面，进而经由第三层520曝光成分共聚物516B。参看图5G，第三层520的部分通过平坦化工艺移除第三层520，且曝光成分共聚物516B的顶表面。成分共聚物516B的部分亦可在工艺期间移除。平坦化工艺可包括回蚀刻(etch back)，化学机械平坦化(chemical mechanical planarization，CMP)、清洗及/或其他适当的方法。
在操作418处，方法400(图4B)在第三层520及成分共聚物516B的上方沉积共聚物材料层522(图5H)。此操作类似于操作216。
在操作420处，方法400(图4B)引发共聚物材料层522中出现微相分离，导致形成共聚物层524。共聚物层524包括成分聚合物524A及524B。此操作类似于操作218。然而，此操作使用先前DSA工艺的成分聚合物的一者(例如图5I中成分聚合物516B)作为导引图案，而非如操作218及图3K中的情况使用沟道作为导引图案。在形成图案上可达到类似的效果。在例示性实施例中，成分共聚物516B实质上与第一成分聚合物524A对齐。在另一实施例中，成分共聚物516B实质上与第二成分聚合物524B对齐。
在操作108中，方法400(图4B)将对应于成分聚合物524A或成分聚合物524B的图案转印至基板502。参看图5J，在例示性实施例中，将一图案转印至材料层506，导致形成图案化的材料层506'。转印方式可包括干式蚀刻、湿式蚀刻或其他适当的方法。在多种蚀刻工艺的后移除层524、520及510。
在操作110处，方法400(图4B)形成最终图案及具有上述经图案化的基板502的元件。
图6A及图6B绘示方法600的流程图，方法600为方法100的又一实施例。图7A至图7H绘示根据方法600的一实施例在多个制造步骤期间元件700的透视图。以下将结合图6A至图7H描述方法600。一些操作与图2A、图2B、图4A及图4B绘示的操作类似，且为简化说明将缩减或省略操作。
在操作102处，方法600(图6A)接收基板702。参看图7A，基板702包括材料层704、706及708。在实施例中，层704、706及708的材料可分别与层304、306及308的材料类似。
在操作602中，方法600(图6A)在基板702上方形成第一层710(图7A)。在实施例中，第一层710对于将在第一层710上执行之后续DSA工艺来说为中性层。
在操作604处，方法600(图6A)在层710上执行第一DSA工艺。此操作包括在层710上沉积共聚物材料712(图7B)，且引发共聚物材料712中的微相分离，以形成具有成分聚合物714A及714B的共聚物层714(图7C)。操作604类似于以上讨论的操作208。在图7C绘示的实施例中，成分聚合物714A及714B为线图案，线图案朝向「y」方向，且在「x」方向上以交替方式排列。线图案的间距P1经界定为沿「x」方向一图案的中心线至一相邻图案的中心线的之间的距离，间距P1等于两种聚合物成分714A及714B在「x」方向的尺寸总和。在另一实施例中，间距P1亦可经界定为沿「x」方向一图案的边缘至一相邻图案的边缘之间的距离。在DSA工艺期间可很好地控制间距P1。
在操作606处，方法600(图6A)选择性地将成分聚合物的一者从共聚物层714移除，导致形成图案化的共聚物层714'。参看图7D，在例示性实施例中，移除成分聚合物714A，进而在图案化的共聚物层714'中形成沟道716。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。在另一实施例中，根据制造工艺可移除成分聚合物714B，而非成分聚合物714A。此操作类似于操作210。
在操作608处，方法600(图6A)经由沟道716蚀刻第一层710，进而形成经图案化的第一层710'。参看图7E，蚀刻工艺延伸通过710的沟道716且曝光材料层708。蚀刻工艺可包括任何适当的蚀刻技术，诸如干式蚀刻、湿式蚀刻、灰化及/或其他蚀刻方法(例如反应式离子蚀刻)。在蚀刻工艺期间，图案化的共聚物层714'用于蚀刻遮罩。
在操作610处，方法600(图6)移除图案化的共聚物层714'。参看图7F，沟道716'在图案层710'中形成，且将用作后续DSA工艺的导引图案。考虑到多个蚀刻工艺中的蚀刻偏差，沟道716'的间距P2实质上与图7C中的间距P1相同。移除工艺可包括灰化、剥离、蚀刻及/或其他适当的方法。可执行一或更多个清洗工艺以清洗元件700的表面。
在操作612处，方法600(图6B)在沟道716'中沉积共聚物材料718。参看图7G，共聚物材料718沿「y」方向填充沟道。在实施例中，共聚物材料718不同于共聚物材料712(图7B)。在实施例中，材料层708及图案化层710'对于共聚物材料718中个别成分聚合物而言为中性的。可使用涂覆或如以上讨论的其他适当方法沉积共聚物材料718。
在操作614中，方法600(图6B)引发共聚物材料718中的微相分离。参看图7H，微相分离将共聚物材料718转换为具有成分聚合物720A及720B的共聚物层720。在例示性实施例中，成分聚合物720A及720B沿「y」方向分离。此外，成分聚合物720A为圆柱体形状(例如，用以作为孔图案)。在例示性实施例中，成分聚合物720A的间距P3界定为沿「y」方向从一圆柱体的中心线至相邻圆柱体的中心线之间的距离。间距P3由共聚物材料718决定。对应于成分聚合物720A的图案的形态由第一DSA工艺(操作604)及第二DSA工艺(操作612及操作614)两者决定。第一DSA工艺界定沿「x」方向的图案间距(间距P2)，且第二DSA工艺界定沿「y」方向的图案间距(间距P3)。由于可精确地控制第一及第二DSA工艺两者中成分聚合物的临界尺寸，所以可形成具有精确度及所要密度的最终图案(例如对应于成分聚合物720A的孔图案)。
在操作108处，方法600(图6B)将一图案转印至基板702，其中图案对应于成分聚合物720A及720B的一者。例如，操作108可转印对应于成分聚合物720A的图案。此操作可包括选择性地将成分聚合物720A从共聚物层720移除，进而在共聚物层720中形成沟道，经由沟道蚀刻基板702，以及其后移除图案化的共聚物层720。亦可使用多种其他方法。
在操作110处，方法600(图6B)形成最终图案及具有上述经图案化的基板702的元件。例如，最终图案可为半导体元件的触点、互连、鳍片或任何适当的结构或特征。
本揭示案的一或更多个实施例为半导体元件及其形成方法提供许多益处，但并不以此限制本揭示案。例如，本揭示案的实施例提供一种通过执行多重DSA工艺以形成具有均匀性和精确性的密集填充的图案的方法。在实施例中，一DSA工艺用于产生用于后续DSA工艺的导引图案。导引图案的精确度超过使用传统光微影方法形成的导引图案。此外，可易于将本揭示案的实施例整合至现有的制造流中。此外，尽管上文说明为两个DSA工艺，本揭示案的实施例可包括两个以上的DSA工艺，其中一个DSA工艺积累地构建于另一个DSA工艺之上。
在一范例态样中，本揭示案是针对形成半导体元件的目标图案的方法。方法包括接收一基板，及通过执行包括第一定向自组装(DSA)工艺的一工艺在基板上形成导引图案。第一DSA工艺导致在基板上方形成第一共聚物层。第一共聚物层包括第一成分聚合物及第二成分聚合物。导引图案对应于第一成分聚合物。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。
在另一范例态样中，本揭示案是针对一种图案化基板的方法。方法包括在基板上形成一第一层；在第一层上形成一第二层；以及图案化第二层，进而在第二层中形成第一沟道。方法进一步包括通过第一DSA工艺在第一沟道中形成第一共聚物层，其中第一共聚物层包括第一成分聚合物及第二成分聚合物。方法进一步包括在基板上形成对应于第一成分聚合物的第一图案，及在基板上执行第二DSA工艺，使用第一图案作为第二DSA工艺的导引图案。
在另一范例态样中，本揭示案是针对一种图案化基板的方法。方法包括在基板上形成一第一层，且通过第一DSA工艺在第一层上形成第一共聚物层，其中第一共聚物层包括第一成分聚合物及第二成分聚合物。方法进一步包括选择性地从第一共聚物层移除第一成分聚合物，导致在第一共聚物层中形成第一沟道。方法进一步包括经由第一沟道蚀刻第一层，进而在第一层中形成第二沟道。方法进一步包括通过第二DSA工艺在第二沟道中形成第二共聚物层，其中第二共聚物层包括第三成分聚合物及第四成分聚合物。
上述内容概述若干实施例的特征，以便彼等一般熟习此项技术者可较佳地了解本揭示案的态样。彼等一般熟习此项技术者应了解彼等可易于使用本揭示案作为设计或修改其他工艺的基础，以实现与本文引入的实施例相同的目的及/或达成与本文引入的实施例相同的益处。一般熟习此项技术者亦应了解，同等构造未脱离本揭示案的精神及范畴，且彼等一般熟习此项技术者在不脱离本揭示案的精神及范畴的情况下可作出多种变化、置换及变更。

Claims (10)

1.一种形成用于一半导体元件的一目标图案的方法，其特征在于，该方法包含：
在一基板上形成一第一层；
在该第一层上形成一第二层；
图案化该第二层，进而在该第二层中形成多个第一沟道；
通过执行包括一第一定向自组装工艺的一工艺在该些第一沟道中形成一第一共聚物层，该第一共聚物层包括一第一成分聚合物及一第二成分聚合物；
选择性地从该第一共聚物层移除该第一成分聚合物，导致在第一共聚物层中形成多个第二沟道；
经由该些第二沟道蚀刻该第一层，进而在该第一层中形成多个第三沟道；
其后移除该第二层及该第一共聚物层；以及
使用该些第三沟道在该基板上执行一第二定向自组装工艺。
2.根据权利要求1所述的形成用于一半导体元件的一目标图案的方法，其特征在于，该第一定向自组装工艺工艺包括：
在该些第一沟道中沉积一第一共聚物材料，其中该第一共聚物材料具有定向自组装性质；以及
引发该第一共聚物材料内部的微相分离，进而界定该第一成分聚合物及该第二成分聚合物。
3.根据权利要求1所述的形成用于一半导体元件的一目标图案的方法，其特征在于，执行该第二定向自组装工艺的该步骤包括：
在该第一层上及该些第三沟道中形成一第二共聚物层，其中该第二共聚物层包括一第三成分聚合物及一第四成分聚合物。
4.根据权利要求3所述的形成用于一半导体元件的一目标图案的方法，其特征在于，进一步包含：
将对应于该第三成分聚合物的一图案转印至该基板。
5.一种图案化一基板的方法，其特征在于，该方法包含：
在该基板上形成一第一层；
在该第一层上形成一第二层；
图案化该第二层，进而在该第二层中形成复数个第一沟道；
藉由一第一定向自组装工艺在该些第一沟道中形成一第一共聚物层，其中该第一共聚物层包括一第一成分聚合物及一第二成分聚合物；
选择性地将该第二成分聚合物从该第一共聚物层移除；
选择性地移除该第二层，进而将该第一成分聚合物保留在该第一层上；
在该第一层上方沉积一第三层；以及
平坦化该第三层的一顶表面及该第一成分聚合物在该第三层以及该第一成分聚合物上执行一第二定向自组装工艺，使用该第一成分聚合物作为该第二定向自组装工艺的一导引图案。
6.根据权利要求5所述的图案化一基板的方法，其特征在于，执行该第二定向自组装工艺的该步骤包括：
在该第三层及该第一成分聚合物上形成一第二共聚物层，其中该第二共聚物层包括一第三成分聚合物及一第四成分聚合物，且其中该第一成分聚合物用作该导引图案。
7.一种图案化一基板的方法，其特征在于，该方法包含：
在该基板上形成一第一层；
藉由一第一定向自组装工艺在该第一层上形成一第一共聚物层，其中该第一共聚物层包括一第一成分聚合物及一第二成分聚合物；
选择性地从该第一共聚物层移除该第一成分聚合物，导致在该第一共聚物层中形成复数个第一沟道；
经由该些第一沟道蚀刻该第一层，进而在该第一层中形成复数个第二沟道；以及
藉由一第二定向自组装工艺在该些第二沟道中形成一第二共聚物层，其中该第二共聚物层包括一第三成分聚合物及一第四成分聚合物。
8.根据权利要求7所述的图案化一基板的方法，其特征在于，该方法进一步包含在形成该第二共聚物层之前进行以下步骤：
移除该第一共聚物层。
9.根据权利要求7所述的图案化一基板的方法，其特征在于，
该第一成分聚合物对应于一线图案；以及
该第三成分聚合物对应于一孔图案。
10.根据权利要求7所述的图案化一基板的方法，其特征在于，该方法进一步包含：
在基板中形成对应于该第三成分聚合物的一图案。
CN201510860885.7A 2015-05-15 2015-11-30 形成用于半导体元件目标图案的方法及图案化基板的方法 Active CN106158597B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/713,207 2015-05-15
US14/713,207 US9530660B2 (en) 2015-05-15 2015-05-15 Multiple directed self-assembly patterning process

Publications (2)

Publication Number Publication Date
CN106158597A CN106158597A (zh) 2016-11-23
CN106158597B true CN106158597B (zh) 2018-12-25

Family

ID=57276168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510860885.7A Active CN106158597B (zh) 2015-05-15 2015-11-30 形成用于半导体元件目标图案的方法及图案化基板的方法

Country Status (4)

Country Link
US (1) US9530660B2 (zh)
KR (2) KR20160134441A (zh)
CN (1) CN106158597B (zh)
TW (1) TWI609237B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US10418245B2 (en) 2017-07-31 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrated circuit manufacturing with directed self-assembly (DSA)
CN109712871B (zh) * 2018-12-27 2021-09-21 中国科学院微电子研究所 半导体结构与其制作方法
TWI690996B (zh) * 2019-10-07 2020-04-11 聯華電子股份有限公司 圖案化的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140065839A1 (en) * 2012-09-05 2014-03-06 Kabushiki Kaisha Toshiba Method of pattern formation
CN103843112A (zh) * 2011-09-29 2014-06-04 株式会社东进世美肯 使用定向自组装技术形成半导体器件精细图案的方法
US20140154630A1 (en) * 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials
US20140295669A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Pattern forming method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
JP2013174766A (ja) 2012-02-27 2013-09-05 Toshiba Corp マスクパターン作成方法、マスクパターン作成プログラムおよび半導体装置の製造方法
JP2013201279A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US9312220B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US9330914B2 (en) 2013-10-08 2016-05-03 Micron Technology, Inc. Methods of forming line patterns in substrates
JP2016054214A (ja) * 2014-09-03 2016-04-14 株式会社東芝 パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843112A (zh) * 2011-09-29 2014-06-04 株式会社东进世美肯 使用定向自组装技术形成半导体器件精细图案的方法
US20140065839A1 (en) * 2012-09-05 2014-03-06 Kabushiki Kaisha Toshiba Method of pattern formation
US20140154630A1 (en) * 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials
US20140295669A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Pattern forming method

Also Published As

Publication number Publication date
CN106158597A (zh) 2016-11-23
KR102010702B1 (ko) 2019-08-13
KR20160134441A (ko) 2016-11-23
US20160336186A1 (en) 2016-11-17
TW201640221A (zh) 2016-11-16
US9530660B2 (en) 2016-12-27
TWI609237B (zh) 2017-12-21
KR20180059733A (ko) 2018-06-05

Similar Documents

Publication Publication Date Title
CN106158597B (zh) 形成用于半导体元件目标图案的方法及图案化基板的方法
KR102603019B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
CN109804459A (zh) 准原子层蚀刻方法
US7547398B2 (en) Self-aligned process for fabricating imprint templates containing variously etched features
KR102296805B1 (ko) 다중 재료를 갖는 층을 사용하여 기판을 패터닝하는 방법
US10332744B2 (en) Method for patterning a substrate using a layer with multiple materials
JP7357730B2 (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
US10083842B2 (en) Methods of sub-resolution substrate patterning
CN110783263A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant