CN106155587B - 信息处理方法及存储设备 - Google Patents

信息处理方法及存储设备 Download PDF

Info

Publication number
CN106155587B
CN106155587B CN201610500477.5A CN201610500477A CN106155587B CN 106155587 B CN106155587 B CN 106155587B CN 201610500477 A CN201610500477 A CN 201610500477A CN 106155587 B CN106155587 B CN 106155587B
Authority
CN
China
Prior art keywords
storage
storage region
strategy
data
adjusting parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610500477.5A
Other languages
English (en)
Other versions
CN106155587A (zh
Inventor
滕鹏
王倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201610500477.5A priority Critical patent/CN106155587B/zh
Publication of CN106155587A publication Critical patent/CN106155587A/zh
Application granted granted Critical
Publication of CN106155587B publication Critical patent/CN106155587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例公开了一种信息处理方法及存储设备，所述信息处理方法包括：记录存储区域的擦写次数；根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略进行数据写入。

Description

信息处理方法及存储设备
技术领域
本发明涉及信息技术领域，尤其涉及一种信息处理方法及存储设备。
背景技术
闪存Nand Flash是一种非易失存储媒介，其特点是读取/写入(R/W)速度较机械硬盘快很多，但数据在R/W、保存过程中容易产生错误，需要使用较复杂的纠错码以及其它配套机制对用户数据进行处理，以保证Nand Flash中数据的可靠性。
Nand Flash中存储数据的最小存储单位是cell，一个cell可以用于表示多个符号，如在多层单元闪存(Multi-Level Cell，MLC)闪存中，一个cell可以呈现四种状态，分别用于表示2-bit数据的00、01、10及11)。在向cell写入数据时，控制器对cell进行编程，使其具有一个特定的电压阈值(Threshold Voltage，Vth)；在读取数据时，使用一个或多个参考电压Vref与Vth进行比较，确定Vth的电压范围，并转换为相应的符号。
数据的可靠性由编程时和读取时的Vth之间的差异程度决定。具体的，首先需约定一个默认的Vth电压，在编程时作为编程的目标，并在读取时与一组Vref比较。但是往往在数据读取的过程中，发现有很高的错误，进而导致存储可靠性低等问题。
发明内容
有鉴于此，本发明实施例期望提供的信息处理方法及存储设备，至少部分解决上述问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例第一方面提供一种信息处理方法，包括：
记录存储区域的擦写次数；
根据所述擦写次数，确定针对所述存储区域的调整参数；
根据所述调整参数确定所述存储区域的数据存储策略；
依据所述存储策略进行数据写入。
基于上述方案，所述根据所述擦写次数，确定针对所述存储区域的调整参数，包括：
判断所述擦写次数所在的次数区间；
所述根据所述调整参数确定所述存储区域的数据存储策略，包括：
根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果；
根据所述查询结果确定所述擦写次数对应的存储策略。
基于上述方案，所述方法还包括：
统计所述存储区域的编码成功率；
所述根据所述擦写次数，确定针对所述存储区域的调整参数，包括：
当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数。
基于上述方案，所述根据所述调整参数确定所述存储区域的数据存储策略，包括：
根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压。
基于上述方案，所述根据所述调整参数确定所述存储区域的数据存储策略，还包括：
根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度。
基于上述方案，所述方法还包括：
根据所述存储策略，读取依据所述存储策略写入的数据。
本发明实施例第二方面提供一种存储设备，包括存储介质及与所述存储介质连接的处理器：所述存储介质至少包括一个存储区域；
所述存储介质，用于记录所述存储区域的擦写次数；
所述处理器，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
基于上述方案，所述处理器，具体用于判断所述擦写次数所在的次数区间；根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果；根据所述查询结果确定所述擦写次数对应的存储策略。
基于上述方案，所述处理器，还用于统计所述存储区域的编码成功率；具体用于当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数。
基于上述方案，所述处理器，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压。
基于上述方案，所述处理器，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度。
基于上述方案，所述处理器，具体用于根据所述存储策略，读取依据所述存储策略写入的数据。
本发明实施例提供的信息处理方法将电子设备，在存储区域擦写的过程中，将会统计擦写次数，并基于擦写次数最终确定出适合存储区域的当前存储状态的存储策略，最后根据存储策略向存储区域写入数据，可以避免不同存储状态的存储区域采用同样的存储策略导致的存储可靠性低的现象，提升了存储可靠性及数据和读取的正确率。
附图说明
图1为本发明实施例提供的第一种信息处理方法的流程示意图；
图2为本发明实施例提供的第二种信息处理方法的流程示意图；
图3为本发明实施例提供的一种电子设备的结构示意图；
图4为本发明实施例提供的一种存储介质的电压与概率分布密度的对应关系示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
实施例一：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
本实施例可为应用于各种存储设备中的信息处理方法，例如，可为应用包括闪存flash或固态硬盘等存储介质的电子设备中。
所述步骤S110中会记录一个存储区域的擦写次数，一次所述擦写次数包括一次写入数据和一次数据擦除。
在步骤S120中会根据所述擦写次数，确定针对所述存储区域的调整参数。这里可包括将所述擦写次数与调整阈值进行比较，例如，当所述擦写次数大于调整阈值时，生成触发调整的调整参数。所述调整参数可包括调整指令和调整操作值。在步骤S130中将根据所述调整参数，确定数据存储策略，这里的数据存储策略可用于确定如何向所述存储区域写入数据，例如，向所述存储区域写入不同符号的电压，或具有相邻关系的两个符号之间的电压差的范围等与数据存储相关的数据。
本实施例中所述存储策略可包括进行数据存储时的编程参数，这里的编程参数包括写入对应数据的电压或电压精度等参数。在步骤S140中会根据存储策略向对应的存储区域写入数据，采用这样的方式写入的数据，一方面能够提升数据写入的精确度，另一方面能够降低写入数据的所消耗的时间。
在具体的实现过程中，本实施例所述的信息处理方法还包括：
当进行数据读取时，根据所述存储策略读取所述存储区域的数据。例如，所述存储策略包括写入某一个数据的写入电压，在进行数据读取时，该电压作为读取数据的一个参考电压之一，方便正确的读取数据。
实施例二：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
本实施例可为应用于各种存储设备中的信息处理方法，例如，可为应用包括闪存flash或固态硬盘等存储介质的电子设备中。
所述步骤S120可包括：判断所述擦写次数所在的次数区间；
如图2所示，所述步骤S130可包括：
步骤S131：根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果；
步骤S132：根据所述查询结果确定所述擦写次数对应的存储策略。
在本实施例中所述次数区间通常可为上区间值和下区间值的数值区间，若擦写次数落入该次数区间内，则可通过查询该次数区间与存储策略的对应关系，确定存储策略。
当所述次数区间包括至少两个时，所述首个区间和最后一个区间可能仅对应于一个区间值。例如，首个区间可仅对应于有上区间值，最后一个区间可能仅对应有下区间值。至于首个区间，当所述擦写次数小于所述上区间值时，都可认为位于所述首个区间内，当所述擦写次数大于最后一个区间的下区间值时，均可认为所述擦写次数位于最后一个区间内。当首个区间和最后一个区间之间还设置有次数区间时，位于这首个区间和最后一个区间之间的次数区间，都包括两个所述区间值。
在本实施例中预先建立有次数区间与存储策略的对应关系，该对应关系可为根据用户输入确定的，也可以是从其他电子设备读取的，也可以根据该存储设备内之前存储介质的损毁速率自动学习生成的。在本实施例中所述自动学习生成可包括利用自动学习算法，根据擦写次数和次数区间，确定次数区间与存储策略之间的对应关系。自动学习算法可包括向量机SVM或神经网络等算法。
在本实施例中没有采用单一阈值作为所述调整参数，而是作为次数区间作为所述调整参数，这样可以避免单一阈值作为调整参数导致的调整频繁，或单一阈值个数多的问题。
实施例三：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
所述方法还包括：
统计所述存储区域的编码成功率；
所述步骤S120可包括：
当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数。
本实施例所述的方法还包括，统计该存储区的编码成功率，当从一个存储区域中读取出数据之后，存储设备的处理器会采用各种校验算法进行校验，通过校验可以确定所述编码成功率，若当前编码成功率高，表明所述存储区域的当前存储特性稳定，利用当前存储策略向该存储区域写入数据，可以方便保证数据存储的可靠性。
有鉴于此，在本实施例中当所述编码成功率低于预定阈值时，根据擦写次数确定调整参数，以触发存储策略的调整，故所述编码成功率将作为调整一个存储区域的存储策略的触发参数。在本实施例中可以按照预定时间间隔读取统计所述编码成功率，例如实时统计所述编码成功率，再例如，周期性统计所述编码成功率，再比如根据该存储区域的擦写频率，动态确定统计的时间间隔。例如，在本实施例中可为时间间隔与擦写频率成反比。擦写频率越高，则时间间隔越小。由于不停的擦写可能导致存储区域出现损坏，故擦写次数越高，存储区域出现的损坏的可能性越大，损坏的严重程度也可能越大，最终可能会出现不可逆的损坏。故在本实施例中使动态确定的时间间隔与擦写频率成反比，以尽可能的在存储区域出现损坏时，尽早的调整存储策略，以提高存储的可靠性。
总之，不管采用哪种方式以何种时间间隔统计所述编码成功率，在本实施例中将会在编码成功率低于预定阈值时，才触发根据存储策略调整的步骤S120和步骤S130，以尽可能的避免减少原先编码成功率高的存储区域的存储策略的错误调整，以减少不必要的调整。
当然，本实施例可认为时在实施例一或实施例二提供的任意一个方案上的改进，在本实施例中所述步骤S120中也可以是将擦写次数与次数区间的区间值进行匹配，判断出当前的擦写次数所在的次数区间，再根据次数区间确定所述存储策略，当然也不局限于次数区间，也可以是与单一的阈值进行比较来确定所述存储策略。
实施例四：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
所述步骤S130可包括：
根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压。
在本实施例中具体将根据所述调整参数，确定写入第一数据符号的作用电压。这里的第一数据符号可为写入存储区域的任意一个符号向存储区域对应的存储阵列施加的电压。例如，所述存储区域有flash组成，每一个符号对应于2个bit的数据，例如，00，01，10以及11。在本实施例中所述作用电压可为向存储区域写入00，01，10和/或11时向存储区域中存储阵列施加的电压。
这里的所述作用电压可对应于写入数据时的编程阈值，编程阈值作为向存储区域写入不同符号的分割值，以实现不同符号的存储。
总之，本实施例中确定所述存储策略，至少包括确定所述第一数据符号对应的作用电压。这里的第一数据符号可为一个或多个，优选为该存储区域将写入的各种符号对应的电压值。
当然，本实施例是在前述任意一个实施例基础上的改进，在不冲突的情况下，可与前述任意实施例提供的技术方案结合，组合形成组合方案，以从多维度提升本发明实施例提供的信息处理方法的存储区域的存储性能及数据存储的存储可靠性。
实施例五：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
所述步骤S130可还包括：
根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度。
在本实施例中素数存储策略包括写入数据时的电压精度，通常电压精度越高，所消耗的数据写入的时间越高。一般情况下，一个新投入使用的存储区域，由于其尚未出现磨损，存储性能好，即便为了维持可靠的存储性能，也无需较高的电压精度，若电压精度过高会导致写入数据的时间长，读取数据的时间也长，故在本实施例中会根据擦写次数对应的次数区间，确定所述电压精度。一般情况下，擦写次数越多，为了确保存储可靠性，需要电压精度也越高。故所述擦写次数与电压精度成正比。当然这里的电压精度为在向存储区域写入数据时，施加的电压精度。所述电压精度也是写入数据的编程参数之一，作为存储策略的一个重要参数。在读取数据时，也将根据所述电压精度来确定读取电压，以精确的读取存储区域存储的数据。
实施例六：
如图1所示，本实施例提供了一种信息处理方法，包括：
步骤S110：记录存储区域的擦写次数；
步骤S120：根据所述擦写次数，确定针对所述存储区域的调整参数；
步骤S130：根据所述调整参数确定所述存储区域的数据存储策略；
步骤S140：依据所述存储策略进行数据写入。
所述方法还包括：
步骤S150：根据所述存储策略，读取依据所述存储策略写入的数据。
在本实施例中写入存储区域的存储策略变了，对应的为了提高读写的正确率，将根据存储策略读取数据。
在具体的实现过程中所述步骤S150可包括：
记录所述策略的执行时间及写入数据的写入时间，
在读取数据时，比较写入时间和执行时间；
若执行时间早于写入时间，则根据当前的存储策略从所述存储区域读取数据；
若执行时间晚于写入时间，则根据之前的存储策略从多个存储区域读取数据。总之，在读取数据时将采用相对于的存储策略读取数据，以确保数据的读取正确率。
实施例七：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
在本实施例中所述存储介质可为各种类型的存储介质，例如，随机存储介质RAM或闪存flash等。所述存储介质110与所述处理器120连接。在本实施例中所述处理器可为中央处理器CPU、微处理器MCU、数字信号处理器DSP、应用处理器AP或可编程阵列等。
所述处理器可通过执行预定指令，根据所述擦写次数，最终确定出所述存储策略，并会最终在写入数据时，根据所述存储策略进行数据存储。
在本实施例中根据擦写次数，调整存储策略，这样可以很好的根据当前存储区域的磨损程度，调整存储策略，以确保存储可靠性。
实施例八：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
所述处理器120，具体用于判断所述擦写次数所在的次数区间；根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果；根据所述查询结果确定所述擦写次数对应的存储策略。
在本实施例中所述处理器，间给判断擦写次数所在的次数区间，这里的次数区间的详细描述可以参见方式实施例二，在此就不重复了。再根据次数区间与存储策略的对应关系，选择适用于所述存储区域当前存储性能的当前存储策略，该存储策略是预先通过仿真或历史数据统计或大数据统计等确定出最适宜擦写了这么多次数的存储区域的存储策略，故能够确保该状态下存储区域的存储可靠性。
实施例九：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
所述处理器120，还用于统计所述存储区域的编码成功率；具体用于当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数。
在本实施例中所述处理器120还会统计编码成功率，在编码成功率过低时，才会触发存储策略的调整，以减少误调整和不必要的调整。所述预定阈值可为事先确定的阈值，具体的数值根据存储介质的类型等参数来决定。
本实施例所述处理器120当然可以用于根据单一阈值确定所述存储策略，也可以如前一实施例提供的根据擦写次数所在的次数区间来确定，具有结构简单及实现简便的特点。
实施例十：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
所述处理器120，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压。
在本实施例中所述处理器120，具体用于根据所述调整参数，调整第一数据符号的作用电压，故在本实施例中不同的存储策略对应的同一个数据符号的作用电压是不同的，该作用电压既可作为写入数据的写入电压，也将作为读取数据时的读取电压。所述写入电压为写入数据时作用于存储区域的电压，读取电压为读取数据作用于存储区域的电压。
不管是那种，在本实施例中所述电子设备的处理器120，将调整存储策略中的作用电压，以提升存储可靠性。
实施例十一：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
所述处理器120，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度。
本实施例中所述处理器，在调整所述存储策略时，还可用于调整所述存储策略中作用电压的电压精度，电压精度越高，产生对应精度的作用电压越困难，所消耗的时间越长，当电压精度越高时，可能会导致写入速度和读取速度慢，但是若电压精度过低，可能就会导致写入数据错误或读取数据错误，但是电压精度对数据读取和写入错误的存储可靠性的影响，与存储区域当前的磨损度等状态相关。而所述擦写次数是能够精确反映所述存储区域的当前状态的一个参数，故在本实施例中所述处理器120还将会根据所述调整参数，调整电压精度。这样的话，不同的存储策略对应的电压精度可能不同和/或作用电压不同。
实施例十二：
如图3所示，本实施例提供一种存储设备，包括存储介质110及与所述存储介质110连接的处理器120：所述存储介质110至少包括一个存储区域；
所述存储介质110，用于记录存储区域的擦写次数；
所述处理器120，用于根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据。
所述处理器120，具体用于根据所述存储策略，读取依据所述存储策略写入的数据。
本实施例中所述处理器120可用于向所述存储区域写入数据，还可用于向所述存储区域读取数据，读取数据时，利用与写入数据时相对应的存储策略来读取数据，以提高读取的正确率。例如，以第一数据符号的写入电压对应的读取电压，读取所述第一数据符号，以第一数据符号写入电压的电压精度对应的读取电压的电压精度读取所述第一数据符号，这样可以尽可能提升的读取操作的正确率。
以下结合上述任意实施例提供一个具体示例：
A：在Nand Flash的整个生命周期中，由擦写P/E造成的错误是不可逆的，不能通过简单的刷新实现错误数的下降。实现此方案需要在Nand Flash映射表中存有各个物理块的P/E数目，并在整个生命周期里进行维护。
B：在默认的读写方案下，进行大量的读写操作，并记录Nand Flash控制器中错误纠正单元(ECU)无法正确解码时，错误块的P/E次数，以此作为触发编程参数调整的阈值。
C：编程参数可以分为多个等级(例如，编程精度是一个能决定Vth分布的参数，精度越高，如图1中高斯分布方差越小，但需要的编程时间就越长)，将多个等级依照能力分档，如b)中方法依次确定需要启动的时机。在保证解码成功率的前提下，尽晚启动较耗时的参数方案。在本实施例中所述编程精度对应了所述电压精度，这里的电压精度即为前述的作用电压的电压精度。所述Vth即为所述作用电压在写入数据或读取数据时的作用电压的表示符号。
示例二：
图4提供的是存储介质在各种噪声干扰情况下，存储了数据符号X1、X2、X3及X4的电压分布概率密度。横轴表示的电压，纵轴表示的概率分布。
在(a)中，当只有编程噪声时显然不同数据符号的电压分布的概率密度的集中度是较高的。
在(b)中，当编程噪声和磨损噪声时，显然不同数据符号的电压分布的概率密度的集中度相对于(a)中降低了，所述磨损噪声的导致原因之一就包括过度的擦写次数。
在(c)中，当编程噪声、磨损噪声和电子流逝噪声时，显然不同数据符号的电压分布的概率密度的集中度相对于(a)中也降低了。这里的电子流失噪声为存储区域长期保持一个数据没有更新导致的。
故在本实施例中为了消除磨损噪声导致的存储可靠性的降低，通过分析如图4所示的现象，将利用处理器至少执行以下步骤：
记录存储区域的擦写次数；
根据所述擦写次数，确定针对所述存储区域的调整参数；
根据所述调整参数确定所述存储区域的数据存储策略；
依据所述存储策略进行数据写入；
并采用向对应的存储策略从各个存储区域读取数据
总之，采用本示例提供的处理器，执行上述操作，可以提升存储可靠性。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种信息处理方法，包括：
记录存储区域的擦写次数；
统计所述存储区域的编码成功率，其中统计所述编码成功率的时间间隔是根据所述存储区域的擦写频率动态确定的，所述时间间隔与所述擦写频率成反比；
当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数；
根据所述调整参数确定所述存储区域的数据存储策略；
依据所述存储策略进行数据写入；
其中，所述根据所述擦写次数，确定针对所述存储区域的调整参数，包括：
判断所述擦写次数所在的次数区间；
所述根据所述调整参数确定所述存储区域的数据存储策略，包括：
根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果，所述对应关系是根据历史时间内所述存储区域的损毁速率自动学习生成的；
根据所述查询结果确定所述擦写次数对应的存储策略；
所述根据所述调整参数确定所述存储区域的数据存储策略，包括：根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压；
所述根据所述调整参数确定所述存储区域的数据存储策略，还包括：根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度；
所述方法还包括：根据所述存储策略，读取依据所述存储策略写入的数据。
2.一种存储设备，包括存储介质及与所述存储介质连接的处理器：所述存储介质至少包括一个存储区域；
所述存储介质，用于记录所述存储区域的擦写次数；
所述处理器，用于统计所述存储区域的编码成功率，其中统计所述编码成功率的时间间隔是根据所述存储区域的擦写频率动态确定的，所述时间间隔与所述擦写频率成反比；
所述处理器，用于当所述编码成功率低于预定阈值时，根据所述擦写次数，确定针对所述存储区域的调整参数；根据所述调整参数确定所述存储区域的数据存储策略；依据所述存储策略向所述存储介质写入数据；
其中，所述处理器，具体用于判断所述擦写次数所在的次数区间；根据所述擦写次数所在的次数区间，查询预先存储的次数区间与存储策略的对应关系，确定查询结果，所述对应关系是根据历史时间内所述存储区域的损毁速率自动学习生成的；根据所述查询结果确定所述擦写次数对应的存储策略。
3.根据权利要求2所述的存储设备，其特征在于，
所述处理器，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时输入的作用电压。
4.根据权利要求2所述的存储设备，其特征在于，
所述处理器，具体用于根据所述调整参数，确定将第一数据符号写入所述存储区域时的电压精度。
5.根据权利要求2所述的存储设备，其特征在于，
所述处理器，具体用于根据所述存储策略，读取依据所述存储策略写入的数据。
CN201610500477.5A 2016-06-29 2016-06-29 信息处理方法及存储设备 Active CN106155587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610500477.5A CN106155587B (zh) 2016-06-29 2016-06-29 信息处理方法及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610500477.5A CN106155587B (zh) 2016-06-29 2016-06-29 信息处理方法及存储设备

Publications (2)

Publication Number Publication Date
CN106155587A CN106155587A (zh) 2016-11-23
CN106155587B true CN106155587B (zh) 2019-11-12

Family

ID=57350444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610500477.5A Active CN106155587B (zh) 2016-06-29 2016-06-29 信息处理方法及存储设备

Country Status (1)

Country Link
CN (1) CN106155587B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308161B (zh) * 2017-07-26 2022-04-01 北京兆易创新科技股份有限公司 用于闪存的参数调整装置、方法及设备
CN109308162B (zh) * 2017-07-26 2022-04-01 北京兆易创新科技股份有限公司 闪存的优化装置、优化方法及设备
CN108549539A (zh) * 2018-01-23 2018-09-18 青岛海尔科技有限公司 一种进行设备远程升级的方法及装置
CN109240615B (zh) * 2018-08-30 2021-10-15 浪潮电子信息产业股份有限公司 一种固态硬盘的数据读取方法、装置及设备
CN111398838B (zh) * 2020-03-19 2022-05-17 湖北亿纬动力有限公司 一种动力电池的状态数据记录方法、装置、系统及介质
CN112379829B (zh) * 2020-10-28 2024-02-09 深圳市硅格半导体有限公司 存储器执行策略的自适应切换方法、系统、设备及介质
CN113900994B (zh) * 2021-12-02 2022-03-01 新华三智能终端有限公司 一种文件写入方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105550122A (zh) * 2015-12-07 2016-05-04 联想(北京)有限公司 一种数据处理方法、存储设备、电子设备
CN105892946A (zh) * 2016-03-30 2016-08-24 联想(北京)有限公司 一种数据存储方法及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163165B (zh) * 2011-05-26 2012-11-14 忆正存储技术（武汉）有限公司 一种闪存错误预估模块及其预估方法
CN104346230B (zh) * 2013-07-29 2017-08-29 联想(北京)有限公司 一种存储芯片门限电压调节方法、装置以及存储芯片
CN105183386A (zh) * 2015-09-14 2015-12-23 联想(北京)有限公司 一种信息处理方法及电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105550122A (zh) * 2015-12-07 2016-05-04 联想(北京)有限公司 一种数据处理方法、存储设备、电子设备
CN105892946A (zh) * 2016-03-30 2016-08-24 联想(北京)有限公司 一种数据存储方法及电子设备

Also Published As

Publication number Publication date
CN106155587A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106155587B (zh) 信息处理方法及存储设备
US11049009B2 (en) Identifying memory block write endurance using machine learning
CN105242871B (zh) 一种数据写入方法及装置
CN101529526B (zh) 用于估计和报告闪存盘存储器的预期寿命的方法
US8576625B1 (en) Decoder parameter estimation using multiple memory reads
CN100468374C (zh) 建立、报告和调整系统存储器使用的方法和装置
US6549457B1 (en) Using multiple status bits per cell for handling power failures during write operations
US7831881B2 (en) Apparatus and method for hybrid detection of memory data
CN106909318B (zh) 固态硬盘使用方法及装置
US20220165348A1 (en) Method and apparatus for determining when actual wear of a flash memory device differs from reliability states for the flash memory device
US20220027083A1 (en) Regression Neural Network for Identifying Threshold Voltages to be Used in Reads of Flash Memory Devices
CN110473581B (zh) 固态储存装置及其相关控制方法
KR101069004B1 (ko) 플래시 메모리 소자의 프로그램 방법
US10949119B2 (en) Data shaping to reduce error rates in solid state memory devices
CN110851079A (zh) 一种自适应的存储设备损耗均衡方法及系统
CN111192620A (zh) 一种SSD中优化NAND Flash读参考电压的方法
CN106980473B (zh) 提升eeprom读写可靠性及速率的方法
US20190304547A1 (en) Decoding method and storage controller
CN110837477B (zh) 一种基于寿命预测的存储系统损耗均衡方法及装置
CN113611350A (zh) 移动数据存储
CN103942115B (zh) 一种nand闪存系统的数据存储容错编码方法
CN104916330B (zh) 存储装置、存储器控制器及存储器控制方法
CN117976029A (zh) 一种闪存芯片寿命预测方法
US11923025B2 (en) Generation of programming parameters for non-volatile memory device based on physical device parameters
US20160179619A1 (en) Read-detection in multi-level cell memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170220

Address after: 100176 Beijing City, Daxing District branch of Beijing economic and Technological Development Zone, fourteen Street No. 99 building 33 building D No. 2226

Applicant after: Beijing legend core technology Co., Ltd.

Address before: 100085 Haidian District West Road, Beijing, No. 6

Applicant before: Lenovo (Beijing) Co., Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190814

Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yi Lian Information System Co., Ltd.

Address before: 100176 Beijing City, Daxing District branch of Beijing economic and Technological Development Zone, fourteen Street No. 99 building 33 building D No. 2226

Applicant before: Beijing legend core technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant